第三章-逻辑门电路
第三章 逻辑门电路
数字集成电路构成了各种逻辑电路，如各种门电路、编译码器、 触发器、计数器、寄存器等。
CMOS电路相比于TTL，具有功耗低、工作电压范围宽、抗干扰能力强等优点。
最常用的TTL电路是74LS/HC等系列，使用5V的电压逻辑“0”输出电压为小于等于0.2V，逻辑“1”输出电压约为3V。通常CMOS集成电路工作电压范围为3-18V，所以不必像TTL电路那样，要用正好的5V电压。CMOS集成电压的输入电阻很高，这意味着驱动CMOS集成电路时，所消耗的驱动功率几乎可以不计。同时CMOS集成电路的耗电也非常的省，用CMOS集成电路制作的电子产品，通常都可以用于干电池供电通常用于生产RAM和交换应用系统，在计算机领域里通常指保存计算机基本启动信息(如日期、时间、启动设置等)的ROM芯片。BiCMOS成为射频电路中用得最多的工艺技术。它结合双极性集成电路BJT的高速性能和高驱动能力，以及CMOS的高密度，低功耗和低成本等优点，既可用于数字集集成电路，也可用于模拟集成电路。
延时功耗积
扇入与扇出数
扇入数：取决于逻辑门的输入端的个数。
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。
扇出数的计算分两种情况: (a)拉电流和(b)灌电流
（a）带拉电流负载（高电平输出）
高电平扇出数:
（b）带灌电流负载（低电平输出）
特别要说明的是，源极在MOSFET里的意思是“提供多数载子的来源”。对NMOS而言，多数载流子是电子；对PMOS而言，多数载流子是电洞（空穴）。相对的，汲极（集电极）就是接受多数载流子的端点。
N沟道增强型MOSFET
结构（N沟道）
P沟道MOSFET
JFET的结构和工作原理
输入端的数目越多，则串联的管子也越多；
数字电路基础知识
第三章 数字电路基础知识1、逻辑门电路（何为门）2、真值表3、卡诺图4、3线-8线译码器的应用5、555集成芯片的应用一. 逻辑门电路（何为门）在逻辑代数中，最基本的逻辑运算有与、或、非三种。
每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。
最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。
实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。
例如：实现“与”运算的电路称为与逻辑门，简称与门；实现“与非”运算的电路称为与非门。
逻辑门电路是设计数字系统的最小单元。
1.1.1 与门“与”运算是一种二元运算，它定义了两个变量A 和B 的一种函数关系。
用语句来描述它，这就是：当且仅当变量A 和B 都为1时，函数F 为1；或者可用另一种方式来描述它，这就是：只要变量A 或B 中有一个为0，则函数F 为0。
“与”运算又称为逻辑乘运算，也叫逻辑积运算。
“与”运算的逻辑表达式为：F A B =⋅ 式中，乘号“．”表示与运算，在不至于引起混淆的前提下，乘号“．”经常被省略。
该式可读作：F 等于A 乘B ，也可读作：F 等于A 与B 。
由“与”运算关系的真值表可知“与”逻辑的运算规律为：00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表简单地记为：有0出0，全1出1。
由此可推出其一般形式为：001A A AA A A⋅=⋅=⋅=实现“与”逻辑运算功能的的电路称为“与门”。
每个与门有两个或两个以上的输入端和一个输出端，图2-2是两输入端与门的逻辑符号。
在实际应用中，制造工艺限制了与门电路的输入变量数目，所以实际与门电路的输入个数是有限的。
其它门电路中同样如此。
1.1.2 或门“或”运算是另一种二元运算，它定义了变量A 、B 与函数F 的另一种关系。
用语句来描述它，这就是：只要变量A 和B 中任何一个为1，则函数F 为1；或者说：当且仅当变量A 和B 均为0时，函数F 才为0。
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
第三章逻辑门电路
4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。
5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列，
它是74S系列的后继产品。
7．74ALS系列——为先进低 功耗肖特基系列，
t
50%
主要取决于存储时间ts， 5管门电路 tpd＝40ns
o tpHL tpLH
t
4、功耗
静态功耗：当电路的输出没有状态转换时的 功耗。 例如：便携计算机、手机和PDA等。 动态功耗：CMOS电路在输出发生状态转换时的 功耗。
5、延时——功耗积
Dp tpdPD
tpd=(tPLH+tPHL)/2用平均传输延迟时间， tPLH---由低电平转换到高电平所花的时间.
SN (1)
74 (2)
S (3)
195 (4)
J 封装的4位并行移位寄存器 (5)
司制造的采用陶瓷双列直插
封装形式 J：陶瓷双列直插封装 器件种类：4位并行移位寄存器 器件系列：肖特基74TTL电路系列 产品系列 74系列 制造厂商 SN：美国TEXAS公司制造
TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。
输入电压在3.5V~5.0V范围对应高电平逻辑1 输入电压在0~1.5V范围对应低电平逻辑0
输入低电平上限VIL、输入高电平下限VIH、 输出低电平上限VOL、输出高电平下限VOH、
2.噪声容限
1
VOH(min) VNH VIH(min) VIL(max) VNL
1
在保证输出高、低电平基本不变 的条件下，输入电平的允许波动 范围称为输入端噪声容限。
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
数字模拟电路---第三章 逻辑门电路(1)
路。
简称门电路。
5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列 ①输出高电平UOH 和输出低电平UOL 。
•输出高电平U OH：至少有一个输入端接低电平时的输出电平。
•输出低电平U OL：输入全为高电平时的输出电平。
• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。
一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。
二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。
开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。
通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。
关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。
通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。
5). 扇入系数Ni和扇出系数N O 是指与非门的输入端数目。
扇入系数Ni是指与非门输出端连接同类门的个数。
反扇出系数NO映了与非门的带负载能力。
6）输入短路电流I IS 。
当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。
7）8）平均功耗P 指在空载条件下工作时所消耗的电功率。
三、TTL门电路的改进 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。
因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。
74LS系列又称低功耗肖特基系列。
74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。
门电路PPT
3.2.2 二极管与门
其输入输出及真值表如表 3.2.1和3.2.2所示
其输出Y和输入A、B是与的关系，
即
Y AB
表3.2.1
表3.2.2
A BY
A BY
0V 0V 0.7V 规定3V以上为“1” 0 0 0
0V 3V 0.7V
或门
与门
即Y=A+B，对偶式为YD＝
与非门
或非门
AB。正负逻辑的使用依个人 的习惯，但同一系统中采用
或非门
与非门
一种逻辑关系，本书采用
异或门
同或门
正逻辑
同或门
异或门
3.1 概述
3. 高低电平的实现
在数字电路中，输入输出
都是二值逻辑，其高低电平用
“0”和“1”表示。其高低电平
的获得是通过开关电路来实现，
兼容型（ FET ＋BJT ）
数字集成电路的基本逻辑单元是集成逻辑门，因 此本章先介绍CMOS和TTL数字集成逻辑门的结构、 工作原理
3.2 半导体二极管门电路
3.2.1半导体二极管的开关特性 1. 稳态开关特性 将图3.1.2中的开关用二极管代替，则可得到图 3.2.1所示的半导体二极管开关电路
符号如图3.3.1所示
D
D
BG
G
S
S
(a)标准符号
(b)简化符号
图3.3.1 增强型NMOS管的符号
3.3.1 MOS管的开关特性 NMOS共源极接法电路如图3.3.2（a）所示，输出特性 如(b)所示
图3.3.2 NMOS管共源极接法电路及其输出特性
3.3.1 MOS管(绝缘栅）的开关特性
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
数电第三章门电路
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
3逻辑门电路
vGS>0
域又称为可调电阻区域。
vDS N沟道增强型MOS管输出特性曲线图
(Ⅲ)截止区
O
饱和区：当vDS≥(vGS-VGS(th)N)以后，漏极附近的沟道被夹断。 iDS不随vDS线性上升，而是达到某一数值，几乎近似不变。
截止区：vGS<VGS(th)N，还没有形成导电沟道，因此iDS=0。 ２．转移特性和跨导 MOS管的转移特性是指在漏源电压v DS 一定时，栅源电压 vGS和漏源电流iDS之间的关系。 当v GS <V GS(th)N 时，i DS =0，只有当
由三个CMOS反相器和 3.1.5 CMOS门电路 一个CMOS传输门组成
3、“异或”门电 路 输入端A和B相同 0 1 当A = B = 0时 TG断开，则C=B=1， F=C=0。 当A = B = 1时， TG接通，C = B = 1， 反相器2的两只MOS 管都截止，输出F=0。 0 1 得：输入端A和B相同， 输出 F=0
PD：门电路功耗
DP值愈小，表明门电路的特性愈接近于理想情况。
6. 扇入数与扇出数
（1）门电路的扇入数决定于它的输入引脚的个 数，如：三输入逻辑门的扇入数Ni=3。 A B C A B C L Ni=3
&
≥
L
Ni=3
（2）扇出数：门电路正常工作下能带同类逻辑 门电路负载的最大个数。
a)拉电流工作情况
3.1 MOS逻辑门电路
CMOS反相器 CMOS门电路 CMOS传输门、三态门
3.1.1 数字集成电路简介
上世纪60年代初美国德克萨斯公司率先将分立元件和连 线制作在同一硅片上，形成集成电路(Integrated Circuit，简 称IC)。并且，由于微电子技术的迅速发展，使集成电路在 大多数领域内迅速取代了分立元件电路。 从总体上说，集成 电路可分为模拟集成电路、数字集成电路以及数模混合集成 电路三大类。 在数字集成电路里，根据制造工艺的不同，可分为双极型 （电子、空穴两种载流参与导电）和单极型（只有电子或空穴 一种载流子参与导电）两大类。 TTL电路是双极型数字集成电路中应用最广泛的一种，它由 于输入端是晶体管（Transistor）输出端也是晶体管而得名，即 Transistor-Transistor Logic简称TTL。双极型数字电路除TTL类 型之外，还有ECL和I2L电路。ECL是一种通过射极电阻耦合的 非饱和型高速逻辑电路，称为发射极耦合电路。I2L电路是一种 单元结构简单、功耗低、适合于制造大规模集成电路的集成注入 逻辑门电路，在大规模器件中应用。
数电-第三章逻辑门电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
数字电子技术第三章习题课
辽宁工业大学
电子与信息工程学院 电子信息工程教研室
第3章、门电路
一、本章内容： 逻辑门电路是各种数字电路及数字系统的基本逻辑单元。本章首先介
绍了半导体二极管和三极管的开关特性，同时介绍了TTL和CMOS两类集成 门电路的特性，即它们的逻辑功能和外部电气特性（包括电压传输特性、 输入特性、输出特性和动态特性等）。为便于合理选择和正确使用数字 集成器件，必须熟悉它们的主要参数，逻辑门使用中的接口问题以及其 他一些实际问题。
写出真值表。
DM
1
表题2.18
△ △ △
S1 S0
≥1
DN
EN 1
EN
输入
输
S1
S0
Y
0
0
0
1
1
DP
1
1
0
EN
&
图3.6
1
1
， 解： 在输入S1、S0各种取值下的输出Y见下表。
输入
S1
S0
输出 Y
0
0
Y DN
0
1
Y DP
信息工程学院 电子教研室
1
9
Y DM
第3章、门电路
解：Y1为低电平；Y2为高电平；Y3为高电平；Y4为低电平；Y5为低电平；Y6 为高阻态；Y7为高电平；Y8为低电平。
电子与信息工程学院
19
电子教研室
第3章、门电路
题3.15 说明图3.15中各门电路的输出时高电平还是低电平。已知他们 都是74HC系列的CMOS电路。
解：Y1为高电平；Y2为高电平；Y3为低电平；Y4为低电平。
解 (a) Y1 ABCDE (c) Y3 ABC DEF
第三章_门电路
空穴
+3
硼原子
+4
10
归纳
1、杂质半导体中两种载流子浓度不同，分为多 ◆数载流子和少数载流子（简称多子、少子）。 2、杂质半导体中多数载流子的数量取决于掺杂 ◆ 浓度，少数载流子的数量取决于温度。
◆ 3、杂质半导体中起导电作用的主要是多子。 ◆ 4、N型半导体中电子是多子，空穴是少子；
P型半导体中空穴是多子，电子是少子。
多数载流子（多子）：电子。取决于掺杂浓度； 少数载流子（少子）：空穴。取决于温度。
8
N型半导体
磷原子
+4
+4
多余电子
+5
+4
9
2）P型半导体
在硅或锗晶体（四价）中掺入少量的三价元素硼， 使空穴浓度大大增加。 多数载流子（多子）：空穴。取决于掺杂浓度； 少数载流子（少子）：电子。取决于温度。
+4
+4
D
+ vＩ -
当vI=VIH时，D截止，vO=VCC=VOH
用vI的高低电平控制二极管的开关状态， 在输出端得到高、低电平输出信号
33
二极管的开关特性
i
E
D
正向导通时
20℃
UD(ON)≈0.7V（硅） 0.3V（锗）
U(BR) IS 0 Uon u
RD≈几Ω ～几十Ω
相当于开关闭合
34
二极管的等效模型
求： uO的波形 解： 此类电路的分析方法： 将二极管看成理想二极管
当D的阳极电位高于阴极电位时， D导通，将D作为一短路线； 当D的阳极电位低于阴极电位时， D截止，将D作为一断开的开关； 10V 5V
uO
ui
t
数字电子技术基础：第三章 逻辑门电路
逻辑符号
C
vI /vO
TG
vO /vI
C
C
υo/ υI
2. CMOS传输门电路的工作原理
vI /vO
5V到+5V
C
+5V
TP +5V vO /vI
5V TN
5V
C
设TP:|VTP|=2V， TN:VTN=2V
I的变化范围为－5V到+5V。
c=0=-5V， c =1=+5V
1）当c=0， c =1时 GSN= -5V (－5V到+5V)=(0到-10)V
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：<10 ns。
动态功耗
CMOS反相器的PD与f和 2 VDD
CMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗
PD=PC+PT
分布电容CL充放电引起的功耗： PC CL fVD2D
CMOS管瞬时交替导通引起的功耗：PT CPD fVD2D
74标准系列 74LS系列
74AS系列
74LVC 74VAUC 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰 功耗低
74ALS
3.1 概述
门电路：实现基本逻辑/复合逻辑运算的单元电路
逻辑状态的描述—— 正逻辑：高电平→1，低电平→0 负逻辑：高电平→0，低电平→1
缺点：功耗较大/速度较慢
VDD VIH(min) I OH(total) I IH(total)
… …
I0H（total) &1
+V DD RP
&
&1
IIH（total) &
第三章 逻辑门电路
2、输入和输出的高低电压 、 （ 1 ） 输出高电平电压 VOH——在正逻辑体制中代表 在正逻辑体制中代表 逻辑“ 的输出电压 的输出电压。 的理论值为3 逻辑 “ 1”的输出电压 。 VOH 的理论值为 3.6V， ， 产品规定输出高电压的最小值V （ ） 产品规定输出高电压的最小值 OH（ min） =2.4V。 。
– – – – – 延迟时间td 上升时间tr r 存储时间ts 下降时间tf 开关时间：
• 开通时间ton= td + tr r • 关闭时间toff= ts + tf f • 要设法减小，提高BJT开关的运用速度
3.3 基本逻辑门电路
一、二极管与门和或门电路 1．与门电路 ．
+VCC （+5V） R 3kΩ D1 A D2 B L
L = A⋅ B ⋅C
3.6V A B C 0.3V 1V
1
Rc2 R b1 4kΩ 5V
3 3 1
R c4 130Ω
3 1
1.6kΩ
T 4 导通 2 D 导通 Vo
3
4.3V 截止
1
T 22
T1 饱和 R e2 1kΩ
3.6V
T 2 3 截止
3.4.5 TTL与非门的技术参数
• 1、传输特性
– 各种类型的TTL门电路，其传输特性大同小异。
开关 断开
VF-VD （a） vi
VF
VF ≈ RL
i
IF = RL
（b） 0
-VR
t1
t
i
IF
通常把二极管从正 向导通转为反向截止 所经过的转换过程称 为发向恢复过程。 ts 存储时间 tt 渡越时间 ts+tt 反向恢复时间 VR IR = RL
第3章-逻辑门电路
3 逻辑门电路MOS 逻辑门电路3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。
解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。
从附录A 可查得74LS 系列电流参数的数值为I OH =，I OL =8mA ，I IH =,I IL =；74ALS 系列输入电流参数的数值为I IH =，I IL =，其实省略了表示电流流向的符号。
（1） 根据（3.1.4）和式（）计算扇出数74LS 系列驱动同类门时，输出为高电平的扇出数0.4200.02OH OH IH I mA N I mA=== 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA ===所以，74LS 系列驱动同类门时的扇出数N O 为20。
（2） 同理可计算出74LS 系列驱动74ALS 系列时，有0.4200.02OH OH IH I mA N I mA=== 8800.1OL OL IL I mA N I mA === 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。
3.1.4 已知图题所示各MOSFET 管的T V =2V ，忽略电阻上的压降，试确定其工作状态（导通或截止）。
解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题（b ）和（d ）为P 沟道增强型MOS 。
N 沟道增强型MOS 管得开启电压V T 为正。
当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。
对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。
对于图题3.1.4（c ），GS V =0V ＜V T ，所以MOS 管处于截止状态。
第三章 逻辑门电路
第三章逻辑门电路[题3.1] 选择题1. 三态门输出高阻状态时，是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有。
A.TS L门B.O C门C.漏极开路门D.CM OS与非门4．三极管作为开关使用时，要提高开关速度，可。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管5．T TL电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。
A.悬空B.通过电阻 2.7kΩ接电源C.通过电阻 2.7kΩ接地D.通过电阻510Ω接地6．对于T T L与非门闲置输入端的处理，可以。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．C MO S数字集成电路与TT L数字集成电路相比突出的优点是。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽8．逻辑表达式Y=AB可以用实现。
A.正或门B.正非门C.正与门9．要使TTL与非门工作在转折区，可使输入端对地外接电阻R I。
A.＞R ONB.＜R OFFC.R OFF＜R I＜R OND.＞R OFF10．与CT4000系列相对应的国际通用标准型号为。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列[题3.2] 判断题（正确打√，错误的打×）1．TTL与非门的多余输入端可以接固定高电平。
（）2．当TTL与非门的输入端悬空时相当于输入为逻辑1。
（）3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（）4．CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。
（）5．CMOS或非门与TTL或非门的逻辑功能完全相同。
（）6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(a) +
－
P 区中电子 浓度分布 (b)
Ln
N 区中空穴 浓度分布
x Lp
同理,二极管从截止转为正向导通也需要时间,这段时 间称为开通时间。开通时间比反向恢复时间要小得多,一般 可以忽略不计。
2021/3/24
6
二、三极管的开关特性
1．三极管的三种工作状态
+ VCC
RC
iC
三极管工作在截止状态的条件为:发射结反偏或小于死区电压
2021/3/24
7
（2）放大状态:当VI为正值且大于死区电压时,三极管导通。有
IB
VI
VBEVI
Rb
Rb
此时,若调节Rb↓,则IB↑,IC↑，VCE↓，工作点沿着负载线由A点
→B点→C点→D点向上移动。在此期间，三极管工作在放大区，
其特点为IC＝βIB。
解: 根据饱和条件IB＞IBS解题。
3-0.7
IB
0.02m3A () 100
IBSVR CCC610 1200.0m 20)A(
∵IB＞IBS ∴三极管饱和。
ICICSVRCCC11021.2m(A )
+ VI －
Rb
1
100 kΩ
+ VC C （ + 1 2 V ） RC 10k Ω
3
T
+
2
VO
第三章 逻辑门电路
第三章 逻辑门电路
§3.1 数字电路中的二极管与三极管
§3.2 基本逻辑门电路
§3.3 TTL逻辑门电路
§3.4 MOS逻辑门电路
§3.5 集成逻辑门电路的应用 §3.6 混合逻辑中逻辑符号的变换
2021/3/24
2
3.1 数字电路中的二极管与三极管 一、二极管的开关特性
1．二极管的静态特性
-
VOVCE S0.3V
（2）将RC改为6.8kW,重复以上计算。
图 1.4.6 例 1.4.1电 路
IB不变,仍为0.023mA
IBSVR CCC610 62. 80.0m 29)A(
∵IB＜IBS ∴三极管处在放大状态。 IC IB 6 0 0. 0 12 m .4 3 )A (
V O V C E V C -C I C R C 1- 1 2 6 .4 .2 8V .) 48(
2021/3/24
12
（3）将RC改为6.8kW,再将Rb改为60kW,重复以上计算。
3-0.7
IB
0.03m8A )( 60
IBS≈0.029 mA
∵IB＞IBS ∴三极管饱和。
ICICSV RCCC6 1.2 81.7m 6)A (
VOVCE S0.3V
+
由上三例极可管见是,R否b饱、和R。C 、β等参数都能决定
是二极管开关的动态特性。
2021/3/24
4
2．二极管开关的动态特性
给二极管电路加入 一个方波信号,电流的 波形怎样呢?
D
+
i
vi
RL
－
(a)
ts为存储时间,tt称为渡越 时间,tre＝ts十tt称为反向 恢复时间。
2021/3/24
5
反向恢复时间:tre＝ts十tt
产生反向恢复过程的原因:
反向恢复时间tre就是存储电荷消散所需要的时间。
(1)加正向电压VF时,二极管导通,管压降VD可忽略。二
极管相当于一个闭合的开关。
D
V
F
IF
RL
(a )
K
V
F
IF
RL
(b)
2021/3/24
3
(2)加反向电压VR时,二极管截止,反向电流IS可忽略。
二极管相当于一个断开的开关。
D
V
R
IS
RL
K
V
R
RL
(a )
(b)
可见,二极管在电路中表现为一个受外加电压vi控制的开关。 当外加电压vi为一脉冲信号时,二极管将随着脉冲电压的 变化在“开”态与“关”态之间转换。这个转换过程就
值为:VCES≈0.3V。
三极管工作在饱和状态的电流条件为:IB＞ IBS
电压条件为:集电结和发射结均正偏
2021/3/24
10
2021/3/24
11
例 电路及参数如图1.4.6所示,设输入电压VI=3V,三极管的VBE=0.7V。 （1）若β＝60,试判断三极管是否饱和，并求出IC和VO的值。
Rb b
c3
1
T
+
2
VI
iB
－
e
iC
VC C/RC
E
IC S D
C
0 .7V
IB 5 IB 4 = IB S IB 3
IB 2
B
IB 1
A IB= 0 v
VC CΒιβλιοθήκη CE（1）截止状态:当VI小于三极管发射结死区电压时,IB＝ICBO≈0,IC＝ ICEO≈0,VCE≈VCC，三极管工作在截止区，对应图1.4.5（b）中的A点。
2021/3/24
13
2．三极管的动态特性
（1）延迟时间td—— 从输入信号vi正跳变的 瞬间开始,到集电极电流iC 上升到0.1ICS所需的时间
（2）上升时间tr—— 集电极电流从0.1ICS上 升到0.9ICS所需的时间。 （3）存储时间ts—— 从输入信号vi下跳变的 瞬间开始,到集电极电流iC 下降到0.9ICS所需的时间。 （4）下降时间tf—— 集电极电流从0.9ICS下降 到0.1ICS所需的时间。
为零偏，称为临界饱和状态，对应图（b）中的E点。此时的集电
极电流称为集电极饱和电流，用ICS表示，基极电流称为基极临界 饱和电流，用IBS表示，有:
ICSVCCR-C 0.
7V VCC RC
2021/3/24
IBS
ICS
VCC
RC
9
若再减小Rb,IB会继续增加,但IC已接近于最大值VCC/RC,不会再增加， 三极管进入饱和状态。饱和时的VCE电压称为饱和压降VCES，其典型
2021/3/24
14
3.2 基本逻辑门电路
一、二极管与门和或门电路
1．与门电路
+ VC C （ + 5V ）
D1 A
D2 B
R 3kΩ
L
A
&
L=A· B
B
2021/3/24
15
VI －
Rb
1
100 kΩ
+ VC C （ + 1 2 V ） RC 10k Ω
3
T
+
2
VO
-
该电路的则饱和条件可写为:
VI Rb
＞
V CC RC
图 1.4.6 例 1.4.1电 路
即在VI一定（要保证发射结正偏）和VCC一定的条件下,Rb越小,β越 大,RC越大，三极管越容易饱和。在数字电路中总是合理地选择 这几个参数，使三极管在导通时为饱和导通。
三极管工作在放大状态的条件为:发射结正偏，集电结反偏
+ VCC
RC
iC
Rb b
c3
1
T
+
2
VI
iB
－
e
iC
VC C/RC
E
IC S D
C
0 .7V
IB 5 IB 4 = IB S IB 3
IB 2
B
IB 1
A IB= 0 v
VC C
CE
2021/3/24
8
（3）饱和状态:保持VI不变,继续减小Rb,当VCE ＝0.7V时,集电结变