计算机组成原理第四版第五章
计算机组成原理 第五章ppt课件
存储字64位（8个字节）
精选ppt
25
5.2 主存储器的组织
计算机组成原理
⑶折中方法
双字地址的最末三个二进制位必须为000，单字 地址的最末两位必须为00，半字地址的最末一位必 须为0。特点：数据都在一个存取周期内完成，存 储器资源仍然有浪费，但比第2种方法少得多。
0
1
23
4
5
6
7
8 9 10 11 12 13 14 15
精选ppt
2
本章学习内容
计算机组成原理
5.1 存储系统的组成 5.2 主存储器的组织 5.3 半导体随机存储器和只读存储器 5.4 主存储器的连接与控制 5.5 提高主存读写速度的技术 5.6 多体交叉存储技术 5.7 高速缓冲存储器 5.8 虚拟存储器
精选ppt
3
本章学习要求
计算机组成原理
计算机组成原理
第5章 存储系统和结构
精选ppt
1
计算机组成原理
存储系统是由几个容量、速度和价格各 不相同的存储器构成的系统，设计一个容量 大、速度快、成本低的存系统是计算机发 展的一个重要课题。
本章重点讨论主存储器的工作原理、组 成方式以及运用半导体存储芯片组成主存储 器的一般原则和方法，此外还介绍了高速缓 冲存储器和虚拟存储器的基本原理。
这批数据一共有10个，它们依次为字节、 半字、双字、单字、字节、单字、双字、半字、 单字、字节。
精选ppt
27
5.2 主存储器的组织
计算机组成原理
解：根据题干可以知道4种长度的数据分别为：字节数 据8位，半字数据16位，单字数据32位，双字数据64 位。因为要保证任何长度的数据都在单个存取周期内 完成读写，所以该机的存储字长应为64位。要特别注 意的是，在本例中数据字长（32位）和存储字长（64 位）是不同的。
计算机组成原理第五章时序产生器和控制方式
➢ 时序信号产生电路简单
5、3、2、时序信号产生器
➢ 功能:产生时序信号
各型计算机产生时序电路不相同 大、中型计算机得时序电路复杂,微型计算机得
时序电路简单
➢ 构成:
时钟源:石英晶体振荡器 环形脉冲发生器 节拍脉冲与读写时序译码逻辑 启停控制逻辑
5、3、2、时序信号产生器
➢ 构成
5、3、2、时序信号产生器
➢ 时钟源----石英？
➢ 若在石英晶体上施加交变电场,则晶体晶格将产生 机械振动,当外加电场得频率与晶体得固有振荡频 率一致时,则出现晶体得谐振。由于石英晶体在压 力下产出得电场强度很小,这样仅需很弱得外加电 场即可产生形变,这一特性使压电石英晶体很容易 在外加交变电场激励下产生谐振。其振荡能量损 耗小,振荡频率极稳定。这些再加上石英优良得机 械、电气与化学稳定性,使它自40年代以来就成为 石英钟、电子表、电话、电视、计算机等与数字 电路有关得频率基准元件。
DBus->DR
DR->R0
➢ 在一个节拍电位中完成四个细节操作 ➢ 有时序关系得四个操作 ➢ 通过节拍脉冲确定先后次序
节拍 电位
节拍 脉冲
5、3、2、时序信号产生器
➢ 启停控制逻辑
开机后有连续节拍脉冲 必须按需约束 需要按照规则动作 上边:启停逻辑
• Cr决定控制就是否有效
下边:
• Cr触发器+RS触发器 • 完整节拍生成
5、3、3 时序控制方式
➢ 怎样实现时序控制？已知:
机器指令所包含得CPU周期个数反映了指令得复杂程 度
CPU周期内得操作信号得数目与出现得先后次序也不 相同。
➢ 控制方式:控制不同操作序列时序信号得方法。 ➢ 分为以下几种:
精品课件-计算机组成原理-第5章
第 章 中央处理器
使用大量的通用寄存器， 既可以减少访存的次数、 解决并 行处理时的数据相关， 提高CPU的处理效率， 又可以提供足够 的寄存器用作地址指针、 过程调用时的参数传递等， 提高编程 的灵活性。 但是通用寄存器个数的增多， 会加重程序员管理和 使用寄存器的负担， 同时也会增加CPU 设计的复杂性和硬件成本。
第 章 中央处理器
3. 数据地址寄存器（AR 数据地址寄存器的作用是保存当前CPU所访问的数据Cache
单元的地址。 由于要对访存地址进行译码， 因此必须使用数据 地址寄存器来保持地址信息， 直到一次读/写操作完 成为止。
地址寄存器的结构与指令寄存器一样， 通常使用单纯的 寄存器结构。 信息的打入一般采用电位－脉冲制， 即输入数据 信息维持的时间为一个节拍电位， 寄存器的时钟控制端采用节 拍脉冲控制， 在时钟控制信号的控制下， 将输入数据信息瞬间 打入寄存器。
第 章 中央处理器
(3) 时间控制， 即对各种操作进行时间上的控制。 时间 控制包括两方面内容： 一方面， 在每个操作步骤内的有效操 作信号均受时间的严格限制， 必须保证按规定的时间顺序启动 各种动作； 另一方面， 对指令解释的操作步骤也要进行时间上 的控制。
(4) 数据加工， 即对数据进行算术运算和逻辑运算处理。 完成数据的加工处理， 这是CPU的最基本的功能。
有两种途径来形成指令的地址， 其一是顺序执行程序的情 况， 通过PC加1形成下一条指令的地址(如果存储器按字节编址, 而指令字长度为4个字节， 则通过PC加4形成下一条指令的地 址）； 其二是遇到需要改变顺序执行程序的情况， 一般由转移 类指令形成转移地址送往PC， 作为下一条指令的地址。
第 章 中央处理器
第 章 中央处理器
计算机组成原理 第五章中央处理器5.2
2 微地址的形成方法
例：微地址寄存器有6位(µA5-µA0)，当需要修 微地址寄存器有 位 ， 改其内容时，可通过某一位触发器的强置端S 改其内容时，可通过某一位触发器的强置端 将其置“ 。现有三种情况： 将其置“1”。现有三种情况： (1)执行“取指”微指令后，微程序按 的OP 执行“ 执行 取指”微指令后，微程序按IR的 字段(IR3-IR0)进行 路分支； 进行16路分支 字段 进行 路分支； (2)执行条件转移指令微程序时，按进位标志 执行条件转移指令微程序时， 执行条件转移指令微程序时 按进位标志C 的状态进行2路分支 路分支； 的状态进行 路分支； (3)执行控制台指令微程序时，按IR4，IR5的 执行控制台指令微程序时， 执行控制台指令微程序时 ， 的 状态进行4路分支 路分支。 状态进行 路分支。 请按多路转移方法设计微地址转移逻辑。 请按多路转移方法设计微地址转移逻辑。
3 微程序控制器原理框图
地址转移逻辑( 地址转移逻辑 微地址形成部件 ) 在一般情况下， 在一般情况下，微指令由控制存储器读出后直接 给出下一条微指令的地址，通常我们简称微地址 微地址， 给出下一条微指令的地址，通常我们简称微地址， 这个微地址信息就存放在微地址寄存器中。 这个微地址信息就存放在微地址寄存器中。如果 微程序不出现分支， 微程序不出现分支，那么下一条微指令的地址就 直接由微地址寄存器给出。当微程序出现分支时， 直接由微地址寄存器给出。当微程序出现分支时， 意味着微程序出现条件转移。在这种情况下， 意味着微程序出现条件转移。在这种情况下，通 过判别测试字段P和执行部件的 状态条件” 和执行部件的“ 过判别测试字段 和执行部件的“状态条件”反 馈信息，去修改微地址寄存器的内容， 馈信息，去修改微地址寄存器的内容，并按改好 的内容去读下一条微指令。 的内容去读下一条微指令。地址转移逻辑就承担 自动完成修改微地址的任务。 自动完成修改微地址的任务。
计算机组成原理第5章 中央处理器
19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微
计算机组成原理(第四版)课件5
第五章中央处理器第五章中央处理器5.1CPU功能和组成5.2指令周期5.3时序产生器5.4微程序控制器及其设计5.5硬布线控制器及其设计5.6传统CPU5.7流水CPU5.8RISC的CPU5.9多媒体CPU5.1 CPU 的功能和组成1、CPU 的功能●指令控制（程序的顺序控制）●操作控制（一条指令有若干操作信号实现）●时间控制（指令各个操作实施时间的定时）●数据加工（算术运算和逻辑运算）执行指令取指令操作控制、时间控制−−−−−−→−2、CPU 的基本组成RD/WRLDDR LDIRPC+1LDPCLDAR2、CPU的基本组成（1）中央处理器CPU=运算器+控制器（2）运算器●ALU●累加器●暂存器2、CPU的基本组成（3）控制器控制器组成：程序计数器、指令寄存器、数据缓冲器、地址寄存器、通用寄存器、状态寄存器、时序发生器、指令译码器、总线（数据通路）●程序计数器PC(Programming Counter)用来存放正在执行的指令的地址或接着将要执行的下一条指令的地址。
顺序执行时，每执行一条指令，PC的值应加1要改变程序执行顺序的情况时，一般由转移类指令将转移目标地址送往PC ，可实现程序的转移。
●指令寄存器IR(Instruction Register)指令寄存器用来存放从存储器中取出的待执行的指令。
在执行该指令的过程中，指令寄存器的内容不允许发生变化，以保证实现指令的全部功能。
2、CPU的基本组成●指令译码器ID(Instruction Decoder)暂存在指令寄存器中的指令只有在其操作码部分经译码后才能识别出是一条什么样的指令。
译码器经过对指令进行分析和解释，产生相应的控制信号提供给时序控制信号形成部件。
●机器周期、工作节拍、脉冲及启停控制线路由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲●时序控制信号形成部件时序控制信号形成部件又称微操作信号发生器，真正控制各部件工作的微操作信号是由指令部件提供的操作信号、时序部件提供的时序信号、被控制功能部件所反馈的状态及条件综合形成的。
计算机组成原理蒋本珊第四版答案第五章
计算机组成原理蒋本珊第四版答案第五章计算机组成原理蒋本珊第四版答案第五章教材习题解答1．如何区别存储器和寄存器?两者是—回事的说法对吗?解:存储器和寄存器不是一回事。
存储器在CPU的外边，专门用来存放程序和数据，访问存储器的速度较慢。
寄存器属于CPU的一部分，访问寄存器的速度很快。
2．存储器的主要功能是什么?为什么要把存储系统分成若干个不同层次?主要有哪些层次?解:存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价存储系统和结构第5章129格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache -主存存储层次(Cache存储系统)﹔主存和辅存间称为主存—辅存存储层次(虚拟存储系统)。
3．什么是半导体存储器?它有什么特点?解:采用半导体器件制造的存储器，主要有MOS型存储器和双极型存储器两大类。
半导体存储器具有容量大、速度快、体积小、可靠性高等特点。
半导体随机存储器存储的信息会因为断电而丢失。
4.SRAM记忆单元电路的工作原理是什么?它和DRAM记忆单元电路相比有何异同点?解: SRAM记忆单元由6个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。
DRAM记忆单元可以由4个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。
5．动态RAM为什么要刷新?一般有几种刷新方式?各有什么优缺点?解:DRAM记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式3种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高;但有死区，而且存储容量越大，死区就越长。
计算机组成原理 第五章中央处理器5.1
5.1.2 CPU的基本组成
控制器的主要功能有：
(1)从内存中取出一条指令，并指出下一条指 令在内存中的位置； (2)对指令进行译码或测试，并产生相应的操 作控制信号，以便启动规定的动作； (3)指挥并控制CPU、内存和输入/输出设备之 间数据流动的方向。
5.1.2 CPU的基本组成
运算器:由算术逻辑单元(ALU)、累加寄存器、
5.3.2 时序信号产生器
5.3.3 控制方式
机器指令所包含的CPU周期数反映了指
令的复杂程度，不同CPU周期的操作信 号的数目和出现的先后次序也不相同。 控制方式：控制不同操作序列时序信号 的方法。 分为以下几种：
同步控制方式
异步控制方式
联合控制方式
5.3.3 控制方式
硬布线控制器 微程序控制器
时序产生器：提供定时和时序信号 其他功能部件：中断系统、总线接口 等
第五章 中央处理器
5.2 指令周期
5.2.1 指令周期的基本概念
5.2.1 指令周期的基本概念
指令周期
CPU从cache取出一条指令并执 行这条指令的时间总和。 CPU周期 又称机器周期，CPU访问一次 cache所花的时间较长，因此用从cache读取 一条指令字的最短时间来定义。 时钟周期 通常称为节拍脉冲或T周期。一 个CPU周期包含若干个时钟周期。
5.2.7用方框图语言表示指令周期
5.2.7用方框图语言表示指令周期
5.2.7用方框图语言表示指令周期
第五章 中央处理器
5.3 时序产生器和控制方式
5.3.1 时序信号的作用和体制
作用： CPU中的控制器用它指挥机器的工作 CPU可以用时序信号/周期信息来辨认从内存中 取出的是指令（取指）还是数据（执行） 一个CPU周期中时钟脉冲对CPU的动作有严格 的约束 操作控制器发出的各种信号是时间（时序信号） 和空间（部件操作信号）的函数。
计算机组成原理 第五章中央处理器5.3
第五章 中央处理器
5.6 传统 传统CPU
1 M68000CPU
M6800CPU的逻辑框图如下： 的逻辑框图如下： 的逻辑框图如下
比较典型的单总线结构的微理器。 比较典型的单总线结构的微理器。 M6800CPU是一种 位微处理器，采用单一的 电 是一种8位微处理器 是一种 位微处理器，采用单一的5V电 时钟脉冲采用两相(φ1， ，主频为1MHz， 源。时钟脉冲采用两相 ，φ2)，主频为 ， 由外面加入CPU。 由外面加入 。 M6800的CPU主要包括： 主要包括： 的 主要包括
1 M68000CPU
1 M68000CPU
为了与外界交换数据， 通过数据缓冲寄 为了与外界交换数据，CPU通过数据缓冲寄 通过 存器与双向数据总线 与双向数据总线D0—D7相连。而地址则 相连。 存器与双向数据总线 相连 是过地址缓冲寄存器送到16位地址总线 地址缓冲寄存器送到 是过地址缓冲寄存器送到 位地址总线 A15—A0上。 上 由于数据总线、地址总线与CPU相连的缓冲 由于数据总线、地址总线与 相连的缓冲 寄存器都是三态的，以后我们将会知道， 寄存器都是三态的，以后我们将会知道，这 种逻辑结构对直接内存访问来说是方便的。 种逻辑结构对直接内存访问来说是方便的。 主存地址和外设地址是统一编址的，因此， 主存地址和外设地址是统一编址的，因此， 在65536个地址中有一部分是为外围设备使用 个地址中有一部分是为外围设备使用 的。
5.6.2 IBM 370 系列 CPU
为了存放地址和数据，使用了两组独立的可编址 为了存放地址和数据，使用了两组独立的可编址 寄存器， 个通过寄存器用来存放操作数和运算 寄存器，16个通过寄存器用来存放操作数和运算 结果，并且也可用作变址寄存器。 个浮点寄存器 结果，并且也可用作变址寄存器。4个浮点寄存器 用于浮点运算。 用于浮点运算。 数据寄存器DR、地址寄存器AR、指令寄存器IR都 数据寄存器 、地址寄存器 、指令寄存器 都 是标准化的。 是标准化的。 程序状态字PSW(实际上为两个字 存放在专用寄存 实际上为两个字)存放在专用寄存 程序状态字 实际上为两个字 器中，它指明程序运行的状态，可用于CPU响应 器中，它指明程序运行的状态，可用于 响应 的中断情况及指明下一条执行指令的地址， 的中断情况及指明下一条执行指令的地址，PSW 主要是为处理中断而使用的。 主要是为处理中断而使用的。CPU通过将现行的 通过将现行的 PSW存入主存储器，并取出新的 存入主存储器， 存入主存储器 并取出新的PSW的方式来响 的方式来响 应中断。新的PSW指出为处理中断而应执行的程 应中断。新的 指出为处理中断而应执行的程 一旦该程序执行完毕， 序。一旦该程序执行完毕，CPU可从主存储器取 可从主存储器取 回老的PSW，再继续执行原来被中断了的程序。 回老的 ，再继续执行原来被中断了的程序。
纪禄平-计算机组成原理(第4版)PPT 5.1-概述
5.1.2 接口的功能与类型
I/O接口：主机和外设的衔接部分，位于总线 和外部设备之间。
外 设 外 设
系 统 总 线
接口1 接口n
…
3/12
※I/O接口的基本功能
(1)设备寻址
系 统 总 线
接口
外 设
接收CPU送来的地址码，选择接口中的寄存器 供CPU访问。 (2)数据缓冲 实现主机与外设的速度匹配,缓冲深度与传送 的数据量有关。
4/12
(3)预处理功能 串-并格式转换（串口） 数据通路寬度转换（并口） 高-低电平转换 (4)控制逻辑功能
系 统 总 线
接口
外 设
接收主机CPU的控制命令、保存状态信息，协 助主机实现对I/O传送操作的控制。
5/12
※对接口中寄存器编址
(1)单独编址 为接口中的每个寄存器(I/O端口)分配独立的端口 地址（可与主存地址重叠） 需设置标志区分访问的对象，如 =1 访问存储器 =0 访问I/O端口
4控制逻辑功能3预处理功能串并格式转换串口数据通路寬度转换并口高低电平转换512对接口中寄存器编址1单独编址为接口中的每个寄存器io端口分配独立的端口地址分配独立的端口地址可与主存地址重叠用专用的用专用的io指令显式io指令实现io操作1访问存储器需设置标志区分访问的对象如mio0访问io端口612把接口中的寄存器io端口当成特殊的主存单元并与其它主存单元统一编址
系 统 总 线 外 设
接口
9/12
3.按I/O操作的控制方式： （1）PIO接口 （Programed I/O，程控方式）
（可采用查询方式） （2）中断接口
（3）DMA接口（可插入中断做DMA善后处理） （4）IOP/PPU接口（专用处理器/机方式）
计算机组成原理第5章课件
☆ 5.1 CPU的组成和功能 ☆ 5.2 指令周期 ☆ 5.3 时序产生器和控制方式 ☆ 5.4 微程序控制器 ☆ 5.5 硬连线线控制器
5.6 传统CPU
☆ 5.7 流水CPU ☆ 5.8 RISC CPU
5.9 多媒体CPU
5.1 CPU的功能和组成
中央处理器是控制计算机自动完成取出指令和执行指令 任务的部件。它是计算机的核心部件，通常简称为CPU
a＋b＋6－6
第一二三条微指令的二进制编码：0100 10001 10001 1000 0110101010 0110 010001
微程序控制器原理框图
• 微程序控制器主要由控制存储器、微指令寄存器和地址转 移逻辑三大部分组成。 存放由控制存储器读出的一条微指令信息。
分为微地址寄存器和微命令寄存器两部分。
5.4 微程序控制器
➢ 利用软件方法（微程序设计技术）来设计硬件 ➢ 微程序控制的基本思想：
＊把操作控制信号编成 “微指令”，存放到控 制存储器CM中。 ＊当机器运行时，逐条读出微指令，产生全机 所需要的各种操作控制信号，启停相应部件。
5.4 微程序控制器
• 5.4.1 微程序控制原理 • 5.4.2 微程序设计技术
2. 异步控制方式 (2)采用不定长机器周期。
(3)中央控制与局部控制结合。
控制器发出某一操作控制信号后，等待执行部件完成操 作后发“回答”信号，再开始新的操作。
3. 联合控制方式
同步控制和异步控制相结合的方式。
情况（1）：大部分操作序列安排在固定的机器周期中，对某些时间 难以确定的操作则以执行 “回答”信号作为本次操作的结束； 情况（2）：机器周期的节拍脉冲数固定，但是各条指令周期的机器 周期数不固定。
计算机组成原理第五章-有关cache的计算
计算机组成原理第五章-有关cache的计算计算机组成原理第五章主要讲述了计算机中的缓存（Cache）技术。
缓存是一种用于提高计算机性能的关键技术，它位于CPU和内存之间，用于存储最近访问的数据和指令。
当CPU 需要访问某个数据或指令时，首先会检查缓存中是否存在该数据或指令，如果存在，则直接从缓存中获取，否则从内存中获取并存入缓存。
有关cache的计算主要包括以下几个方面：1. 命中率（Hit Rate）：命中率是指CPU在访问数据时，能够直接从缓存中找到所需数据的概率。
命中率越高，说明缓存的使用效果越好。
计算公式为：命中率= 命中次数/ (命中次数+ 未命中次数)2. 缺失率（Miss Rate）：缺失率是指CPU在访问数据时，无法从缓存中找到所需数据的概率。
缺失率越低，说明缓存的性能越好。
计算公式为：缺失率= 未命中次数/ (命中次数+ 未命中次数)3. 平均访问时间（Average Access Time）：平均访问时间是指CPU访问数据所需的总时间除以访问次数。
平均访问时间越短，说明缓存的性能越好。
计算公式为：平均访问时间= (命中时间* 命中次数+ 缺失时间* 缺失次数) / (命中次数+ 缺失次数)4. 缓存容量（Cache Capacity）：缓存容量是指缓存中可以存储的数据量。
缓存容量越大，能够存储的数据越多，从而提高缓存的命中率。
但是，缓存容量的增加也会增加成本和功耗。
5. 缓存行大小（Cache Line Size）：缓存行大小是指每次从内存中读取的数据量。
缓存行大小越大，每次读取的数据越多，从而提高缓存的命中率。
但是，过大的缓存行大小会增加内存带宽的需求。
6. 替换策略（Replacement Policy）：替换策略是指在缓存已满的情况下，如何选择要被替换的数据。
常见的替换策略有随机替换、先进先出（FIFO）替换、最近最少使用（LRU）替换等。
不同的替换策略会影响缓存的性能和命中率。
计算机组成原理第四版课后题答案五,六章
第五章1．请在括号内填入适当答案。
在CPU中：(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；(2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)；(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR ）。
2．参见下图（课本P166图5.15）的数据通路。
画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。
标出各微操作信号序列。
解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出时序产生器逻辑图。
解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：T1 = C1·， T2 = ， T3 =6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：微指令条数为：（4-1）×80+1=241条取控存容量为：256×32位=1KB7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。
计算机组成原理第五章课件白中英版
计算机组成原理第五章课件白中英版1. 引言本文档是《计算机组成原理》第五章的课件白中英版。
该章节主要介绍了计算机的指令系统和地址模式，以及指令的执行和控制。
2. 指令系统2.1 指令的定义指令是计算机程序中的基本单位，它包含了完成某一操作或完成某项任务的操作码和操作数。
指令可以分为数据传送指令、算术运算指令、逻辑运算指令、控制转移指令等多种类型。
2.2 操作码操作码是指令中用来表示操作类型的一组二进制码。
不同的计算机系统使用不同的操作码格式，常见的有定长操作码和变长操作码两种形式。
2.3 操作数操作数是指令中用来表示参与操作的数据或者地址的部分。
根据指令对操作数的要求和不同的寻址方式，操作数可以分为立即数、寄存器、寄存器间接寻址、直接寻址、寄存器相对寻址等多种方式。
3. 地址模式3.1 直接寻址直接寻址是指指令中给出操作数的有效地址，计算机通过该地址直接找到操作数的存储位置。
3.2 寄存器间接寻址寄存器间接寻址是指指令中给出的地址是寄存器中保存的另一个地址，计算机通过该寄存器间接找到操作数的存储位置。
3.3 立即寻址立即寻址是指指令中操作数的值直接给出，而不是通过地址间接寻址。
4. 指令的执行和控制4.1 指令执行过程指令的执行过程中，计算机根据指令的操作码判断执行的操作类型，然后根据操作数的寻址方式找到操作数的存储位置，并进行相应的操作。
4.2 程序计数器(PC)程序计数器是一个寄存器，用于存储即将被执行的指令的地址。
在每个指令执行完毕后，程序计数器自动加一，以指向下一条指令的地址。
4.3 控制单元控制单元是计算机的重要组成部分，用于控制指令的执行顺序和控制信号的产生。
控制单元根据指令的操作码产生相应的控制信号，从而控制计算机的各个部件协同工作。
5.本文档简要介绍了《计算机组成原理》第五章的课件白中英版。
主要内容包括指令系统的定义和操作码、操作数的介绍，以及地址模式的直接寻址、寄存器间接寻址和立即寻址的说明。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
并能使计算机来自动完成取出
指令和执行指令的部件。 功能: 1.指令控制 2.操作控制 3.时间控制
4.数据加工
组成: 运算器和控制器
Next
Back
指令控制：指令控 制是指程序的顺序控制。
Back
操作控制：
一条指令的功能往往是由若干个 操作信号的组合来实现的，因此CPU
管理并产生由内存取出的每条指令的
11---M 12--- － 13---RD 14---M →RD 15---DR →IR 16---PC →AR
直 接 地 址
Back
写出实现指令的微程序
第一条微指令 000 第二条微指令 010 第三条微指令 010 第四条微指令 010 000 000 000 11111 10 0000
100
组合逻辑控制器基本结构
IR
地址形成部件 程序计数器 时标
指令寄存器
操作码
地址码
控制台
启 停 线 路
时 钟
节 拍 发 生 器
节拍 周期
微操作信号 控制器
状 态 寄 存运算器 器
人工控制
去内存 控制各功能部件 Back
5.3 时序信号产生器和控制方式
微程序控制器中使用的时序信号产生器由： 时钟源 环形脉冲发生器
操作信号，对各种操作信号送往相应
的部件，从而控制这些部件按指令的
要求进行动作。
Back
时间控制：时间控制是指对各种
操作实施时间上的控制，在计算机中， 各种指令的操作信号均受到时间的严格控 制。只有这样，计算机才能有条不紊 地自动工作。
Back
数据加工：所谓数据加工，
主是对数据进行算术运算和逻辑运 算处理。CPU的根本任务是完成数据 的加工处理，而原始信息只有经过 加工处理才能对人们有用。
Back
控制器的功能和分类
控制器的基本任务:
是完成对指令系统的解释,即 将指令系统的功能翻译成可以 控制硬件逻辑部件完成 数据传送和处理的微命令序列
分类：
组合逻辑控制器和微程 序控制器
BACK
CPU 组成：
CPU中主要寄存器：
Back
5.2 指令周期
指令周期相关概念
举例6条指令构成的程序
节拍脉冲和读写时序译码逻辑
启停控制逻辑
等
控制方式
Back
时钟源：时钟产生具有一定频率 和宽度的脉冲信号，这个脉冲信号 称为主脉冲，是一切时序基准 信号。
Back
环形脉冲发生器：
是产生一组有序的间隔相等或不等的脉冲
序列，以便通过译码电路来产生最后所需 的节拍脉冲。 为了在节拍脉冲上不带干扰毛刺，环形脉 冲发生器通常采用循环移位寄存器形式。
BACK
六条典型指令：
MOV R0,R1 LAD R1,6 ADD R1,R2 STO R2,(R3) JMP 101 AND R1,R3
NEXT
BACK
5.2.2 MOV指令的指令周期
取指周期 执行周期
BACK
5.2.2 MOV指令的指令周期-取指
BACK
BACK
读出的一条微指令信息。其中微地址寄存 器决定将要访问的下一条微指令的地址， 而微命令寄存器则保存一条微指令的操作 控制字段和判别测试字段的信息。
Back
地址转移逻辑：
在一般情况下，微指令由控制存储器读出后直 接给出下一条微指令的地址，通常我们简称微地址， 这个微地址信息就存放在微地址寄存器中，如果微 程序不出现分支，那么下一条微指令的地址就直接 由微地址寄存器给出。当微程序出现分支时，意味 着微程序出现条件转移。在这种情况下，通过判别 测试字段P和执行部件的“状态条件”反馈信息， 去修改微地址寄存器的内容，并按改好的内容去读 下一条微指令。地址转移逻辑就承担自动完成修改 微地址的任务。
指令寄存器：指令寄存器用于
寄存从内存中取出并准备执行的 指令，其长度等于指令长度。
Back
指令译码器：又称之为指令功能 分
析解释器，是分析指令的部件,它对指 令寄存器中的指令操作码进行分析解 释。它还对地址码进行译码产生为形 成操作数地址所需要的控制信号。
Back
程序状态寄存器：是描述
计算机工作过程中不同时刻
Back
微操作信号产生器:是由组合
逻辑器件构成的,它将指令部件输入的 译码信号、时序部件输入的时序信号、 程序状态寄存器输入的状态及条件信号 进行综合，产生不同机器指令所需的微操
作控制信号序列，并将这些控制信号连接
到相应的微操作部件，控制微操作的执行。
Back
控制台：为了实现人机通信及人
对机器的控制与维护，每台计算机都有一
微命令寄存器
… P字段 控制字段
Back
控制存储器:
用来存储实现全部指令系统的所有微 程序,它是一种只读型存储器。一旦微程序
固化，机器运行时则只读不写。其工作过
程是：每读出一条微指令，则执行这条微
指令；接着又读出下一条微指令，又执行
下一条微指令…
Back
微指令寄存器：
微指令寄存器用来存放由控制存储器
优点是简单直观，其输出直接用
于控制。缺点是微指令字较长，
因而使控制存储器容量较大。
Back
编码表示法
编码表示法是把一组相斥性的微命
令信号组成一个小组(即一个字 段) ，然后通过小组(字段）译码 器对每一个微命令信号进行译码 ， 译码输出作为操作控制信号
NEXT
Back
编码表示法微指令结构图
Back
Back
5.5 微程序设计技术
微命令编码 微地址形成方法 微指令格式
动态微程序设计
Back
•微命令编码
对微指令中的操作控制字段采用的表示方 法通常有以下三种方法： 1.直接表示法
2.编码表示法 3.混合表示法
Back
直接表示法
其特点是操作控制字段中的 每一
位代表一个微命令。这种方法的
第五章 中央处理器
5.1 CPU的功能和组成 5.2 指令周期 5.6 硬布线控制器 5.7 传统CPU(自学)
5.3 时序产生器和控制方式
5.4 微程序控制器
5.8 流水CPU
5.9 RISC CPU
5.5 微程序设计技术
5.10 多媒体CPU(自学)
Back
5.1 中央处理器的功能和组成
中央处理器: 是指能够把程序装入内存储器,
Back
以某一简单模型机为例： 设计一条“十进制加法”指令ADD R2 , R1
微程序设计步骤：
1.画出指令的操作流程图
2.进行微指令各字段的设计
3.写出实现指令的微程序
Back
模型机中简单运算器数据通路图
Cy
X
ALU
Y
+
－ Ｍ
4 6 8
DR
5 7 9
R1
１ ２
R2
３
R3
Back
画出指令的操作流程图
举例1
总结
Back
指令周期：CPU每取出一条指令，都要完成一定 的操作，这 一系列操作所需的时间 。即CPU从内存取出一条指令并执行 这条指令的时间总和。 CPU周期：又称机器周期，CPU访问一次内存所花的时间较 长，因此用从内存读取一条指令字的最短时间来定义。 时钟周期： 通常称为节拍脉冲或T周期。一个CPU周期包含 若干个时钟周期。
个中央控制台或控制面板，在控制台或控
制面板上装有一些按钮、控制开关和显
示装置。
Back
5.4 微程序控制器
基本概念：微命令 、微操作 、 微指令、 微程序
原理框图
微程序设计举例 机器指令与微指令的关系
Back
指令寄存器IR
OP
状态条件
… 微地址寄存器
地址译码
地址转 移逻辑
微命令信号
控制存 储器
RD
0000
PC→AR →ABUS DBUS →DR →IR,PC+1
0000
P1
1010
R1 + R2 →R2
1001
R2 + R3 →R2
Cy≠0 Cy=0
0000
P2
0001
R2 - R3 →R2
0000
Back
进行微指令各字段的设计
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
所处状态的代码。存储程序
状态字的寄存器称为程序状
态寄存器。
Back
启停线路：是用来控制主
脉冲信号的启停，保证准确地
开启或关闭时钟脉冲，实现
对整个机器工作的启动和停止。
Back
节拍发生器：又称脉冲分配
器。时钟脉冲通过节拍发生器产生时标 脉冲、节拍电位和周期状态电位。这三个 信号的时间关系是：一个周期状态电位包含多 个节拍电位，其时间最长，一个节拍电位包含多 个工作脉冲，完成一个微操作的最短时间是一个工 作脉冲的时间，它是产生指令微操作序列的时 间标准。
Back
5.6
硬布线控制器
1.基本思想
2.指令执行流程
3.微操作控制信号的产生
Back
1.基本思想
把控制器看作为产生专门固定时序控制信号的逻辑电路，
而此逻辑电路以使用最少元件和取得最高操作速度为设
计目标。一旦控制部件构成后，除非重新设计和物理上 对它重新布线，否则要想增加新的控制功能是不可能的。 这种逻辑电路是一种由门电路和触发器构成的复杂树形 逻辑网络，故称之为硬布线控制器。
微操作码 微地址码
NEXT
Back
•微指令格式