十二小时电子钟课设报告

课程设计说明书

课程设计名称：数字逻辑

课程设计题目：十二小时电子钟

学院名称：信息工程学院

专业：电子信息工程班级：130414

学号：13041432姓名：何贵涵

评分：教师：邓洪峰、陶秋香

20 15 年9月14日

数字逻辑课程设计任务书

20 15－20 16学年第一学期第1周－4周

注：1、此表一组一表二份，课程设计小组组长一份；任课教师授课时自带一份备查。

2、课程设计结束后与“课程设计小结”、“学生成绩单”一并交院教务存档。

摘要

这个设计主要以数字电路的基础理论、低频电子线路为指导，采用中、小规模的集成器LM555、CD4060、74LS161和LS248设计而成。该电路采用模块设计、分模块安装调试等方法设计而成，所选用的器件主要是中小规模的集成芯片，本产品由于采用多片74LS系列的集成芯片组成，生产成本低等原因使这个产品设计既容易实现，又不会浪费太多成本。

产品由石英晶体振荡器产生频率可以调节的时钟脉冲信号，经十五分频得到秒信号秒冲作为数字钟计数器的时钟信号，当到达整点前一秒时，电路通过一个蜂鸣器准时报时。这个电路还可以通过手动，即过拨动开关来选择是否进行实践校准。

关键词：电子钟、分频、计数、驱动

目录

前言 (6)

第1章电路初步设计 (6)

1.1 设计内容以及要求 (6)

1.2 系统框图 (6)

1.3设计方案 (7)

1.4 设计过程 (8)

第2章电路详参设计 (8)

2.1 晶体振荡器电路 (8)

2.2 分频器电路 (9)

2.3 时间计数器电路 (10)

2.4 译码驱动电路 (12)

2.5 数码管 (13)

2.6 整点报时电路及倒计时功能 (16)

第3章测试及调试 (18)

3.1 晶体振荡器电路的测试和调试 (18)

3.2 分频器电路的测试和调试 (18)

3.3 时间计数器电路的测试和调试 (19)

3.4 译码驱动电路的测试和调试 (19)

3.5 整点报时电路的测试和调试 (19)

结论 (19)

参考文献 (20)

附录 (20)

附录 I 总电路图 (21)

附录II 电路图PCB (22)

附录III 实物图 (25)

附录 IV 元器清单 (26)

前言

基于十二小时电子钟在日常生活中的应用，能够了解生活中一些电子产品的工作原理以及其制作过程，以便能更好的了解生活。本实验采用的是十分简易的方法：使用中、小规模的集成电子器件制作而成。

第1章总电路的初步设计

1.1 设计内容以及要求

1.1.1 设计要求

1.基本要求：利用基本数字电路制作小时电子钟，要求显示时分秒；并能实现校时校分功能。

2.提高要求：计时过程具有报时功能以及倒计时功能，当时间到达整点进行蜂鸣器报时；

1.1.2 主要参考元器件

LM555、CD4060、74LS161、74LS248、74LS74

1.2 系统框图

图1.1所示为十二小时电子钟的原理框图，该电路由晶振——分频电路、74LS161芯片构成的计数单元、74LS248驱动电路、手动校时电路等主体模块构成。

1.3 设计方案

根据设计要求可知，设计电路的核心部分是74LS161构成的计数器，设计围绕着怎样使计数器正常工作，由于数字电子钟实验要求精度高，因此想到的是利用石英晶体振荡器产生频率稳定信号，再经分频，得到所需的秒信号作为74LS161的CP脉冲信号。其次，电路产生的时钟秒信号也会有误差，我们要考虑的是，如何实现手动校时。经过考虑，我们选择通过双掷开关来

实现CP信号的送入是手动还是自动，若开关打向手动这边，则人为送入单次脉冲到CP，若开关打向自动这边，则电路产生的秒信号送入CP；然后，我们考虑的是如何产生上面提到的单次脉冲，我们采用的是用RS锁存器来实现稳定的输出脉冲；最后，当电路将要到达整点时，通过对74LS161的输出端进行处理，通过蜂鸣器进行整点报时。

1.4 设计过程

在接到课题之后，首先按照设计的课题要求查找资料，获取设计中可能应用到的知识和数据信息。根据所查资料，进行数据的估算，画出了符合实验要求的基本原理图，对原理图各个部分电路进行仿真，并修改产生的错误，证实各部分电路的可行性；最后对整个电路进行仿真和调试，证实所设计的基本原理图的可行性。

第2章电路设计

2.1 石英晶体振荡器电路

晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。

图2.2-1所示电路通过非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，并实现整形功能，将振荡器输出近似于正弦波的波形转换为较理想的方波。输出反馈电阻P1位非门提供偏置，使电路工作于放大区域，即非门的功能近似于

一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡器频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。

从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高是，还可接入校正电容并采取温度补偿措施。

由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为22M欧姆。较高的反馈电阻有利于提高振荡频率的稳定性。

图2.1 石英晶体振荡器图2.2 CD4060内部结构图

2.2 分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到1HZ的秒信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768HZ的振荡信号分频为1HZ的分频倍数为32768，即实现分频功能的计数器相当于15级2进制计数器。