数字逻辑与数字系统,逻辑门电路讲解
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
一 、半导体二极管的V—A特性曲线
实验曲线
i
锗 击穿电压UBR
0
(1) 正向特性 i
u
V
mA
反向饱和电流
u
导通压降
死区 电压
E
(2) 反向特性 i u
V
uA
硅:0.7 V 锗:0.3V
硅:0.5 V
锗: 0.1 V
E
二极管的模型
二极管的V—A特性
i
串联电压源模型
i
u UD
u UD
+
i
UD
0
u
- - - - - - - - - - - - + + + + + + + + + + + +
耗尽层 少子漂移电流
多子扩散电流
补充耗尽层失去的多子,耗尽层窄,E 少子飘移 又失去多子,耗尽层宽,E 多子扩散
内电场E
P型 半 导 体 - - - - - - - - - - - -
耗尽层
+ + +
N型 半 导 体 + + + + + + + + +
1. N型半导体
在本征半导体中掺入五价杂质元素,例 如磷,砷等,称为N型半导体。
N型半导体
硅原子 多余电子
+4 +5 +4 +4 +4 +4
电子空穴对
自由电子
N型半导体 + +
+4 +4 +4
+ + +
+ + +
+ + +
施主离子
磷原子
+
多数载流子——自由电子 少数载流子—— 空穴
2. P型半导体
束缚电子
+4
+4
+4
当温度升高或受到 光的照射时,束缚 电子能量增高,有 的电子可以挣脱原 子核的束缚,而参 与导电,成为自由
+4
空穴
+4
自由电子
+4
+4
+4
+4
电子。 自由电子产生的 同时,在其原来的共 价键中就出现了一个 空位,称为空穴。
这一现象称为本征激发,也称热激发。
可见本征激发同时产生
VCC RC F
⑶VA=0V,VB=3V, 由于DA导通, VF=0+0.7V=0.7V,DB截 止。
A
DB
B
2.1 基本逻辑门电路
⒈二极管与门
12V 3.9kΩ DA
VCC RC F
⑷VA=VB=0V,此时
DA、DB均导通。
VF=0+0.7V=0.7V
A
DB
B
2.1 基本逻辑门电路
⒈二极管与门
si
Ge Ge
+4 +4
硅原子
锗原子
硅和锗最外层轨道上的 四个电子称为价电子。
一. 本征半导体
本征半导体——化学成分纯净的半导体晶体。 制造半导体器件的半导体材料的纯度要达到99.9999999%,常 称为“九个9”。 本征半导体的共价键结构
+4 +4 +4
+4
+4
+4
+4
+4
+4
在绝对温度T=0K时, 所有的价电子都被共价键 紧紧束缚在共价键中,不 会成为自由电子,因此本 征半导体的导电能力很弱 ,接近绝缘体。
门电路的相关概念
用以实现基本逻辑运算和复合逻辑运算的单元电
路,称为门电路。与基本逻辑关系相对应。常
用的门电路有:与门、或门、与非门、或非门、
异或门等。
集成逻辑门电路,是把门电路的所有元器件及
连接导线制作在同一块半导体基片上构成的。它 是组成一个较大数字系统的基本单元。
门电路的相关概念
集成度
A
DB
F
B
A B
&
F
2.1 基本逻辑门电路
⒉或门 实现逻辑或功能的电路,称为或门。
DA
A
DB
⑴VA=VB=3V,由于R
F
B
3.9kΩ 12V
接到电源-VEE(-12V)上, 故 DA 、 DB 均 导 通 。 VF=VA-VD=2.3V 。
P
R
空 间 电 荷 区
N
+ + + + + + + + IR +
- - - 在一定的温度下,由本 - - - 征激发产生的少子浓度是
- - -
+ + +
一定的,故IR基本上与外 - - - 加反压的大小无关,所以 称为反向饱和电流。但IR
内电场 E
与温度有关。
EW
R
PN结加正向电压时,具有较大的正向 扩散电流,呈现低电阻, PN结导通; PN结加反向电压时,具有很小的反向 漂移电流,呈现高电阻, PN结截止。 由此可以得出结论:PN结具有单向导 电性。
1、发射区的掺杂浓度大,面积小,作用是发 射载流子;
2、集电区掺杂浓度低,且集电结面积大,作 用是收集载流子。 3、基区掺杂浓度最低,且制造得很薄,其厚 度一般在几个微米至几十个微米,作用是传输 载流子。 4、发射区的掺杂浓度>>集电区掺杂浓度。
5、发射区与集电区的结构不同,不能互换。
输入特性曲线
在本征半导体中掺入三价杂质元素,如硼、镓等。
硅原子
+4 +4 +4
电子空穴对 空穴 P型半导体 -
+4 +3 +4
空穴
- - -
- - -
- -
- -
硼原子
+4 +4 +4
- 受主离子
多数载流子—— 空穴 少数载流子——自由电子
杂质半导体的示意图
多子—空穴
P型半导体
多子—电子
N型半导体
-
- -
-
- - 少子—电子
IB b
UD
IC c βIB e
发射结导通压降UD 硅管0.7V 锗管0.3V
截止状态
b
c
e
bBiblioteka Baidu
c
UD UCES
饱和状态
e
饱和压降UCES 硅管0.3V 锗管0.1V
半导体三极管的型号
国家标准对半导体器件型号的命名举例如下:
3DG110B
用字母表示同一型号中的不同规格 用数字表示同种器件型号的序号
用字母表示器件的种类 用字母表示材料 三极管 第二位:A锗PNP管、B锗NPN管、 C硅PNP管、D硅NPN管 第三位:X低频小功率管、D低频大功率管、 G高频小功率管、A高频大功率管、K开关管
2 半导体二极管
结构
二极管 = PN结 + 管壳 + 引线
P
N
符号
+
阳极
阴极
半导体二极管的型号
国家标准对半导体器件型号的命名举例如下:
2AP9
用数字代表同类器件的不同规格。
代表器件的类型,P为普通管,Z为整流管,K为开关管。 代表器件的材料,A为N型Ge,B为P型Ge, C为N 型Si, D为P型Si。 2代表二极管,3代表三极管。
+4
+4
+4
电子空穴对。 外加能量越高(温度 越高),产生的电子空 穴对越多。
与本征激发相反的 现象——复合 在一定温度下,本征激 发和复合同时进行,达 到动态平衡。电子空穴 对的浓度一定。
+4
空穴
+4
自由电子
+4
+4
电子空穴对
+4
+4
常温300K时: 10 1 . 4 10 硅: 3 cm 电子空穴对的浓度
以基极b和发射极e之间的发射结作为输入回路 输入特性曲 线的分区: 死区、非线 性区、线性 区。
共发射极接法输入特性曲线
输出特性曲线可以分为三个区域:
• 以集电极c和发射极e之间的回路作为输出回路
饱和区——iC受uCE显著控制的区域,该区域内uCE<0.7V。
此时发射结正偏,集电结也正偏。 截止区——iC接近零的区域,相当iB=0的曲线的下方。 此时,发射结反偏,集电结反偏。 饱和区
小规模(Small Scale Integrated Circuit ,SSI)是由十几 个门电路构成的。 中规模(Medium Scale Integrated Circuit, MSI)是由 上百个门电路构成的。 大规模(Large Scale Integrated Circuit ,LSI)是由几百 个至几千个门电路构成的。 超大规模(Very Large Scale Integrated Circuit ,VLSI) 是由一万个以上门电路构成的。
12V 3.9kΩ DA
电位关系
VCC RC F
输入 VA(V) VB(V) 0 0 3 3 0 3 0 3
输出 VF(V) 0.7 0.7 0.7 3.7
A
DB
B
2.1 基本逻辑门电路
⒈二极管与门 如果规定3V以上为高电平,
12V 3.9kΩ DA
VCC RC
0.7V以下为低电平,则得真值表
真值表 A 0 0 1 1 B 0 1 0 1 F 0 0 0 1
第2章 逻辑门电路
本章主要内容 半导体器件基础 门电路的相关概念 基本逻辑门电路 TTL与非门电路——工作原理和电压传输特 性
其他类型TTL门电路——OC门和三态门
MOS逻辑门——NMOS和CMOS门电路
半导体器件基础
半导体的基本知识 半导体二极管 半导体三极管
1 半导体的基本知识
在物理学中,根据材料的导电能力,可以将他们划分导 体、绝缘体和半导体。 典型的半导体是硅Si和锗Ge,它们都是4价元素。
i (m A) C
放大区
I B =1 00 uA I B =8 0u A I B =6 0u A I B =4 0u A I B =2 0u A I B= 0 u (V )
放大区——
曲线基本平行等 距。 此时,发 射结正偏,集电 结反偏。 该区中有:
I C= I B
CE
截止区
直流模型
放大状态
电路。 CMOS门电路是由NMOS管和PMOS管组成的互补
MOS (Complementary)集成电路,属单极性数字集成电路。
2.1 基本逻辑门电路
⒈二极管与门 实现与逻辑功能的电路,称为与门。
12V 3.9kΩ DA
VCC RC
⑴VA=VB=3V。由于R接 到 电 源 +12V 上 , 故 DA 、 DB均导通,
门电路的相关概念
应用 目前普遍使用的数字集成电路主要有两大类,一类由NPN型 三极管组成,简称TTL (Transistor-Transistor Logic)集成电
路;另一类由MOSFET构成,简称MOS (Metal-Oxide
Semiconductor) 集成电路。 TTL门电路属双极型数字集成电路,其输入级和输出级都是 三极管结构,故称TTL。 MOS电路常用两种结构,一是NMOS门电路,二是CMOS门
2 锗:. 5 10
13
cm
3
-
E
+4 +4 +4
+
自由电子
导电机制
+4
+4
+4
+4
+4
+4
载流子
自由电子 空穴
带负电荷 带正电荷
电子流
+总电流 空穴流
本征半导体的导电性取决于外加能量:
温度变化,导电性变化;光照变化,导电性变化。
二. 杂质半导体
在本征半导体中掺入某些微量杂质元素后的 半导体称为杂质半导体。
u
UD
u
-
UD
导通压降
U D 二极管的导通压降。硅管 0.7V;锗管 0.3V。
理想二极管模型
+
u
i
i
正偏
反偏
+
u
u
i
-
三. 二极管的主要参数 二极管长期连续工
(1) 最大整流电流IF—— (2) 反向击穿电压UBR———
作时,允许通过二 极管的最大整流 电流的平均值。 二极管反向电流 急剧增加时对应的反向 电压值称为反向击穿 电压UBR。
F
P型 半 导 体 空 间 电 荷 区 N型 半 导 体 - - - - - - - - - -
正向电流 -
+ + +
+ + +
+ + +
+ + +
-
内电场 E
EW
R
(2) 加反向电压——电源正极接N区,负极接P区
外电场的方向与内电场方向相同。 外电场加强内电场 →耗尽层变宽 →漂移运动>扩散运动 →少子漂移形成反向电流I
多子扩散电流 少子漂移电流
动态平衡: 扩散电流 = 漂移电流 势垒 UO
硅 0.5V 锗 0.1V
总电流=0
2. PN结的单向导电性
(1) 加正向电压(正偏)——电源正极接P区,负极接N区 外电场的方向与内电场方向相反。 外电场削弱内电场 →耗尽层变窄 →扩散运动>漂移运动 →多子扩散形成正向电流I
BJT)。 BJT是由两个PN结组成的。
一.BJT的结构
NPN型
发射结 集电结
PNP型
发射结 集电结
发射极
e -
N
-
P
基极
N
c
集电极
发射区 基区 集电区
发射极
e -
P
-
N
基极
P
c
集电极
发射区 基区 集电区
b
b
符号: e-
-
c
e-
-
c
b
图中发射极的箭头方向表示发 射结正偏时的实际电流方向
b
• 三极管的结构特点:
- - -
- - -
+
+ +
+
+ +
+ + +
+ + +
少子—空穴 少子浓度——与温度有关 多子浓度——与温度无关, 与掺杂浓度有关
三. PN结及其单向导电性
1 . PN结的形成
PN结合 因多子浓度差 多子的扩散 空间电荷区
形成内电场 阻止多子扩散,促使少子漂移。 内电场E P 型 半 导 体 空间电荷区 N 型 半 导 体
(3) 反向电流IR——
在室温下,在规定的反向电压下的反向电流值。 硅二极管的反向电流一般在纳安(nA)级;锗二极 管在微安(A)级。
3 半导体三极管
半导体三极管,也叫晶体三极管。由
于工作时,多数载流子和少数载流子都
参与运行,因此,还被称为双极型晶体
管 ( Bipolar Junction Transistor, 简 称
A
DB
F V = 3+0.7V=3.7V F
B
2.1 基本逻辑门电路
⒈二极管与门
12V 3.9kΩ DA
VCC RC
⑵VA=3V,VB=0V,由于 DB优先导通,VF=0.7V,因
A
DB
F 而DA截止,通常将DB导通,
使VF=0+0.7V=0.7V
B
2.1 基本逻辑门电路
⒈二极管与门
12V 3.9kΩ DA