探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法探索组合逻辑电路的竞争冒险现象在组合逻辑电路中，当两个或多个数字信号在一个逻辑门的输入端同时到达时，它们可能会在输出端引发竞争冒险现象。
竞争冒险是一种反复变化的情况，它会导致逻辑门的输出错误，导致系统出现故障和数据的不稳定性。
竞争冒险通常发生在门的输入信号不同步的情况。
例如，当一个逻辑门的输入信号有较长的传输延迟时，就会发生竞争冒险现象。
竞争冒险现象包括两种类型：正竞争冒险和负竞争冒险。
正竞争冒险现象是指当两个或多个输入信号在一个逻辑门的输入端发生相等的变化时，输出信号经历一段时间后发生突变，随后又恢复到原始状态。
反之，负竞争冒险现象在输入信号发生变化时，输出信号开始反转，但在一段时间后突然又回到了原来的状态。
消除竞争冒险的方法1.增加延迟器：一个适当的延迟器可以将输入信号的时间稍微延迟，使得输入信号的“斜率”上升和下降不那么陡峭。
门可增加输入延迟管分量，来保持一致到达。
另外，在输出延迟管分量中引入等同或近似的延迟。
2.使用锁存器或触发器：锁存器或触发器可以消除竞争冒险。
它们允许信号在一段时间内维持稳定状态，从而消除竞争。
锁存器或触发器的初始状态是通过设定输入信号来实现的。
锁存器或触发器的一个典型应用是用于设置微处理器中的同步逻辑。
3.使用带有输入同步的片：带有输入同步的片可用于消除竞争冒险。
输入同步保持各种输入信号在一个稳定的电平上，直到其同步时钟到达。
同步片的输入同步机制允许输入信号在时钟边沿处被读取，比较突出。
4.使用逻辑修正电路：逻辑修正电路用于处理竞争冒险，使逻辑门产生正确的输出。
修正电路可解决所有类型的竞争问题。
它的作用是将输入信号延迟一个适当的时间，使得它们在逻辑门中被处理。
此外，逻辑修正电路还允许信号在特定间隔内保持稳定状态，以避免出现竞争。
总的来说，消除竞争冒险的方法包括增加延迟器、使用锁存器或触发器、使用带有输入同步的片和使用逻辑修正电路。
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法随着电子技术的不断发展和应用，组合逻辑电路作为数字电路中最简单的一种电路，在电子设备中应用广泛。
然而，在实际应用中，我们常常会遇到一些竞争冒险的问题。
那么，究竟什么是竞争冒险呢？它又是如何产生的呢？如何消除这种现象呢？下面就来一一解答。
一、竞争冒险的定义竞争冒险（Race Hazard）是指输入信号有多条路径到达输出端，而输出信号的正确性与哪条输入路线先到达输出端有关的一种现象。
简而言之，竞争冒险就是同一信号在不同的路径上到达目的地的时间不同，导致信号的正确性无法得到保证。
二、竞争冒险的产生原因竞争冒险通常是在异步电路中产生的。
异步电路是一种没有时钟信号的电路。
因为没有时钟信号控制，异步电路的输入信号会在任何时间到达电路中。
如果异步电路的不同信号路径的延时不相等，就会产生竞争冒险。
三、竞争冒险的消除方法为了消除竞争冒险，我们有以下几种方法：1.插入缓冲器插入缓冲器是一种最基本的解决竞争冒险问题的方法。
在信号到达目的地之前，可以在较长的信号路径中插入缓冲器，使延时较短的信号路径延迟与较长的信号路径相同的时间，达到信号的同步。
2.加强约束条件加强约束条件也可以消除竞争冒险的问题。
在设计电路的时候，我们可以设置更为严格的约束条件，使得各个信号路径的延迟时间尽量相近，从而避免产生竞争冒险。
3.优化电路结构优化电路结构也可以解决竞争冒险的问题。
我们可以在电路设计过程中尽量避免存在长短不一的信号路径，或者在架构设计时就考虑到延迟问题，在电路结构设计时保持信号路径相对简单结构，减少信号传输延迟时间。
总之，竞争冒险是组合逻辑电路中不可避免的现象，我们应该在电路设计与实现中充分考虑其存在，采取相应的措施来消除竞争冒险带来的风险和影响。
组合竞争冒险现象
组合竞争冒险现象定义：门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。
我们把由于竞争而在电路输出端可能产生尖峰脉冲的现象叫做竞争－冒险现象。
如图（a）的例子，当输入信号A从1跳变为0时，如果B从0跳变为1，而且B 首先上升，就会出现尖峰脉冲，如图(b)所示。
影响：信号在转换瞬间电路传输信号的速度对电路工作状态产生的组合冒险现象的影响，有时还比较严重，甚至会发生逻辑错误，产生错误的动作。
当电路对输入信号跳变情况的传输速度相同时，输出波形保持低电平。
当电路对输入信号跳变情况的传输速度不相同时，A输入信号还没有降到UIL（max）以下，B输入信号已经跳到UIL（max）以上，在这个瞬间两输入信号同为“1”，输出信号Y也是1，出现了如图（a）所示的正尖波信号，因该信号违反了稳态条件下与门电路的逻辑关系，所以，该信号为不受欢迎的干扰信号。
同理也可讨论图（b）所示的或门电路在瞬态出现的负尖波信号。
这些干扰信号统称为电压毛刺或噪声。
解决方法：1．接入滤波电容见图，为接入滤波电容消除毛刺的影响。
毛刺很窄，其宽度可以和门的传输时间相比拟，因此常在输出端并联滤波电容C。
但C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。
2.引入选通脉冲毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封住，待电路进入稳态后，再加选通脉冲选取输出结果。
该方法简单易行，但选通信号的作用时间和极性等一定要合适。
例如，见图，在组合电路中的输出门的一个输入端，加入一个选通信号，即可有效地消除任何冒险现象的影响。
3．修改逻辑设计如图(a)所示逻辑函数F=AB+A C ，在B=C=1时，F=A+A将产生偏“1”冒险。
增加多余项BC，则当B=C=1 时，F恒为1，所以消除了冒险。
即卡诺图化简时多圈了一个卡诺圈，如图（b）所示。
相切处增加了一个BC圈，消除了相切部分的影响。
在负载电路对竞争－冒险所产生的尖峰脉冲不敏感时，如负载为发光器件，竞争－冒险所产生的尖峰脉冲对电路的工作没有影响，可不必考虑这一问题。
组合逻辑电路中的竞争冒险
消除冒险的方法： 1. 加封锁脉冲 2. 加选通脉冲 3. 修改逻辑设计
4. 接入滤波电容 由于尖峰干扰脉冲的宽度很窄，在可能产生尖 峰干扰脉冲的门电路输出端与地之间接入一个容量 为几十皮法的电容就可吸收掉尖峰干扰脉冲。
本章小结
组合逻辑电路指任一时刻的输出仅取决于
该时刻输入信号的取值组合，而与电路原
以逻辑门为基本单元的电路设计，其最简含义 是：逻辑门数目最少，且各个逻辑门输入端的
数目和电路的级数也最少，没有竟争冒险。 以 MSI 组件为基本单元的电路设计，其最简含 义是：MSI 组件个数最少，品种最少，组件之 间的连线最少。
编码器的作用是将具有特定含义的信息编成 相应二进制代码输出，常用的有二进制编码 器、二-十进制编码器和优先编码器。 译码器的作用是将表示特定意义信息的二进 制代码翻译出来，常用的有二进制译码器、 二-十进制译码器和数码显示译码器。
将两式对比只要令数据选择器的输入为：
A1 A, A0 G, D0 R, D1 D2 R , D3 1
则数据选择出逻辑式为： 将给定的逻辑函数式化为与上式对应的形式：
令数据选择器的输入结成如下形式：
A1 A, A0 B, D0 C , D1 1, D2 C , D3 C
尖峰干扰脉冲的现象，称为冒险。 可能导致错误动作
二、竞争冒险的产生原因及消除方法
负尖峰脉冲冒险举例 G1
A Y=A+A G2 Y A 理A 想Y A 考虑门延时 Y 正尖峰脉冲冒险举例
G1 A
1
A G2 理A Y想 Y0 A Y 1tpd
1tpd
1
Y=A· A 考虑门延时
可见，在组合逻辑电路中，当一个门电路(如 G2) 输入两个向相反方向变化的互补信号时，则在输出端 可能会产生尖峰干扰脉冲。
组合逻辑电路中的竞争与冒险现象
F DD
此处两卡诺圈相切， 有两个最小项相邻 但又不在一个卡诺
圈中，会出现
F BB
1.2 组合逻辑电路中的竞争与冒险现象的消除
1．改变逻辑设计（增加冗余项）
使得表达式无论在什么样的逻辑值组合下不会出现 AA 或者 A A 的形式
例 判断F BC AC是否存在冒险，如果有，通过增加冗余项消除冒险
不考虑门电路的延时， 无论A取什么值，输出F
总是为1，不可能为0
考虑门电路的延时产生
“冒险”，因为这个毛刺 是负向的，而逻辑函数F本 身应该为1，所以称为“0
冒险”
上述分析竞争冒险产生的例子都是由于门电路的延时产生了冒险，在逻辑关系上是
由于 AA 或 A A 引起的，因此我们可以根据表达式中某个变量是否同时以原变量
F BC AC AB
2．吸收法（滤波电容）
增加的沉余项，即使A=B=1，C发生 改变，电路有延迟，F始终为1。这
样就避免了冒险现象的发生
3．取样法
数字电路与逻辑设计
和反变量出现来判断是否具备了竞争条件
代数判别法
例 逻辑表达式为 F BC AC AB ，判断是否可能存在竞争冒险。 解：表达式中，变量C和B都存在着原变量和反变量，是否有可能出现 F C C 或者
是 F B B 的取值组合？
当A=1，B=1时，F C C ，出现“0冒险”。
当A=1，C=1时，F B B ，出辑电路中的竞争与冒险现象
以上所讨论的组合逻辑电路都假设逻辑门电路是理想的。即没有延时时间对信号波形的影响。 在实际电路设计中，我们必须考虑延时因素。 因为按理想条件设计的电路，在信号的瞬变时刻有可能在电路的输出端出现不应有的毛刺，使电 路处于不稳定状态，我们称这种现象为“冒险”。 在有多个输入信号的组合电路中，当有两个或两个以上信号同时发生变化时，由于同一个信号通 过不同路径到达某一个门的输入端的先后时间有差别，这种现象称为“竞争”
实验六 组合逻辑电路中的竞争冒险现象
实验四组合逻辑电路中的竞争冒险现象解析一实验目的1学会分析组合逻辑电路中有无竞争冒险现象。
2掌握采用修改逻辑电路设计的方法消除冒险现象。
二实验仪器（1）双踪示波器（2）双路直流稳压电源（3）探测器三实验原理四实验步骤1打开Multisim10电子线路仿真界面，在TTL集成电路器件库中，按电路原理图取出元器件；在仪器库中取出示波器以及方波信号源、探针等。
按实验电路图4—1连接好。
2打开工作开关。
展开示波器操作界面，观察到有关波形后，调整扫描时间、灵敏度等，使示波器A、B通道展示波形适当，并画出有关波形。
打开工作开关后可见探针闪亮。
打开示波器调整扫描时间和灵敏度等观察到波形如图A：调整示波器的时间尺度，得出图B：3根据波形，分析出现的问题及其原因。
电路原理图函数表达式F= C A AB +。
图A 、B 的实验电路为B 、C 接高电平5V ，即B=C=1，此时F= A A +，输出为0,，然而由图A 可知电路存在“1”态冒险，即电路存在竞争冒险。
图B 为将图A 放大后的图像，可知输出端滞后于输入端。
4采用增加冗余项的方法消除上述电路中竞争冒险现象。
画出修改后电路，并进行验证。
增加冗余项修改后的电路图（a ）：修改后输入输出波形图（b ）：原来表达式F= C A AB +增加冗余项后得F= BC C A AB ++=F= C A AB +*BC ，则电路图如上图（a ），其输入输出图像如图（b ），由图（b ）可知，增加冗余项后，输出图像为一直线，即增加冗余项的方法已消除竞争冒险现象。
5用示波器观察电路修改后工作时的输出波形，将电路修改前后波形比较分析。
消除互补相乘项修改后的电路图（c ）：修改后输入输出波形图（d ）：6、用示波器观察电路修改后工作时的输出波形，将电路修改前后波形比较分析。
分析：由于原来的函数表达式F= C A AB +=C B B A C A A A +++消除互补相乘项A A 后得到F=C B B A C A ++，此时无论A 这怎么修改，输出结果总为1,。
组合逻辑电路中的竞争冒险
组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。
在图中，与门G2的输入是Ａ和两个互补信号。
由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。
与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示，其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。
但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。
这是产生竞争冒险的原因之一，其他原因这里不作详述。
由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信。
逻辑电路的竞争冒险现象观察与消除
在栏中以指数格式设定上升时间（下降时间），再点击Accept 按钮即可。如点击Default，则为默认值1.000000e-12。
5
示波器的控制面板分为四个部分： 1. Time base（时间基准） Scale（量程）：设置显示波形时的X轴时间基准。 X position（X轴位置）：设置X轴的起始位置。 显示方式设置有四种：Y/T方式指的是X轴显示时间，Y轴 显示电压值；Add方式指的是X轴显示时间，Y轴显示A通道和B 通道电压之和；A/B或B/A方式指的是X轴和Y轴都显示电压值。
Set Rise/Fall Time 按钮 设置所要产生的信号的上升时间与下降时间，该按钮只在产 生方波时有效。点击该按钮后，出现下图
双通道示波器（Oscilloscope） 双通道示波器与实际的示 波器外观和基本操作基本 相同，该示波器可以观察 一路或两路信号波形的形 状，分析被测周期信号的 幅值和频率，时间基准可 在秒直至纳秒范围内调节。 示波器图标有四个连接点： A通道输入、B通道输入、 外触发端T和接地端G。
连接规则 （1）A、B 两通道分别只需一根线与被测点相 连，测量的是该点与“地”之间的波形。 （2）接地端G 一般要接地，但当电路中已有接地 符号时，也可不接。
6
Байду номын сангаас
到学院主页（）课程 到学院主页（）课程 资源下载实验3的讲义(ppt)及实验教材 资源下载实验3 的讲义( ppt) 运行实验软件，按照讲义步骤进行实验操 作练习（学习五、函数发生器和示波器的参数 学习五、函数发生器和示波器的参数
2. Channel A（通道A） Scale（量程）：通道A的Y轴电压刻度设置。 Y position（Y轴位置）：设置Y轴的起始点位置，起始点为 0表明Y轴和X轴重合，起始点为正值表明Y轴原点位置向上移， 否则向下移。 触发耦合方式：AC（交流耦合）、0（0耦合）或DC（直流 耦合），交流耦合只显示交流分量，直流耦合显示直流和交流 之和，0耦合，在Y轴设置的原点处显示一条直线。 3. Channel B（通道B） 通道B的Y轴量程、起始点、耦合方式等项内容的设置与通 道A相同。
组合逻辑电路的竞争冒险现象.ppt
2019年3月24日星期日
4
2019年3月24日星期日
Байду номын сангаас
5
四， 消除竞争-冒险现象的方法 1，接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 V 以下。
TH
2，引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的 高电平期的输出信号不会出现尖峰。
2019年3月24日星期日
7
3，修改逻辑设计 Y AB A'C 例：
在B C 1的条件下， Y A A' 稳态下 Y 1 当A改变状态时存在竞争 冒险
Y AB A'C BC
组合逻辑电路中的竞争-冒险现象 Troubleshooting
2019年3月24日星期日
1
一、什么是“竞争” 两个输入“同时向相反的逻辑电 平变化”，称存在“竞争”
二、因“竞争”而可能在输出产 生尖峰脉冲的现象，称为“竞争 -冒险”。
三、2线—4线译码器中的竞争-冒险现象
当AB从10 01 时， 在动态过程中可能出现 00或11 所以 Y3和Y0输出端可能产生尖峰脉 冲。
实验四 组合电路中竞争与冒险(完成)
实验四组合电路中的竞争与冒险姓名：班级：学号：实验时间：一、实验目的1、观察组合电路中的竞争与冒险现象。
2、了解消除竞争与冒险现象的方法。
二、实验仪器及器件1、数字电路实验箱、数字万用表、示波器。
2、74LS00、74LS20三、实验原理1、竞争冒险现象及其成因在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。
由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。
这种现象称为竞争。
这个时候如果电路的输出产生了错误输出，则称为逻辑冒险现象。
一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。
2、检查竞争冒险现象的方法在输入变量每次只有一个改变状态的简单情况下，如果输出门电路的两个输入信号A和是输入变量A经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生两个尖峰脉冲。
因此，只要输出端的逻辑函数在一定条件下化简成或则可判断存在竞争冒险。
3、消除竞争冒险现象的方法（1）接入滤波电路在输入端并接一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电中的阈值电压以下。
（2）引入选通脉冲对输出引进选通脉冲，避开险象。
（3）修改逻辑设计在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。
也可采用增加冗余项方法。
选择消除险象的方法应根据具体情况而定。
组合逻辑电路的险象是一个重要的实际问题。
当设计出一个组合电路，安装后应首先进行静态测试，也就是用逻辑开关按真值表依次改变输入量，验证其逻辑功能。
然后再进行动态测试，观察是否存在冒险。
如果电路存在险象，但不影响下一级电路的正常工作，就不必采取消除险象的措施；如果影响下一级电路的正常工作，就要分析险象的原因，然后根据不同的情况采取措施加以消除。
组合逻辑电路中的竞争与冒险知识讲解
A
1tpd A
1 Y
理想情况下的工作波形如图12－6（b）所示。
如考虑到G1门的平均传输延迟时间tpd时，则工作波形 如图12－6（c）所示。
G1
A
1
G2
A
&
YA
1tpd
(a)
Y
(b)
五、产生竞争冒险的主要原因
在组合逻辑电路中，当一个门电路如G2输入两 个同时向相反方向变化的互补信号时，则在输 出端可能会产生不应有的尖峰原因
1
竞争 冒险
3 消除冒险 现象方法
2
冒险现象判别
一、理想情况
输入与输出为稳定状态或没有考虑信号通过导线和 逻辑门的传输延迟时间。
二、实际情况
信号通过导线和门电路时，都存在时间延迟tpd。 信号发生变化时也有一定的上升时间tr 或下降时间tf 。
在组合逻辑电路中，是否存在冒险现象，可由逻辑函数来判别 如根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成 下列两种形式时，则该组合逻辑电路可能存在冒险现象，即
YA•A 可能出现1型冒险。 YAA 可能出现0型冒险。 例：试判别逻辑函数式 YAC ABAC是否可能出现冒险现象。
解：写出逻辑函数式 YAC ABAC 由逻辑表达式可看出A、C具有竞争能力
一、加封锁脉冲
在输入信号产生竞争冒险的时间内，引入一个脉 冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉 冲应在输入信号转换前到来，转换结束后消失。
二、加选通脉冲
对输出可能产生尖峰干扰脉冲的门电路增加一个接选通 信号的输入端，只有在输入信号转换完成并稳定后，才 引入选通脉冲将它打开，此时才允许有输出。在转换过 程中，没有加选通脉冲，输出不会出现尖峰干扰脉冲。
竞争冒险现象分析与消除
整理课件
6
（a）竞争冒险现象的仿真电路例1
整理课件
7
（b）0（低电平）型冒险输出 图8.10.1 竞争冒险现象的仿真电路与输出波形
整理课件
8
2. 竞争冒险现象的仿真电路例
竞争冒险现象的仿真电路例2如图8.10.2 （a）所示，该电路的逻辑功能为，从逻辑表 达式来看，无论输入信号如何变化，输出应保 存不变，恒为0（低电平）。但实际情况并非 如此，从仿真的结果可以看到，由于74LS05D
整理课件
2
利用卡诺图可以判断组合逻辑电路是否可能 存在竞争冒险现象，具体做法如下：根据逻辑函 数的表达式，作出其卡诺图，若卡诺图中填1的格 所形成的卡诺图有两个相邻的圈相切，则该电路 就存在竞争冒险的可能性。
整理课件
3
组合逻辑电路存在竞争就有可能产生冒险， 造成输出的错误动作。因此，在设计组合逻辑电 路时必须分析竞争冒险现象的产生的原因，解决 电路设计中的问题，杜绝竞争冒险现象的产生。 常用的消除竞争冒险的方法有：加取样脉冲，消 除竞争冒险；修改逻辑设计，增加冗余项；在输 出端接滤波电容；加封锁脉冲等。
整理课件
14
（a）竞争冒险现象的仿真电路例3
整理课件
15
（b）0（低电平）型冒险输出 图8.10.2 竞争冒险现象的仿真电路与输出波形
整理课件
16
8.10.3 竞争冒险现象的消除
为了消除图8.10.3（a）所示电路的竞争冒险 现象，修改逻辑设计，增加冗余项BC，该电路的逻 辑功能为＋BC，修改后的电路和仿真结果如图 8.10.4所示，输出保持不变，恒为1（高电平）， 电路的竞争冒险现象被消除。
竞争冒险现象的仿真电路例3如图8.10.3 （a）所示，该电路的逻辑功能为，已知B=C=1， 所以。从逻辑表达式来看，无论输入信号如何变 化，输出应保存不变，恒为1（高电平）。但实 际情况并非如此，从仿真的结果可以看到，
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法作者：雷媛媛来源：《数字技术与应用》2013年第02期摘要：本文指出了竞争冒险现象在组合逻辑电路中的危害，并详细探讨了竞争冒险产生的原因、判断及消除方法。
关键词：组合逻辑电路竞争冒险消除中图分类号：TN791 文献标识码：A 文章编号：1007-9416（2013）02-0222-021 引言数字电路的基本门电路有与门、或门、非门，它们是构成各种复杂组合逻辑电路的基本逻辑单元。
其逻辑功能为：与门“有0出0，全1出1”，或门“有1出1，全0出0”，非门“0非为1，1非为0”。
他们的逻辑功能，只有在输入和输出状态稳定时才存在。
在没有考虑信号通过导线和逻辑门的传输延迟时间的理想情况下，门电路的输入与输出为稳定状态。
实际上，由于信号在传输过程中改变状态都要经历一段极短的过渡时间，或者信号传输路径不同而使信号到达输出端有先有后，从而在数字电路中，任何一个门电路只要有两个输入信号同时向相反方向变化，其输出端就可能产生干扰脉冲，这种现象称为竞争～冒险。
可见，门电路存在延迟时间是组合逻辑电路产生竞争冒险现象的根本原因。
它通常发生在输入状态变换之际，是一种边缘的错误输出。
当负载电路对尖峰脉冲敏感时，这种现象使得负载电路将发生误动作，这对各种电子产品和电子系统的后果是很严重的，竞争冒险现象直接影响电路工作的稳定性、可靠性，甚至会导致整个数字系统的误动作和逻辑紊乱。
因此，在设计时就必须采取各种措施加以消除和避免。
如何解决竞争冒险问题就成为数字电路设计中的关键环节。
在组合逻辑电路中，如果由于竞争冒险而产生干扰脉冲，势必会对敏感负载产生不良影响，甚至导致误操作。
如干扰脉冲可以使寄存器产生误操作，丢失储存的数据，还可以使计数器产生错误计数等。
2 竞争冒险分类根据冒险的情形可分为静态冒险和动态冒险。
（1）静态冒险。
如果一个组合电路输入有变化时，输出不应发生变化的情况下，出现一次瞬间的错误变化就叫做静态冒险。
组合逻辑电路竞争冒险现象和消除方法仿真研究
ｅｍｉａｏ ｔｏｓａ ｓ ａｏ ｓａｄ ｇ ｘｅｓ ｕｊｃ， ｉ－ｏ ｅｖ ｕｐ ｔ ｉ ａ ａｄｏｔｕ－ｏｔ ａ ｌ ｏｎｃｅ ｌ ｎｔ ｎｍｅ ｄ ｒ ａ ｏｖｒ ｕ ，ｄ ｉ ｃｓ ｓｂｅｔｆｐ ｆ ｐｄｒｅ ｏ ｔｕ ｓ ｎｌｎ ｕｐ ｔ ｒｐ ａｅｃｎ ｅｔ ｉ ｉ ｈ ｅｌ ｉ ｎ ｅ ｌ ｌ ｉｒ ｇ ， ｐ ｒ ｌ ｌ ｄ
达 到较 好 的 效 果 。
关键词 ： 合逻辑 电路 ； 组 竞争 冒险 ； ｌｓ Ｍｕ ｉｍ软件 ｔｉ
中图分类号 ： Ｎ ７ １ Ｔ ９ 文献标志码 ： Ａ 文章编号 ： ６ ２２ ３ （０ ０ ０ －０ ４０ １７ — ４ ２ １ ）６０２ － ４ ３
一 ｚａ ｄ Ｈ ａ ｒ…Ｐｈ ｎｏｍ ｅ 一 ｅ ｎｏｎ ｎｄ ｔ …ｍ ｉ ａ ｉ ｎ ａ 一一 ｓ Ｅｌ ｔ Ｉ ｉ ｎ ● － ｏ
Ａｌ ｔ￣ ｍｒ
： ｃ ｄ ｈ ｚ ｒ ｈ ｎ ｍｅ ｏ ，ｉ ｈ ｏ ｙ ｓ ｄ ｅ ｔ ｈ ｅ ｙ ｉ ｏ ｉ ｇ ｔ ｉ ｕｔ ｄ ｔ ｅ ｔａ ｓ ｓ ｉｎ ｏ ｐｕ ｉ ａｓ Ｒａｅ ａ ａ ａｄ ｐ ｅ ｏ ｎ ｎ ｎ ｔ ｅ ｒ ，ｉ ｕ ｏ ｔ ｅ ｄ ｌ ｌｇｃ ａ ｅ ｃ ｃ ｉ ａ ｈ ｒｎ ｍｉｓ ｆ ｉ ｔ ｓｇ ｌ ｎ ａ ｎ ｒ ｓｎ ｏ ｎ ｎ
ｔｒｕ ｈ ｕ ｉ ｅｅ ｔｓｅ ｆｃ ｍｐ ｎｎ ｓ ｗｈｃ ａｌ ｅｗｅｌ ｅ ｎ ｔａｅ ｙ ｔ ｅｓ ｌｔ ｎ ｓ ｆｗａｅｐｌ ｆｒ Ｍ ｕｔｓ ｈｏ ｇ ｏ ｔｄｆ ｒｎ ｔｐｓｏ ｏ ｏ ｅ ｔ． ｉ ｃＩ ｂ ｌｄ ｍｏ ｓｒｔｄｂ ｈ ｉ ａｉ ｏｔ ｒ ａ ｏｍ ｌｉｍ． ｈ ｍｕ ｏ ｔ ｉ
ｉ ｍｂ ｎ ｔｏ ｏ ｉ ｒｕｔ 。 Ｃｏ ｉ ａｉｎ Ｌ Ｃ Ｃｉ ｎ Ｏ ｃ ｃｎ ｉ ｇ － ｃ
组合逻辑电路中的竞争
数字电路一些知识1、竞争：我们把门电路两个出入信号同时向相反的逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象叫做竞争。
应当指出，有竞争现象时不一定都会产生尖峰脉冲。
2、竞争—冒险：由于竞争而在电路输出端可能产生尖峰脉冲的现象。
3、检查竞争—冒险的方法：在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数判断组合逻辑电路是否有竞争—冒险存在。
只有输出端的逻辑函数在一定条件下能简化成Y=A+A ．或Y=A.A ．则可判定存在竞争—冒险。
4、消除竞争—冒险的方法：1）、接滤波电容：由于竞争—冒险而产生的尖峰脉冲一般都很窄（多在几十纳秒以内），所以只要在输出端并接一个很小的滤波电容C f，就足以把尖峰脉冲的幅度削弱至门电路的阀值电压以下。
在TTL电路中，C f的数值通常在几十至几百皮法的范围内。
这种方法的优点是简单易行，而缺点是增加了输出电压波形的上升时间和下降时间，使之波形变坏。
2）、引入选通脉冲：3）、修改逻辑设计：以上三种方法比较一下不难看出，接滤波电容的方法简单易行，但输出电压的波形随之变坏。
因此，只适合用于对输出波形的前、后沿无严格要求的场合。
引入选通脉冲的方法也比较简单，而且不需要增加电路元件。
但使用这种方法时必须设法得到一个与输入信号同步的选通脉冲，对这个脉冲的宽度和作用的时间均有严格的要求。
至于修改逻辑设计的方法，倘能运用得当，有时可以收到令人满意的效果。
5、门电路：用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。
常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等。
6、触发器：能够存储1位二值信号的基本单元电路统称为触发器。
为了实现记忆1位二值信号的功能，触发器必须具备以下两个基本特点：第一，具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。
第二，根据不同的输入信号可以置成1或0状态。
7、触发器的分类：根据电路结构形式的不同，可以将他们分为基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器、CMOS边沿触发器等。
什么是竞争与冒险现象？怎样判断？如何消除？
什么是竞争与冒险现象？怎样判断？如何消除？a) 什么是Setup 和Holdup时间？建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。
b) 什么是竞争与冒险现象？怎样判断？如何消除？信号在FPGA器件内部通过连线和逻辑单元时，都有一定的延时。
延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。
信号的高低电平转换也需要一定的过渡时间。
由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。
如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在"冒险"。
用D触发器，格雷码计数器，同步电路等优秀的设计方案可以消除。
c) 请画出用D触发器实现2倍分频的逻辑电路？就是把D触发器的输出端加非门接到D端。
d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？将几个OC门结构与非门输出并联，当每个OC门输出为高电平时，总输出才为高，这种连接方式称为线与。
e) 什么是同步逻辑和异步逻辑？整个设计中只有一个全局时钟成为同步逻辑。
多时钟系统逻辑设计成为异步逻辑。
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。
是不是结构图？g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？TTL,cmos，不能直连LVDS:LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
组合逻辑电路中消除竞争冒险的方法
组合逻辑电路中消除竞争冒险的方法
那里面的竞争冒险可真是个让人头疼的家伙！就像一颗不定时炸弹，随时可能引爆电路的稳定性。
那咋办呢？别慌！有办法消除它。
可以修改逻辑设计呀！这就好比给电路来一场“大改造”。
仔细分析电路的逻辑表达式，通过增加冗余项，让电路变得更加稳定。
想象一下，电路就像一辆跑车，冗余项就是那额外的安全装置，让跑车在高速行驶时也能稳稳当当。
这多棒啊！在修改逻辑设计时，一定要小心谨慎，反复验证，可不能马虎哦！不然，搞不好会弄巧成拙。
还可以接入滤波电容呢！这就像是给电路穿上了一层“保护衣”。
滤波电容可以吸收电路中的尖峰脉冲，让电路免受竞争冒险的影响。
哇塞，这简直太厉害了！不过，选择合适的滤波电容也很重要哦，不然效果可就大打折扣啦。
那这些方法在实际中有啥用呢？用处可大了去了！比如说在数字电子钟里，如果不消除竞争冒险，那时间显示可能就会出现错误，这可不得了哇！而用了这些方法，就能让数字电子钟走得稳稳当当，准确无误。
再比如在计算机的处理器中，消除竞争冒险可以提高处理器的稳定性和可靠性，让你的电脑跑得更快更稳。
这难道不香吗？
总之，消除组合逻辑电路中的竞争冒险非常重要。
我们可以通过修改逻辑设计、接入滤波电容等方法来实现。
这些方法能让电路更加稳定可靠，为我们的生活带来更多的便利。
所以，一定要重视起来哦！。
探索组合逻辑电路的竞争冒险现象及消除方法
１ 出１ ” ， 或门“ 有１ 出１ ， 全０ 出０ ” ， 非 门“ ０ 非为１ ， １ 非为０ ” 。 他们的逻辑 ４竞争 冒险 的判 断 功能 ， 只有在 输入和输 出状态稳定时才存在 。 在没有考虑信号通过 在组合逻辑电路 中， 如果竞争 冒险是 由单个输入变量改变状态 导线和逻辑 门的传输延迟时间的理想情况下， 门电路的输入与输 出 引起 的 ， 可以很容 易地用代数法和卡诺 图法来确定 。 为稳定状 态 实际上 ， 由于信号在传 输过程 中改变状态都要 经历一
学 术论 坛
探索组合逻辑电路的竞争冒险现象及消除方法
雷 媛 媛
（ 江西工 业职 业技 术 学院 江西 南 昌 ３ ３ ０ ０ ９ ５ ）
摘要 ： 本文 指 出 了竞 争 冒险现 象在组 合逻辑 电路 中的危 害， 并详细探 讨 了竞 争 冒险产 生的原 因 、 判 断及 消除 方法 。 关键 词 ： 组合逻辑 电路 竞 争 冒险 消除 中图分类号 ： Ｔ Ｎ ７ ９ １ 文献 标识码 ： Ａ 文章 编号 ： １ ０ ０ ７ — ９ ４ １ ６ （ ２ ０ １ ３ ） ０ ２ － ０ ２ ２ ２ — ０ ２
（ １ ） 检查 函数表达式 中是否存在具备竞争条件的变量 ， 即是否 有某个变量Ｘ 同时以原变量和反变量的形式出现在函数表达式 中。
（ ２ ） 若有 ， 则 消去 函数 表 达 式 中 的其 他 变量 ， 即将 这 些 变 量 的各
种取值组合依次代人函数 式中， 从而将它们从 函数表达式 中消去，
段极 短 的过 渡 时 问 ， 或者 信 号 传 输路 径 不 同而 使 信 号到 达 输 出端 有 先有后 ， 从而在数字电路中， 任 何 一 个 门 电路 只 要 有 两个 输 入 信 号
实验十二 竞争冒险实验
3、思考：将原理图进行管脚分配，输入一定频率的波形，你能观察到什么实验现象？
数字电路
(2) 1型竞争冒险现象
如下图所示：
图12-3 1型竞争冒险电路图 图12-4 波形图
输出，在电路达到稳定时，即静态时，输出L总是0。然而在A变化时（动态时），从图12-4可见，在输出L的某些瞬间会出现1，即当A经历0变1的变化时，L出现窄脉冲，即电路存在静态1型竞争冒险现象。
图12-6 仿真分析
从仿真分析中能清楚的看到，在2分频，4分频，8分频，16分频时，都有一定的传输时延，虽然只有几个或十几个纳秒，但分频的次数比较多，就可能造成影响。下图是器件的传输时延分析图：
图12-7 传输时延分析
从传输时延分析图中我们可以看出，第一次分频即2分频时，有8纳秒的时延，第二次分频即4分频时有17纳秒的时延，第三次分频即8分频时有26纳秒的时延，第四次分频即16分频时有35纳秒的时延。这样如果有很多级的分频，时延就会更多。
要做此实验就要使用可编程逻辑器件及其相关软件的使用。这方面的知识可以参照本实验指导书的可编程逻辑器件实验部分。在此我们使用MAX+plusII软件的仿真功能，来观察使用D触发器做分频时产生的竞争冒险现象。需要说明的是，在本实验中我们没有做基本门电路产生的竞争冒险。我们做的是组合逻辑电路使用时产生的竞争冒险。它们的原理都相似，都是由于器件的时延引起的，都会造成一定的危害。
2、 在MAX+plusII软件中按照图12-5输入原理图，并编译，下载。
3、 使用MAX+plusII软件的仿真功能，观察分频时的延时。
4、 使用MAX+plusII软件的时序分析功能，观察各级分频之间的时延。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
探索组合逻辑电路的竞争冒险现象及消除方法
组合逻辑电路是指一些由多个逻辑门组成的逻辑电路。
它们一般不具有记忆性，不涉及时钟信号，是根据输入信号直接输出结果的电路。
虽然组合逻辑电路看起来非常简单，但是在实际应用中存在着一些竞争冒险，这可能导致电路输出错误的结果。
本文将探讨组合逻辑电路的竞争冒险现象及消除方法。
竞争冒险是指当多个逻辑门的输入信号在不同的时间到达时，电路不能准确地确定输出信号。
这是由于电路中存在着多条不同的信号路径，当这些路径的信号到达的时间不同，就会发生竞争冒险。
这个现象如果不及时解决，就会导致电路输出错误的结果，甚至会使整个系统崩溃。
竞争冒险可以通过添加延迟元件来解决。
这些延迟元件包括反相器和缓冲器。
反相器可以改变输入信号的极性，并将输出信号延迟一定时间后输出。
缓冲器可以加强信号的强度，并将信号的延迟控制在很小的范围内。
通过添加这些延迟元件，可以精确地控制信号的延迟时间，从而避免竞争冒险。
另外，竞争冒险问题也可以通过优化电路结构来解决。
由于冒险问题是由信号路径的不同导致的，我们可以尽可能地减少信号路径的长度和数量。
在优化电路时，需要考虑到电路的性能和延迟时间之间的平衡。
如果性能过于复杂，就会增加信号延迟时间，从而导致冒险问题。
如果性能过于简单，就会降低电路的效率和稳定性。
总之，竞争冒险是组合逻辑电路中常见的问题之一。
通过添加
延迟元件和优化电路结构，可以有效地解决这个问题。
在实际应用中，我们必须注意电路的稳定性和效率，以便顺利地解决竞争冒险问题，保证电路的正确性。