微机原理与接口技术(第三版)课本习题答案

合集下载

《微型计算机原理与接口技术》第三版(杨立 邓振杰 荆淑霞 著)课后习题答案 中国铁道出版社

《微型计算机原理与接口技术》第三版(杨立 邓振杰 荆淑霞 著)课后习题答案 中国铁道出版社

(3)-42 [-42]原=1010 1010 ; [-42]反=1101 0101 ; [-42]补=1101 0110
(4)-115 [-115]原=1111 0011 ; [-115]反=1000 1100 ; [-115]补=1000 1101
5.已知下列补码,求其原值的十进制表示。
(1)92H -110D
C
A.10010011B B.93H C.93 D.147
二、填空题
1.微处理器是指_CPU_;微型计算机以_ CPU _为核心,配置_内存和 I/O 接口_构成;其特点
是_(1)功能强 (2)可靠性高 (3)价格低 (4)适应性强 (5)体积小 (6)维护方便_。P8 P5
2.主存容量是指_RAM 和 ROM 总和_;它是衡量微型计算机_计算机数据处理_能力的一个重要
令使用的称为_信息码_。P18 P19
三、判断题
1.计算机中带符号数采用补码表示的目的是为了简化机器数的运算。 ( )√
2.计算机中数据的表示范围不受计算机字长的限制。
( )×
3.计算机地址总线的宽度决定了内存容量的大小。
( )√
4.计算机键盘输入的各类符号在计算机内部均表示为 ASCII 码。
( )×
址。
3.8086 有两种外部中断请求线,它们分别是_INTR_和_NMI_。P32
4.8086 的标志寄存器共有_9_个标志位,分为_6_个_状态_标志位和_3_个_控制_标志位。P28
5.8086 为访问 1MB 内存空间,将存储器进行_分段_管理;其_物理_地址是唯一的;偏移地
址是指_相对段基地址的偏移量_;逻辑地址常用于_程序中_。P29 P20 P34 P35
合(多处理器和单处理器系统)?P39

微型计算机原理与接口技术第三版(张荣标)答案

微型计算机原理与接口技术第三版(张荣标)答案

微型计算机原理与接口技术第三版(张荣标)答案微型计算机原理与接口技术第三版答案第1章练习题1.选择题(1)B C A (2) A (3) D A (4) C2.填空(1) 10, 12(2)取出指令,执行指令(3)(4)内部码3.简答题(1)微处理器,微型计算机和微型计算机系统三者有何联系与区别?答:微处理器是把原来的中央处理单元 CPU 的复杂电路(包括运算器和控制器)做在一片或几片大规模集成电路的芯片上。

把这种微缩的 CPU 大规模集成电路称为微处理器。

微型计算机是以微处理器为核心,再配备上用大规模集成电路工艺制成的存储器和 I/O 接口就构成了微型计算机。

以微计算机为核心,再配备上系统软件、I/O 设备、辅助电路和电源就构成了微机系统。

微型计算机系统包括硬件和软件了两大部分。

(2)计算机中为什么采用二进制数表示?答:计算机是一种电器设备,内部采用的都是电子元件,用电子元件表示两种状态是最容易实现的,比如电路的通和断、电压高低等等,而且也稳定和容易控制。

把两种状态用0,1来表示,就是用二进制数表示计算机内部的数据。

(3)简述程序的运行过程。

答:即取指令—分析指令—执行指令。

根据程序计数器PC中的值从程序存储器读出现行指令,送到指令寄存器。

将指令寄存器中的指令操作码取出后进行译码,分析其指令性质,然后执行指令。

(4)设两个正的浮点数如下。

1)若是否一定有?2)若S1和S2均为规格化的数,且,是否一定有?答:1)若不一定有。

若S1 =11100101B,S2 =00100101B当P1 =01B时,P2 =10B时,故2)若S1和S2均为规格化的数,且,一定有。

浮点规格表示要求对浮点二进制正数,其尾数数字S部分的最高位必须是1,故不会出现上述情况,当时,一定有。

4.计算题(1)计算十进制数-47的原码、反码、补码(8位二进制的形式表示),并说明8位二进制原码、反码、补码所能表示的数值范围(用十进制表示)。

微型计算机原理与接口技术_课后习题答案_中科大出版社_第三版

微型计算机原理与接口技术_课后习题答案_中科大出版社_第三版

03:52:33
10
⑶两数相加后是否溢出? 用溢出标志位来判断,OF=1,产生溢出;OF=0, 没有溢出。
⑷采用偶校验方式。判定是否要补“1”? 用奇偶校验标志位判断,有偶数个“1”时,PF=1, 不需要补“1”;有奇数个“1”时,PF=0,需要补 “1”。
03:52:33
11
(5)两数相减后比较大小? ZF=1时,说明两数是相等的; ZF=0时: 无符号数时,CF=0,被减数大;CF=1,被减数小。 带符号数时,SF=OF=0或SF=OF=1,被减数大;
总线周期:BIU完成一次访问存储器或I/O端口操作 所需要的时间。
读总线周期,在T3或TW状态数据出现在数据总线上; 写总线周期,在T2状态数据出现在数据总线上。
03:52:33
24
20.8086CPU重新启动后,从何处开始执行指 令?
从内存的FFFF0H开始执行指令。
21.8086CPU最小模式系统配置包括哪几部分?
16位标志寄存器PSW用来存放运算结果的特征,常
用作后续条件转移指令的转移控制条件。
03:52:33
9
5.要完成下述运算或控制,用什么标志位判 断?其值是什么?
⑴比较两数是否相等? 将两数相减,当全零标志位ZF=1时,说明两数 相等,当ZF=0时,两数不等。
⑵两数运算后结果是正数还是负数? 用符号标志位SF来判断,SF=1,为负数; SF=0,为正数。
指令执行部件EU的功能:指令译码,执行指令。
03:52:33
7
2.8086CPU中有哪些寄存器?各有什么用途?
8086CPU的寄存器有通用寄存器组、指针和变址 寄存器、段寄存器、指令指针寄存器及标志位寄存 器PSW。

微型计算机原理与接口技术(第三版)课后答案_丛书主编_谭浩强【最新】

微型计算机原理与接口技术(第三版)课后答案_丛书主编_谭浩强【最新】

1 思考与练习题一、选择题1.计算机硬件中最核心的部件是( )。

CA.运算器B.主存储器C.CPUD.输入/输出设备2.微机的性能主要取决于( )。

A(B——计算机数据处理能力的一个重要指标)A.CPUB.主存储器C.硬盘D.显示器3.计算机中带符号数的表示通常采用( )。

CA.原码B.反码C.补码D.BCD码4.采用补码表示的8位二进制数真值范围是( )。

CA.-127~+127B.-1 27~+128C.-128~+127D.-128~+1285.大写字母“B”的ASCII码是( )。

BA.41HB.42HC.61HD.62H6.某数在计算机中用压缩BCD码表示为10010011,其真值为( )。

CA.10010011BB.93HC.93D.147二、填空题1.微处理器是指_CPU_;微型计算机以_ CPU _为核心,配置_内存和I/O接口_总线构成;其特点是_(1)功能强 (2)可靠性高 (3)价格低 (4)适应性强 (5)体积小 (6)维护方便_。

P8 P5◆◆◆2.主存容量是指_RAM和ROM总和_;它是衡量微型计算机_计算机数据处理_能力的一个重要指标;构成主存的器件通常采用_DRAM和PROM半导体器件_。

P5 P9◆◆◆3.系统总线是_CPU与其他部件之间传送数据、地址和控制信息_的公共通道;根据传送内容的不同可分成_数据、地址、控制_3种总线。

P94.计算机中的数据可分为_数值型和非数值型_两类,前者的作用是_表示数值大小,进行算术运算等处理操作_;后者的作用是_表示字符编码,在计算机中描述某种特定的信息_。

P125.机器数是指_数及其符号在机器中加以表示的数值化_;机器数的表示应考虑_机器数的范围、机器数的符号、机器数中小数点位置_3个因素。

P15 P166.ASCII码可以表示_128_种字符,其中起控制作用的称为_功能码_;供书写程序和描述命令使用的称为_信息码_。

P18 P19三、判断题1.计算机中带符号数采用补码表示的目的是为了简化机器数的运算。

《微型计算机原理与接口技术》第三版习题答案

《微型计算机原理与接口技术》第三版习题答案

《微机原理与接口技术》习题解答习题11.1 冯·诺依曼型计算机的设计方案有哪些特点?【解答】冯·诺依曼型计算机的设计方案是“存储程序”和“程序控制”,有以下5方面特点:(1)用二进制数表示数据和指令;(2)指令和数据存储在内部存储器中,按顺序自动依次执行指令;(3)由运算器、控制器、存储器、输入设备和输出设备组成基本硬件系统;(4)由控制器来控制程序和数据的存取及程序的执行;(5)以运算器为核心。

1.2 微处理器和微型计算机的发展经历了哪些阶段?各典型芯片具备哪些特点?【解答】经历了6代演变,各典型芯片的特点如表1-1所示。

表1-1 微处理器的发展及典型芯片的特点1.3 微型计算机的特点和主要性能指标有那些?【解答】除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本特点以外,还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻、功耗低、使用和维护方便等。

微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。

常用的微型计算机性能指标主要有:字长、主频、内存容量、指令数、基本指令执行时间、可靠性、兼容性、性能价格比等。

1.4 常见的微型计算机硬件结构由哪些部分组成?各部分的主要功能和特点是什么?【解答】微型计算机硬件一般由微处理器、内存储器、外存储器、系统总线、接口电路、输入/输出设备等部件组成。

主要组成部件的功能和特点分析如下:(1)微处理器:是微型计算机的核心部件,由运算单元ALU、控制单元、寄存器组以及总线接口部件等组成,其功能是负责统一协调、管理和控制系统中的各个部件有机地工作。

(2)内存储器:用来存放计算机工作过程中需要的操作数据和程序。

可分为随机存储器RAM和只读存储器ROM。

RAM存放当前参与运行的各种程序和数据,特点是信息可读可写,存取方便,但信息断电后会丢失;ROM用于存放各种固定的程序和数据,特点是信息固定不变,关机后原存储的信息不会丢失。

微型计算机原理与接口技术(第三版)冯博琴主编 课后答案

微型计算机原理与接口技术(第三版)冯博琴主编  课后答案

第1章基础知识部分1.1 计算机中常用的计数制有哪些?解:二进制、八进制、十进制(BCD)、十六进制。

1.2 什么是机器码?什么是真值?解:把符号数值化的数码称为机器数或机器码,原来的数值叫做机器数的真值。

1.3 完成下列数制的转换。

微型计算机的基本工作原理汇编语言程序设计微型计算机接口技术建立微型计算机系统的整体概念,形成微机系统软硬件开发的初步能力。

解:(1)166,A6H(2)0.75(3)11111101.01B, FD.4H(4 ) 5B.AH, (10010001.1)BCD1.4 8位和16位二进制数的原码、补码和反码可表示的数的围分别是多少?解:原码(-127~+127)、(-32767~+32767)补码 (-128~+127)、(-32768~+32767)反码(-127~+127)、(-32767~+32767)1.5 写出下列真值对应的原码和补码的形式。

(1)X= -1110011B(2)X= -71D(3)X= +1001001B解:(1)原码:11110011 补码:10001101(2)原码:11000111 补码:10111001(3)原码:01001001 补码:010010011.6 写出符号数10110101B的反码和补码。

解:11001010,110010111.7 已知X和Y的真值,求[X+Y]的补码。

(1)X=-1110111B Y=+1011010B(2)X=56D Y= -21D解:(1)11100011(2)001000111.8 已知X= -1101001B,Y= -1010110B,用补码求X-Y的值。

解:111011011.9 请写出下列字符的ASCII码。

4A3- !解:34H,41H,33H,3DH,21H1.10 若给字符4和9的ASCII码加奇校验,应是多少?解:34H,B9H1.11 上题中若加偶校验,结果如何?解:B4H,39H1.12 计算下列表达式。

微机原理和接口技术[第三版]课本习题答案解析

微机原理和接口技术[第三版]课本习题答案解析

第二章 8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。

指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。

总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。

2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。

从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。

5.简述8086系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。

通过一个20位的地址加法器将这两个地址相加形成物理地址。

具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。

由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。

微机原理与接口技术(第三版)课本习题问题详解

微机原理与接口技术(第三版)课本习题问题详解

第二章8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。

指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。

总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O 端口读取操作数参加EU运算或存放运算结果等。

2.8086CPU预取指令队列有什么好处?8086CPU部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。

从速度上看,该指令队列是在CPU部,EU从指令队列中获得指令的速度会远远超过直接从存中读取指令。

8086CPU部的并行操作体现在指令执行的同时,待执行的指令也同时从存中读取,并送到指令队列。

5.简述8086系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。

通过一个20位的地址加法器将这两个地址相加形成物理地址。

具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。

由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。

微机第三版教材习题参考答案 马维华

微机第三版教材习题参考答案  马维华

第二章作业2-2简述微处理器的工作方式、各工作方式的含义和区别是什么?它们之间是如何切换的?答:1.五种工作方式:实地址方式、保护虚地址方式、虚拟86方式、系统管理方式以及IA-32E方式。

2.含义:(1)实地址方式是指处理器工作在8086/8088编程环境下的工作方式,其最大地址空间为1MB。

(2)保护地址方式,又称保护虚地址方式,简称保护方式,是真正发挥处理器潜能的一种工作方式。

所谓保护是指在执行多任务操作时,对不同任务使用的不同存储空间进行完全隔离,保护每个任务顺利执行,能够寻址的地址空间为实际的物理地址空间即2m(m为处理器外部地址线的引脚条数)。

(3)虚拟86方式是指一个多任务的环境,即模拟多个8086的工作方式。

在这个方式之下,处理器被模拟成多个8086微处理器同时工作。

(4) 系统管理方式(SMM)是为实现特定功能及系统安全提供的一种工作方式,SMM的功能主要包括电源管理以及为操作系统和正在运行的程序提供安全性。

SMM最显著的应用就是电源管理。

以上四种方式是IA-32所有处理器所具有的工作方式。

(5)从后期的P4到以Core为核心的处理器开始支持64位扩展技术,引入了IA-32E工作方式。

在这种方式下,处理器支持两种模式即兼容的工作方式(兼容IA-32处理器的方式)和64位工作方式。

在兼容模式下,允许在64位操作系统下运行原来的16位和32位应用程序,可使用前缘REX访问64位数据,最大支持的32位地址空间,而在64位方式下,采用EM64T技术,支持64位操作,同时支持36位的地址(从Pentium Pro开始处理器的外部地址线就提供36条),支持64位线性地址,默认的地址空间为64位,默认的数据宽度为32位,指令允许32/64地址和32/64数据的混合使用,因此又把Core为核心的处理器称为32/64处理器,与真正64位处理器有区别,可称之为具有64位功能的32位处理器。

3.工作方式的相互转换如下图所示。

微机原理与接口技术第三版课本习题答案

微机原理与接口技术第三版课本习题答案

第二章8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件①小Execution Unit)和总线接口部件①卬,Bus Interface Unit)。

指令执行部件^^主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。

总线接口部件(8口)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或1/0端口读取操作数参加EU运算或存放运算结果等。

2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件^^在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。

从速度上看,该指令队列是在CPU 内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。

5.简述8086系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。

通过一个20位的地址加法器将这两个地址相加形成物理地址。

具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。

由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。

微型计算机原理与接口技术(第三版)冯博琴主编__课后答案

微型计算机原理与接口技术(第三版)冯博琴主编__课后答案
解:在每个总线周期的T3的开始处若READY为低电平,则CPU在T3后插入一个 等待周期TW。在TW的开始时刻,CPU还要检查READY状态,若仍为低电平, 则再插入一个TW 。此过程一直进行到某个TW开始时,READY已经变为高电平, 这时下一个时钟周期才转入T4。 可以看出,插入TW周期的个数取决于READY电平维持的时间。 2.12 若8088工作在单CPU方式下,在教材第91页的表中填入不同操作时各控制 信号的状态。
AX:主要存放算术逻辑运算中的操作数,以及存放I/O操作的数据。 BX:存放访问内存时的基地址。 CX:在循环和串操作指令中用作计数器。 DX:在寄存器间接寻址的I/O指令中存放I/O地址。在做双字长乘除法运算时, DX与AX合起来存放一个双字长数。 SP:存放栈顶偏移地址。 BP:存放访问内存时的基地址。 SP和BP也可以存放数据,但它们的默认段寄存器都是SS。 SI:常在变址寻址方式中作为源地址指针。 DI:常在变址寻址方式中作为目标地址指针。 专用寄存器包括4个段寄存器和两个控制寄存器: CS:代码段寄存器,用于存放代码段的段基地址。 DS:数据段寄存器,用于存放数据段的段基地址。 SS:堆栈段寄存器,用于存放堆栈段的段基地址。 ES:附加段寄存器,用于存放附加段的段基地址。 IP:指令指针寄存器,用于存放下一条要执行指令的偏移地址。 FLAGS:标志寄存器,用于存放运算结果的特征。 2.15 8086/8088 系统中,存储器为什么要分段?一个段最大为多少个字节?最小 为多少个字节?
解:分段的主要目的是便于存储器的管理,使得可以用16位寄存器来寻址20位的 内存空间。一个段最大为64KB,最小为16B。 2.16 在8086/8088 CPU中,物理地址和逻辑地址是指什么?已知逻辑地址为
1F00:38A0H,如何计算出其对应的物理地址? 解:物理地址时CPU存取存储器所用的地址。逻辑地址是段和偏移地址形式的地 址,即汇编语言程序中使用的存储器地址。 若 已 知 逻 辑 地 址 为 1F00 : 38A0H , 则 对 应 的 物 理 地 址 =1F00H x 16+38A0H=228A0H。 2.17 已知存储器物理地址为78A00H,计算出它所对应的逻辑地址。此结果惟一 吗? 解 : 物 理 地 址 可 以 对 应 于 不 同 的 逻 辑 地 址 。 78A00H 对 应 的 逻 辑 地 址 可 以 是 7000H:8A00H,7800H:0A00H,78A0H:0000H等。结果不是惟一的。 2.18 设当前数据段位于存储器的A8000H~B7FFFH,DS段寄存器的内容应是什 么? 解:因为A8000H到B7FFFH之间的地址范围大小为64KB,未超出一个段的最大 范围。故要访问此地址范围的数据,数据段的起始地址(即段首地址)应为 A8000H,则DS段寄存器为A800H。 2.19 若CS=8000H,则当前代码段可寻址的存储空间的范围是多少? 解(CS)=8000H时,当前代码段可寻址的存储空间范围为80000H~8FFFFH。 2.20 8086/8088 CPU 在最小模式下构成计算机系统至少应包括哪几个基本部分 (器件)? 解:其至少应包括:8088CPU、8284时钟发生器、8282锁存器(3片)和8286双 向总线驱动器。 第3章 8088/8086指令系统 3.1什么叫寻址方式?8086/8088CPU共有哪几种寻址方式? 解:寻址方式主要是指获得操作数所在地址的方法. 8086/8088CPU具有:立即寻 址、直接寻址、寄存器寻址、寄存器间接寻址、寄存器相对寻址、基址一变址寻 址、基址一变址-相对寻址以及隐含寻址等8种寻址方式。 3.2设(DS)=6000H,(ES)=2000H,(SS)=1500H,(Si)=00A0H,(BX)=0800H, (BP)=1200H,数据变量VAR为0050H. 请分别指出下列各条指令源操作数的寻址 方式?它的物理地址是多少?

微机原理与接口技术(第三版)&电子工业出版社&课本习题答案

微机原理与接口技术(第三版)&电子工业出版社&课本习题答案

&电子工业出版社&第二章 8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。

指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。

总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。

2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。

从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。

5.简述8086系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。

通过一个20位的地址加法器将这两个地址相加形成物理地址。

具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。

由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。

微机原理与接口技术彭虎第三版课本习题答案

微机原理与接口技术彭虎第三版课本习题答案

第二章8086 体系结构与80x86CPU1. 8086CPL由哪两部分构成?它们的主要功能是什么?答:8086C PI由两部分组成:指令执行部件(EU, Execution Un it)和总线接口部件(BIU,Bus In terface Un it) 。

指令执行部件(EU主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU S制器等4个部件组成,其主要功能是执行指令。

总线接口部件(BIU) 主要由地址加法器、专用寄存器组、指令队列和总线控制电路等 4 个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。

2. 8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU勺预取指令队列由6个字节组成,按照8086CPU勺设计要求, 指令执行部件(EU在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。

从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086C PU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。

5.简述8086 系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。

通过一个20 位的地址加法器将这两个地址相加形成物理地址。

具体做法是 1 6位的段基址左移 4 位(相当于在段基址最低位后添 4 个“0”),然后与偏移地址相加获得物理地址。

由于8086CPU勺地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB逻辑地址由段基址和偏移地址两部分构成,都是无符号的16 位二进制数,程序设计时采用逻辑地址,也是1MB。

微型计算机原理与接口技术(第三版)冯博琴主编课后答案

微型计算机原理与接口技术(第三版)冯博琴主编课后答案

第1章基础知识部‎分1.1 计算机中常‎用的计数制‎有哪些?解:二进制、八进制、十进制(BCD)、十六进制。

1.2 什么是机器‎码?什么是真值‎?解:把符号数值‎化的数码称‎为机器数或‎机器码,原来的数值‎叫做机器数‎的真值。

1.3 完成下列数‎制的转换。

微型计算机‎的基本工作‎原理汇编语言程‎序设计微型计算机‎接口技术建立微型计‎算机系统的‎整体概念,形成微机系‎统软硬件开‎发的初步能‎力。

解:(1)166,A6H(2)0.75(3)11111‎101.01B, FD.4H(4 ) 5B.AH, (10010‎001.01100‎01001‎01)BCD1.4 8位和16‎位二进制数‎的原码、补码和反码‎可表示的数‎的范围分别‎是多少?解:原码(-127~+127)、(-32767‎~+32767‎)补码(-128~+127)、(-32768‎~+32767‎)反码(-127~+127)、(-32767‎~+32767‎)1.5 写出下列真‎值对应的原‎码和补码的‎形式。

(1)X= -11100‎11B(2)X= -71D(3)X= +10010‎01B解:(1)原码:11110‎011 补码:10001‎101(2)原码:11000‎111 补码:10111‎001(3)原码:01001‎001 补码:01001‎0011.6 写出符号数‎10110‎101B的‎反码和补码‎。

解:11001‎010,11001‎0111.7 已知X和Y‎的真值,求[X+Y]的补码。

(1)X=-11101‎11B Y=+10110‎10B(2)X=56D Y= -21D解:(1)11100‎011(2)00100‎0111.8 已知X= -11010‎01B,Y= -10101‎10B,用补码求X‎-Y的值。

解:11101‎1011.9 请写出下列‎字符的AS‎CII码。

4A3-!解:34H,41H,33H,3DH,21H1.10 若给字符4‎和9的AS‎CII码加‎奇校验,应是多少?解:34H,B9H1.11 上题中若加‎偶校验,结果如何?解:B4H,39H1.12 计算下列表‎达式。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第二章 8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。

指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。

总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。

2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。

从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。

5.简述8086系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。

通过一个20位的地址加法器将这两个地址相加形成物理地址。

具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。

由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。

逻辑地址由段基址和偏移地址两部分构成,都是无符号的16位二进制数,程序设计时采用逻辑地址,也是1MB。

6.8086系统中的存储器为什么要采用分段结构?有什么好处?答:8086CPU中的寄存器都是16位的,16位的地址只能访问64KB的内存。

086系统中的物理地址是由20根地址总线形成的,要做到对20位地址空间进行访问,就需要两部分地址采用段基址和偏移地址方式组成物理地址的优点是:满足对8086系统的1MB 存储空间的访问,同时在大部分指令中只要提供16位的偏移地址即可。

9.在某系统中,已知当前(SS)=2360H,(SP)=0800H,那么该堆栈段在存储器中的物理地址范围是什么?若往堆栈中存入20个字节数据,那么SP的内容为什么值?答:(SS)×10H+(SP)=23600H+0800H=23E00H,堆栈段在存储器中的物理地址范围是23600H~23E00H。

若往堆栈中存入20个字节数据,那么SP的内容为0800H-14H=07ECH。

(20的十六进制为14H)。

10.已知当前数据段位于存储器的B4000H到C3FFFH范围内,则段寄存器DS的内容为多少?答:段寄存器DS的内容为B4000H。

11.8086系统中为什么一定要有地址锁存器?需要锁存哪些信息?答:由于8086CPU受芯片封装的限制,只有40个管脚,所以地址线和数据线只能采用复用的方式共同使用某些管脚。

对存储器进行访问时,在读取数据或写入数据时,存储器芯片要求在这个过程中地址信息必须稳定提供给存储器,而由于8086CPU地址线和数据线是复用的,就不可能在同一时刻具有地址和数据的两种功能。

这就需要在CPU提供地址信息时,将地址锁存起来,以保证下一个时刻当这些复用的管脚起着数据线的功能时,存储器有正确的地址信息。

要锁存的信息包括这些复用管脚的地址和BHE等信号。

12.8086读/写总线周期各包括最少几个时钟周期?什么情况下需要插入等待周期TW ?插入多少个TW取决于什么因素?答:8086读/写总线周期各包括最少四个时钟周期。

在系统中增加等待周期TW的一般情况是:当CPU提供了地址后,由于外设或存储器的读出或写入时间较慢,不能与CPU的速度匹配,就需要插入等待周期TW,等待CPU能从外设或存储器将数据正确地读出或写入为止。

显然,插入的等待周期TW的个数取决于外设或存储器的取出或写入时间。

13.若已知当前(DS)=7F06H,在偏移地址为0075H开始的存储器中连续存放6个字节的数据,分别为11H,22H,33H,44H,55H和66H,请指出这些数据在存储器中的物理地址,如果要从存储器中读出这些数据,需要设备部几次存储器?各读出哪些数据?答:物理地址:7F06H×10H+0075H=7F0DSH,故从7F0DSH起6个地址数据在存储器中的地址。

最少要访问四次:第一次:11。

第二次:33,22。

第三次:55,44。

第四次:66。

14:某程序在当前数据段中存有两个数据字0ABCDH和1234H,它们对应的物理地址分别为3FF85H和40AFEH,若已知当前(DS)=3FB0H,请说明这两个数据的偏移地址,并用图说明它们在存储器中的存放格式。

答:偏移地址为:0485H和0FFEH。

第三章8086的指令系统1:MOV AX,[SI] 寄存器寻址寄存器间接寻址2:MOV DI,100寄存器寻址立即寻址3:MOV [BX],AL 寄存器间接寄存器4:MOV [BX][SI],CX 基址+变址寄存器5:ADD DX,106H[SI]变址寄存器6:PUSH AX 寄存器 7:ADD DS:[BP],AX 8:OR AX,DX 寄存器2:设寄存器DS=2000H,SS=1500H,ES=3200H,SI=0A0H,BX=100H,BP=10H,数据段中变量VAL的偏移地址为50H,试指出下列各条指令中源操作数的寻址方式是什么?对于存储器操作数,其物理地址是多少?(1)MOV AX,[100H]直接寻址:20100H(2)MOV CX,ES:[BX] 寄存器寻址(3)MOV DX,[BX][SI]基址+变址:200F0h(4)MOV AX,VAL[SI]变址寻址:200F0h(5)MOV BX,1234[BX]基址寻址:205D2H(6)MOV AX,[BP]寄存器寻址:15010H3.答案(3)OUT 3EBH,AX 改 (4)MUL AL,CL 改MUL CLMOV DX,3EBH 6)ROL DX,5改MOV CL,5OUT DX,AX ROL DX,CL(5)MUL AX,25改 (8)POP FR 改POPFMOV BX,25 (9)MOV 234H,BX改MOV BX,234H(10)INC [SI]改INC BYTE PTR [SI](11)ADD [BX],456H改ADD WORD PTR [BX],456H(12)INT O错 (13)DIV AX ,BX改DIV BX(14)DEC [BP]改DEC WORD PTR [BP] (15)XLAT BX 错(16)ADD CX+1改ADD CX,1或INC CX (17)DAA AX 改DAA4:带符号数-86所表示的二进制:10101010B执行MOV DL,2AH 和SHR DL,1两条指令后:DL=00010101 CF=0可将AX寄存器中D0,D5,D8和D11位求反,其余位不变的指令:XOR AX,0921H 某存储单元物理地址为3B4FH,其段地址和偏移地址可选:3B40H和00FEH 两个8位二进制数00110101及10110110做“异或”操作后,寄存器FR的下面3个状态标志分别是:PF=0 SF=1 ZF=0寄存器写指令时,如MOV [SI],AX,则CPU的外部管脚状态:WR=0 RD=1 M\IO=1 5:已知,DS=2000H BX=100H SI=02H 从物理地址20100H单元开始,依次存放数据12H 34H 56H 78H ,而从物理地址21200h单元开始,依次存放数据2AH,4CH.8BH,98H.试说明下列各条指令单独执行后AX寄存器的内容。

(1)MOV AX,3600H 3600H(2)MOV AX,[1200H] 4C2AH(3)MOV AX,BX 0100H(4)MOV AX,[BX] 3412H(5)MOV AX,1100H[BX] 4C2AH(6)MOV AX,[BX][SI] 7856H6.设堆栈指针SP的初值为2400H,(AX)=4000H,(BX)=3600H.问:(1)执行指令“PUSH AX”后,SP=? 23FEH(2)再执行“PUSH AX”和”POP AX”后,(SP)=?(AX)=?(BX)=?SP=23FEH AX=3600H BX=3600H7.(1)MOV DX,2000HMOV BX,1000HXHGH BX,DXBX=2000H,DX=1000H(2)MOV AX,1234HPUSH AXPOP BXAX=1234H,BX=1234H(3)LEA DX,[2000H]MOV BX,DX(4)MOV AL,08ADD AL,08AAAAX=0106(5)MOV AL,48HADD AL,39HDAA(AL)=87H(6)AND AL,ALMOV AL,80ADC AL,AL (AL)=0A0H(7)MOV DX,OFFFH NEG DX(DX)=0001H(8)MOV BL,OB8H ROR BL,1BL=5CH,CF=0 (9)SUB AX,AX AND DX,DXDX=0(10)MOV CL,3 MOV AH,42HSHR AH,XLAH=08H,CF0 (11)MOV AX,34EBH MOV CL,5FHDIV CL(12)MOV AL,08HMOV BL,09MUL BLAAMAX=0702H(13)MOV BL,9MOV AX,0702HADDDIV BL,AX=0008H(14)MOV AL98HCBWBX=0FF98H(15)MOV AH,2MOV DL,`W`INT 21H结果=执行DOS的2号功能调用,在屏幕上显示字母W第五章存储器原理与接口1.按存储器在计算机中的作用,存储器可分为哪向类?简述其特点。

答:存储器分:主存储器(内存),辅助存储器(外存),高压缓冲存储器。

主存储器用来存放活动的程序和数据,其速度高,容量较少、每位价格高。

辅助存储器用于存放当前不活跃的程序和数据,其速度慢、容量大、每位价格低。

缓冲存储器在两个不同工作速度的部件之间起缓冲作用。

2.什么是RAM和ROM? RAM和ROM各有什么特点?答:RAM是随机存储器,指计算机可以随机地、个别地对各个存储单元进行访问,访问所需时间基本固定,与存储单元的地址无关。

相关文档
最新文档