峰值检波器电路的设计(DOC)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
峰值检波器电路的设计
第一章绪论
检波器,是检出波动信号中某种有用信息的装置。用于识别波、振荡或信号存在或变化的器件。检波器通常用来提取所携带的信息。检波器分为包络检波器和同步检波器。前者的输出信号与输入信号包络成对应关系,主要用于标准调幅信号的解调。后者实际上是一个模拟相乘器,为了得到解调作用,需要另外加入一个与输入信号的载波完全一致的振荡信号(相干信号)。同步检波器主要用于单边带调幅信号的解调或残留边带调幅信号的解调。
从调幅波中恢复调制信号的电路,也可称为幅度解调器。与调制器一样,检波器必须使用非线性元件,因而通常含有二极管或非线性放大器。
检波器分为包络检波器和同步检波器。前者的输出信号与输入信号包络成对应关系,主要用于标准调幅信号的解调。后者实际上是一个模拟相乘器,为了得到解调作用,需要另外加入一个与输入信号的载波完全一致的振荡信号(相干信号)。同步检波器主要用于单边带调幅信号的解调或残留边带调幅信号的解调。
1.1检波器的构成
1.2.1包络检波器电路
图1是典型的包络检波电路。由中频或高频放大器来的标准调幅信号ua(t)加在L1C1回路两端。经检波后在负载RLC上产生随ua(t)的包络而变化的电压u(t),其波形如图2所示。这种检波器的输出u(t)与输入信号ua(t)的峰值成正比,所以又称峰值检波器。
1.2.2包络检波器波形
包络检波器的工作原理可用图2的波形来说明。在t1 电,u(t)增大;在t2 图3 同步检波器框图 图3为同步检波器的框图。模拟相乘器的一个输入为一单频调制的单边带调幅信号,即us(t)=Umcos(ωct+Ωmt),其中ωc为载波信号角频率,Ωm为调制信号角频率;另一输入是本机产生的相干信号,即uc(t)=Uccos ωct,则乘法器的输出电压u0(t)与uS(t)和uc(t)的乘积成正比,即:u0(t)=Kus(t)*uc(t),式中K为一比例常数。u0(t)中包括两项,一项为高频项(2ωc+Ωm),另一项为低频项(Ωm)。通过低通滤波器后将高频项滤除,即得到与调制波成对应关系的输出。uc(t) 通常可用本地振荡器或锁相环产生。同步检波器的抗干扰性能比包络检波器优越,但是它的电路比较复杂。 1.3检波器的工作原理 第二章系统设计方案 2.1工作原理 峰值检波器工作原理:峰值检波器,它是一个能记忆信号峰值的电路,其输出电压的大小,一直追随输入信号的峰值,而且保持在输入信号的最大峰值。 图4峰值检波器电路 当V1〉V。时: 信号由(+)端加入,OPA的输出Va为正电压,二级管D导通,于是输出电流经D对电容C充电一直充至与Vi相等之电压。 (当D导电时此电路作用如同—电压跟随器) 当V1〈V。时: OPA的输出Va为逆向偏压,相当于开路,于是电容C既不充电也不放电,维持于输入之最大值电压 图5为输出与输入的充放电情形,其中输出波形V。,一直保持在输入波形Vi的最大峰值。 图5 电容C输入输出的充放电 2.2电路图 第三章元器件介绍 3.1电路所需元器件 元件名称元件个数功能 LF398 1 采样保持芯片 LM311 1 电压比较器 电阻24K 1 电阻15K 1 电阻30K 1 电阻5.1K 1 1K可调电阻 1 3V稳压二极管 1 0.1uf钽电容 1 8 DIP插座 2 双列直插插座 两芯插座 1 三芯插座 1 面板 1 导线、焊锡丝若干 3.2 LF398采样/保持器 采样保持电路实质上是一种模拟信号存储器,它在数字指令控制下,使开关通断,对输入信号瞬时值进行采样并寄存,通常用两个运算放大器构成高输入阻抗的采样/保持电路,如图6所示: 图6 放大器A1是射随器。它对模拟信号提供了高输入阻抗,并提供了一个低的输出阻抗,使存储电容CH能快速充电和放电,放大器A2在存储电容和输出端之间起缓冲作用。开关K1在指令控制下通断,对电容CH充电或放电,开关S1通常使用FET开关或MOSFET开关,存储电容CH一般取0.01~0.1μF。 采样/保持电路经常使用集成电路LF398,该器件的工作原理和使用方法说明如下: LF398具有采样和保持功能,它是一种模拟信号存储器,在逻辑指令控制下,对输入的模拟量进行采样和寄存。图7是该器件的引脚图。各引脚端的功能如下: ①和④端分别为VCC和VEE电源端。电源电压范围为±5V~±15V。 ②端为失调调零端。当输入Vi=0,且在逻辑输入为1采样使,可调节②端使V o=0。 ③端为模拟量输入端。 ⑤端为输出端。 ⑥端为接采样保持电容CH端。 ⑦端为逻辑基准端(接地)。 ⑧端为逻辑输入控制端。该端电平为 “1”时采样,为“0”时保持。 图7 LF398内部电路原理图如图8所示。 当8端为“1”时,使LF398内部开关闭合,此时A1和A2构成1:1的电压跟随器,所以,V o = Vi,并使迅速充电到Vi,电压跟随器A2输出的电压等于CH上的电压。