电子技术基础与技能
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
触状若发态触器为发原1器，状原则态状S为态1为1，1，则S，触则1发、 器RR输0出，0保触，持发触原器发来输器状出输态置出，0。置输0出。为即Q1n。1Qn 。
8.2.2 集成边沿JK触发器
一、边沿触发方式 利用CP脉冲上升沿触发的称为上升沿触发器，利用CP脉冲下降沿触发 的称为下降沿触发器。逻辑符号中下降沿触发器除了用“>”符号外，还在 CP引脚标注小圆圈。
如图所示。
8.2.2 集成边沿JK触发器
二、集成JK触发器 1.引脚排列和逻辑符号 如图所示为74LS112芯片的实物图、引脚排列和逻辑符号。它内含 两个下降沿触发的JK触发器，RD、SD 端作用不受CP同步脉冲控制。
8.2.2 集成边沿JK触发器
二、集成JK触发器 2. 逻辑功能 集成JK触发器74LS112的真值表如下表所示。
在CP=1期间，G 3、G 4 控制门开门，触发器输出状态由输入端R、S信 号决定，R、S输入高电平有效。触发器具有置0、置1、保持的逻辑功能
。
真值表如下表所示
了解JK触发器的电路组成，熟悉JK触发器的电路图形符号; 掌握JK触发器的逻辑功能，能根据输入波形正确画出输出波形; 能识读集成JK触发器的引脚，会使用JK触发器。
二、逻辑功能
在CP==10期间，：G3、G4 与非门被CP端的低电平关闭，使输入信号不起
作用（（（，4312S）））翻置保R转10持功功功1功能能，能能基当当本当当JRJJ S= 1 K触0、 1 =、 发、 0K K 时器K ，保 0 1 G1持3时时、 时原，，G，G来G433与与3与状与非非非态非门门门不门的的的变的输输输。输出出出出SSSS1Q ， 1Q 、 、 R、 G G G 4414，门门门触的的的输， 输出发输出器出RRR保S持1Q。原。若来。若触状若触发态触发器不发器原变器原状，原状Q态状n态为态1为0为，Q 00，n则，。则触S 发S0器，0输、 触出R发保器1持，输原触出来发置状器1；态输若，出触即置发输1；器出若原为0；
的
3
S改为D
输入，即为 D触发器。如图所示。
8.3.1 D触发器的电路组成和逻辑功能
二、逻辑功能 D触发器只有一个输入端，消除了输出的不确定状态。D触发器具 有置0、置1的逻辑功能。 其真值表如图所示，工作波形如图所示。
D触发器的工作波形
8.3.2 集成边沿D触发器
一、引脚排列和逻辑符号
集成双上升沿D触发器 74LS74的实物图、引脚 排列和逻辑符号如图所示。
8.2.1 JK触发器的电路组成和逻辑功能
一、电路结构和逻辑符号 JK触发器是在同步RS触发器的基础上引入两条反馈线，这样当 CP=1、R=S=1时，使 SQ、 RQ，可以从 根本上解决R=S=1时， 触发器输出不确定状态 的现象。并将S、R改成 J、K输入端，即为JK触 发器。如图所示
8.2.1 JK触发器的电路组成和逻辑功能
数据输入端
互补输出端
时钟输入端
8.3.2 集成边沿D触发器
二、逻辑功能 74LS74的真值表如表所示
一对互补输出端，当一个输出端为高电平时，另一个输出端则输出低 电平，反之亦然。如图所示 的 RS 触发器的逻辑符号中， RS 端框外的小圆表示输入 信号只在低电平时对触发器 有作用，即低电平有效。
8.1.1 基本RS触发器
二、逻辑功能
基本RS触发器的逻辑电路如图所示，真值表如图所示。
4231..当当RR==001，，QSS =10时，触具发有器置保状1持0功态功能不能确定
掌握D触发器的电路构成及电路图形符号； 掌握D触发器的逻辑功能，能根据输入波形正确画出输出波形； 能识读集成D触发器的引脚，会使用D触发器。
8.3.1 D触发器的电路组成和逻辑功能
一、电路结构和逻辑符号
在同步RS触发器的基础上，把与非门 G 3 的输出 G4 接到与非门的输
入R，使R
S，从而避免了 SR0的情况。并将与非门G
端。
8.1.2 同步RS 触发器
一、电路结构和逻辑符号 同步RS 触发器是在基本 RS 触发器的基础上，增加了两个与非门 G 3 、G 4 和一个时钟脉冲端CP。如图所示。
8.1.2 同步RS 触发器
二、逻辑功能
在CP=0期间，G
3
、G
与非门被CP端的低电平关闭，使基本RS触发器
4
的 S R=1，触发器保持原来的状态不变。
当由若R 于触和RS发S=器全0，原为无为0时论0态，触，与发即非Q门=0、
பைடு நூலகம்
被器Q封现=锁1态，，为G迫0门态使的还Q两是个Q1输态=1入，，G均在为逻1，
1
1
辑与因上非此是输门不出输允Q出为许为0的1，，。即使这触Q种发=情器1况；保应持0
禁而状止GG态12，门不否的变则两。会个若出输触现入发逻端器辑均原混为为乱11，态或， 错G即2误2与Q。非=1门、Q输=出0，为G01门，的使两QQ 个=0输，入 即S =触1，发Q器=完0，成因置此10。功输S能出端。QR称=端1，即 为触称触发为发器触器 保 发的持器置的1状置1端态0或端不置或变位复。位
了解基本RS 触发器的电路结构，掌握逻辑功能； 了解同步RS 触发器的电路结构，掌握逻辑功能； 会列真值表； 会画同步RS 触发器的波形。
8.1.1 基本RS 触发器
一、电路结构和逻辑符号 将两个与非门输入、输出端交叉连接，即构成一个如图如示的基本
RS 触发器，它有两个输入端 R、S ，字母上面的非号表示低电平有效， 即低电平时表示有输入信号、高电平时表示没有输入信号；Q、Q 是
8.2.2 集成边沿JK触发器
一、边沿触发方式 利用CP脉冲上升沿触发的称为上升沿触发器，利用CP脉冲下降沿触发 的称为下降沿触发器。逻辑符号中下降沿触发器除了用“>”符号外，还在 CP引脚标注小圆圈。
如图所示。
8.2.2 集成边沿JK触发器
二、集成JK触发器 1.引脚排列和逻辑符号 如图所示为74LS112芯片的实物图、引脚排列和逻辑符号。它内含 两个下降沿触发的JK触发器，RD、SD 端作用不受CP同步脉冲控制。
8.2.2 集成边沿JK触发器
二、集成JK触发器 2. 逻辑功能 集成JK触发器74LS112的真值表如下表所示。
在CP=1期间，G 3、G 4 控制门开门，触发器输出状态由输入端R、S信 号决定，R、S输入高电平有效。触发器具有置0、置1、保持的逻辑功能
。
真值表如下表所示
了解JK触发器的电路组成，熟悉JK触发器的电路图形符号; 掌握JK触发器的逻辑功能，能根据输入波形正确画出输出波形; 能识读集成JK触发器的引脚，会使用JK触发器。
二、逻辑功能
在CP==10期间，：G3、G4 与非门被CP端的低电平关闭，使输入信号不起
作用（（（，4312S）））翻置保R转10持功功功1功能能，能能基当当本当当JRJJ S= 1 K触0、 1 =、 发、 0K K 时器K ，保 0 1 G1持3时时、 时原，，G，G来G433与与3与状与非非非态非门门门不门的的的变的输输输。输出出出出SSSS1Q ， 1Q 、 、 R、 G G G 4414，门门门触的的的输， 输出发输出器出RRR保S持1Q。原。若来。若触状若触发态触发器不发器原变器原状，原状Q态状n态为态1为0为，Q 00，n则，。则触S 发S0器，0输、 触出R发保器1持，输原触出来发置状器1；态输若，出触即置发输1；器出若原为0；
的
3
S改为D
输入，即为 D触发器。如图所示。
8.3.1 D触发器的电路组成和逻辑功能
二、逻辑功能 D触发器只有一个输入端，消除了输出的不确定状态。D触发器具 有置0、置1的逻辑功能。 其真值表如图所示，工作波形如图所示。
D触发器的工作波形
8.3.2 集成边沿D触发器
一、引脚排列和逻辑符号
集成双上升沿D触发器 74LS74的实物图、引脚 排列和逻辑符号如图所示。
8.2.1 JK触发器的电路组成和逻辑功能
一、电路结构和逻辑符号 JK触发器是在同步RS触发器的基础上引入两条反馈线，这样当 CP=1、R=S=1时，使 SQ、 RQ，可以从 根本上解决R=S=1时， 触发器输出不确定状态 的现象。并将S、R改成 J、K输入端，即为JK触 发器。如图所示
8.2.1 JK触发器的电路组成和逻辑功能
数据输入端
互补输出端
时钟输入端
8.3.2 集成边沿D触发器
二、逻辑功能 74LS74的真值表如表所示
一对互补输出端，当一个输出端为高电平时，另一个输出端则输出低 电平，反之亦然。如图所示 的 RS 触发器的逻辑符号中， RS 端框外的小圆表示输入 信号只在低电平时对触发器 有作用，即低电平有效。
8.1.1 基本RS触发器
二、逻辑功能
基本RS触发器的逻辑电路如图所示，真值表如图所示。
4231..当当RR==001，，QSS =10时，触具发有器置保状1持0功态功能不能确定
掌握D触发器的电路构成及电路图形符号； 掌握D触发器的逻辑功能，能根据输入波形正确画出输出波形； 能识读集成D触发器的引脚，会使用D触发器。
8.3.1 D触发器的电路组成和逻辑功能
一、电路结构和逻辑符号
在同步RS触发器的基础上，把与非门 G 3 的输出 G4 接到与非门的输
入R，使R
S，从而避免了 SR0的情况。并将与非门G
端。
8.1.2 同步RS 触发器
一、电路结构和逻辑符号 同步RS 触发器是在基本 RS 触发器的基础上，增加了两个与非门 G 3 、G 4 和一个时钟脉冲端CP。如图所示。
8.1.2 同步RS 触发器
二、逻辑功能
在CP=0期间，G
3
、G
与非门被CP端的低电平关闭，使基本RS触发器
4
的 S R=1，触发器保持原来的状态不变。
当由若R 于触和RS发S=器全0，原为无为0时论0态，触，与发即非Q门=0、
பைடு நூலகம்
被器Q封现=锁1态，，为G迫0门态使的还Q两是个Q1输态=1入，，G均在为逻1，
1
1
辑与因上非此是输门不出输允Q出为许为0的1，，。即使这触Q种发=情器1况；保应持0
禁而状止GG态12，门不否的变则两。会个若出输触现入发逻端器辑均原混为为乱11，态或， 错G即2误2与Q。非=1门、Q输=出0，为G01门，的使两QQ 个=0输，入 即S =触1，发Q器=完0，成因置此10。功输S能出端。QR称=端1，即 为触称触发为发器触器 保 发的持器置的1状置1端态0或端不置或变位复。位
了解基本RS 触发器的电路结构，掌握逻辑功能； 了解同步RS 触发器的电路结构，掌握逻辑功能； 会列真值表； 会画同步RS 触发器的波形。
8.1.1 基本RS 触发器
一、电路结构和逻辑符号 将两个与非门输入、输出端交叉连接，即构成一个如图如示的基本
RS 触发器，它有两个输入端 R、S ，字母上面的非号表示低电平有效， 即低电平时表示有输入信号、高电平时表示没有输入信号；Q、Q 是