计算机体系结构课后习题
(完整版)计算机系统结构(课后习题答案)
第一章计算机系统结构的基本概念1.有一个计算机系统可按功能分成4级，每级的指令互不相同，每一级的指令都比其下一级的指令在效能上强M倍，即第i级的一条指令能完成第i-1级的M条指令的计算量。
现若需第i级的N 条指令解释第i+1级的一条指令，而有一段第1级的程序需要运行Ks，问在第2、3和4级上一段等效程序各需要运行多长时间？答：第2级上等效程序需运行：(N/M)*Ks。
第3级上等效程序需运行：(N/M)*(N/M)*Ks。
第4级上等效程序需运行：(N/M)*(N/M)*(N/M)*Ks。
note: 由题意可知：第i级的一条指令能完成第i-1级的M条指令的计算量。
而现在第i 级有N条指令解释第i+1级的一条指令，那么，我们就可以用N/M来表示N/M 表示第i+1级需(N/M)条指令来完成第i级的计算量。
所以，当有一段第1级的程序需要运行Ks时，在第2级就需要(N/M)Ks，以此类推2.硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。
答：软件和硬件在逻辑功能上是等效的，原理上，软件的功能可用硬件或固件完成，硬件的功能也可用软件模拟完成。
但是实现的性能价格比，实现的难易程序不同。
在DOS操作系统时代，汉字系统是一个重要问题，早期的汉字系统的字库和处理程序都固化在汉卡（硬件）上，而随着CPU、硬盘、内存技术的不断发展，UCDOS把汉字系统的所有组成部份做成一个软件。
3.试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与影响。
答：计算机系统结构、计算机组成、计算机实现互不相同，但又相互影响。
（1）计算机的系统结构相同，但可采用不同的组成。
如IBM370系列有115、125、135、158、168等由低档到高档的多种型号机器。
从汇编语言、机器语言程序设计者看到的概念性结构相同，均是由中央处理机/主存，通道、设备控制器，外设4级构成。
其中，中央处理机都有相同的机器指令和汇编指令系统，只是指令的分析、执行在低档机上采用顺序进行，在高档机上采用重叠、流水或其它并行处理方式。
(完整版)计算机系统结构(课后习题答案)
第一章计算机系统结构的基本概念1. 有一个计算机系统可按功能分成4 级，每级的指令互不相同，每一级的指令都比其下一级的指令在效能上强M 倍，即第i 级的一条指令能完成第i-1 级的M 条指令的计算量。
现若需第i 级的N 条指令解释第i+1 级的一条指令，而有一段第 1 级的程序需要运行Ks ，问在第 2 、3 和 4 级上一段等效程序各需要运行多长时间？答：第2 级上等效程序需运行：(N/M)*Ks 。
第 3 级上等效程序需运行：(N/M)*(N/M)*Ks 。
第4 级上等效程序需运行：(N/M)*(N/M)*(N/M)*Ks 。
note: 由题意可知：第i 级的一条指令能完成第i-1 级的M 条指令的计算量。
而现在第i 级有N 条指令解释第i+1 级的一条指令，那么，我们就可以用N/M 来表示N/M 表示第i+1 级需(N/M) 条指令来完成第i 级的计算量。
所以，当有一段第 1 级的程序需要运行Ks 时，在第 2 级就需要(N/M)Ks ，以此类推2. 硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。
答：软件和硬件在逻辑功能上是等效的，原理上，软件的功能可用硬件或固件完成，硬件的功能也可用软件模拟完成。
但是实现的性能价格比，实现的难易程序不同。
在DOS 操作系统时代，汉字系统是一个重要问题，早期的汉字系统的字库和处理程序都固化在汉卡(硬件)上，而随着CPU硬盘、内存技术的不断发展，UCDOS把汉字系统的所有组成部份做成一个软件。
3. 试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与影响。
答：计算机系统结构、计算机组成、计算机实现互不相同，但又相互影响。
(1) 计算机的系统结构相同，但可采用不同的组成。
如IBM370 系列有115、125 、135、158 、168 等由低档到高档的多种型号机器。
从汇编语言、机器语言程序设计者看到的概念性结构相同，均是由中央处理机/ 主存，通道、设备控制器，外设 4 级构成。
计算机体系结构课后习题原版答案
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
存储程序计算机：冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
计算机体系结构课后习题原版答案_张晨曦著
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
存储程序计算机：冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
完整版计算机体系结构课后习题原版答案-张晨曦著资料
第1章计算机系统结构的基本概念 (1)第2章指令集结构的分类 (6)第3章流水线技术 (8)第4章指令级并行 (21)第5章存储层次 (30)第6章输入输出系统 (38)第7章互连网络 (41)第8章多处理机 (45)第9章机群 (45)第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
计算机体系结构课后习题原版答案PDF版 张晨曦
令系统结构分为堆栈结构、累加器结构和通用寄存器结构。 2.3 常见的 3 种通用寄存器型指令集结构的优缺点有哪些？ 答：
指令系统结构类型 优 点 缺 点
指令字长固定，指令结构简 寄存器-寄存器型 （0，3） 洁，是一种简单的代码生成 模型，各种指令的执行时钟 周期数相近。 可以在 ALU 指令中直接对 寄存器-存储器型 （1，2） 存储器操作数进行引用，而 不必先用 load 指令进行加 载。容易对指令进行编码， 目标代码比较紧凑。
系列机： 由同一厂家生产的具有相同系统结构、 但具有不同组成和实现的一系列不同型号的 计算机。 软件兼容： 一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算 机上运行。差别只是执行时间的不同。 向上（下）兼容：按某档计算机编制的程序，不加修改就能运行于比它高（低）档的计算机。 向后（前）兼容：按某个时期投入市场的某种型号计算机编制的程序，不加修改地就能运行 于在它之后（前）投入市场的计算机。 兼容机：由不同公司厂家生产的具有相同系统结构的计算机。 模拟： 用软件的方法在一台现有的计算机 （称为宿主机） 上实现另一台计算机 （称为虚拟机） 的指令系统。 仿真： 用一台现有计算机 （称为宿主机） 上的微程序去解释实现另一台计算机 （称为目标机） 的指令系统。 并行性： 计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。 只要在时间上相 互重叠，就存在并行性。它包括同时性与并发性两种含义。 时间重叠：在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地 使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。 资源重复：在并行性概念中引入空间因素，以数量取胜。通过重复设置硬件资源，大幅度地 提高计算机系统的性能。 资源共享：这是一种软件方法，它使多个任务按一定时间顺序轮流使用同一套硬件设备。 耦合度：反映多机系统中各计算机之间物理连接的紧密程度和交互作用能力的强弱。 紧密耦合系统：又称直接耦合系统。在这种系统中，计算机之间的物理连接的频带较高，一 般是通过总线或高速开关互连，可以共享主存。 松散耦合系统：又称间接耦合系统，一般是通过通道或通信线路实现计算机之间的互连，可 以共享外存设备（磁盘、磁带等） 。计算机之间的相互作用是在文件或数据集一级上进行。 异构型多处理机系统：由多个不同类型、至少担负不同功能的处理机组成，它们按照作业要 求的顺序， 利用时间重叠原理， 依次对它们的多个任务进行加工， 各自完成规定的功能动作。 同构型多处理机系统： 由多个同类型或至少担负同等功能的处理机组成， 它们同时处理同一 作业中能并行执行的多个任务。
最新计算机体系结构课后习题原版答案-张晨曦著
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
存储程序计算机：冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
计算机体系结构课后答案
计算机体系结构课后答案【篇一：计算机体系结构习题(含答案)】1、尾数用补码、小数表示，阶码用移码、整数表示，尾数字长p=6（不包括符号位），阶码字长q=6（不包括符号位），为数基值rm=16，阶码基值re=2。
对于规格化浮点数，用十进制表达式写出如下数据（对于前11项，还要写出16进值编码）。
（1）最大尾数（8）最小正数（2）最小正尾数（9）最大负数（3）最小尾数（10）最小负数（4）最大负尾数（11）浮点零（5）最大阶码（12）表数精度（6）最小阶码（13）表数效率（7）最大正数（14）能表示的规格化浮点数个数2．一台计算机系统要求浮点数的精度不低于10-7.2，表数范围正数不小于1038，且正、负数对称。
尾数用原码、纯小数表示，阶码用移码、整数表示。
(1) 设计这种浮点数的格式(2) 计算（1）所设计浮点数格式实际上能够表示的最大正数、最大负数、表数精度和表数效率。
3．某处理机要求浮点数在正数区的积累误差不大于2-p-1 ，其中，p是浮点数的尾数长度。
(1) 选择合适的舍入方法。
(2) 确定警戒位位数。
(3) 计算在正数区的误差范围。
4．假设有a和b两种不同类型的处理机，a处理机中的数据不带标志符，其指令字长和数据字长均为32位。
b处理机的数据带有标志符，每个数据的字长增加至36位，其中有4位是标志符，它的指令数由最多256条减少到不到64条。
如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。
对于一个由1000条指令组成的程序，分别计算这个程序在a处理机和b处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？5．一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。
(1) 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。
6．某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令3类，并假设每个地址字段的长度均为6位。
完整版计算机体系结构课后习题原版答案-张晨曦著培训讲学
完整版计算机体系结构课后习题原版答案-张晨曦著第1章计算机系统结构的基本概念 (2)第2章指令集结构的分类 (10)第3章流水线技术 (15)第4章指令级并行 (35)第5章存储层次 (48)第6章输入输出系统 (62)第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
计算机体系结构课后答案
计算机体系结构课后答案【篇一：计算机体系结构习题(含答案)】1、尾数用补码、小数表示，阶码用移码、整数表示，尾数字长p=6（不包括符号位），阶码字长q=6（不包括符号位），为数基值rm=16，阶码基值re=2。
对于规格化浮点数，用十进制表达式写出如下数据（对于前11项，还要写出16进值编码）。
（1）最大尾数（8）最小正数（2）最小正尾数（9）最大负数（3）最小尾数（10）最小负数（4）最大负尾数（11）浮点零（5）最大阶码（12）表数精度（6）最小阶码（13）表数效率（7）最大正数（14）能表示的规格化浮点数个数2．一台计算机系统要求浮点数的精度不低于10-7.2，表数范围正数不小于1038，且正、负数对称。
尾数用原码、纯小数表示，阶码用移码、整数表示。
(1) 设计这种浮点数的格式(2) 计算（1）所设计浮点数格式实际上能够表示的最大正数、最大负数、表数精度和表数效率。
3．某处理机要求浮点数在正数区的积累误差不大于2-p-1 ，其中，p是浮点数的尾数长度。
(1) 选择合适的舍入方法。
(2) 确定警戒位位数。
(3) 计算在正数区的误差范围。
4．假设有a和b两种不同类型的处理机，a处理机中的数据不带标志符，其指令字长和数据字长均为32位。
b处理机的数据带有标志符，每个数据的字长增加至36位，其中有4位是标志符，它的指令数由最多256条减少到不到64条。
如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。
对于一个由1000条指令组成的程序，分别计算这个程序在a处理机和b处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？5．一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。
(1) 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。
6．某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令3类，并假设每个地址字段的长度均为6位。
计算机体系结构课后习题
第1章 计算机系统结构的基本概念1.1 试用实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系。
答：如在设计主存系统时，确定主存容量、编址方式、寻址范围等属于计算机系统结构。
确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成。
选择存储芯片类型、微组装技术、线路设计等属于计算机实现。
计算机组成是计算机系统结构的逻辑实现。
计算机实现是计算机组成的物理实现。
一种体系结构可以有多种组成。
一种组成可以有多种实现。
1.2 计算机系统设计中经常使用的4个定量原理是什么？并说出它们的含义。
答：（1）以经常性事件为重点。
在计算机系统的设计中，对经常发生的情况，赋予它优先的处理权和资源使用权，以得到更多的总体上的改进。
（2）Amdahl 定律。
加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。
（3）CPU 性能公式。
执行一个程序所需的CPU 时间 = IC ×CPI ×时钟周期时间。
（4）程序的局部性原理。
程序在执行时所访问地址的分布不是随机的，而是相对地簇聚。
1.3 计算机系统中有三个部件可以改进，这三个部件的部件加速比为：部件加速比1=30； 部件加速比2=20； 部件加速比3=10（1） 如果部件1和部件2的可改进比例均为30%，那么当部件3的可改进比例为多少时，系统加速比才可以达到10？（2） 如果三个部件的可改进比例分别为30%、30%和20%，三个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？解：（1）在多个部件可改进情况下，Amdahl 定理的扩展：∑∑+-=iii n S F F S )1(1已知S 1＝30，S 2＝20，S 3＝10，S n ＝10，F 1＝0.3，F 2＝0.3，得：）（）（10/20/0.330/0.30.30.3-111033F F +++++=得F 3＝0.36，即部件3的可改进比例为36%。
最新计算机体系结构课后习题原版答案-张晨曦著
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
存储程序计算机：冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
(完整版)计算机体系结构课后习题
计算机体系结构课后习题1.1 Three enhancements with the following speedups are proposed for a new architecture : Speedup1=30Speedup2=20Speedup3=15Only one enhancement is usable at a time.（1）If enhancements 1 and 2 are each usable for 25% of the time ,what fraction of the time must enhancement 3 be used to achieve an overall speedup of 10?（2）Assume the enhancements can be used 25%,35% and 10% of the time for enhancements 1,2,and 3,respectively .For what fraction of the reduced execution time is no enhancement in use?（3）Assume ,for some benchmark,the possible fraction of use is 15% for each of enhancements 1 and 2 and 70% for enhancement 3.We want to maximize performance .If only one enhancement can be implemented ,which should it be ?If two enhancements can be implemented ,which should be chosen?答：(1)Assume: the fraction of the time enhancement 3 must be used to achieve an overall speedup of 10 is x.Speedup overall=1(1−Fracion enℎanced)+Fration enℎancedSpeedup enℎanced10=1(1−25%−25%−x)+25%30+25%20+x15So , x=45%(2)Assume:The total execution time before the three enhancements can be used is Timebefore ，The execution time for no enhancement is Timeno.Time no=(1−25%−35%−10%)×Time beforeThe total execution time after the three enhancements can be used is TimeafterTime after=Time no+25%30×Time before+35%20×Time before+10%15×Time beforeSo，Time noTime after=90.2%(3)By Speedup overall=1(1−Fracion enℎanced)+Fration enℎancedSpeedup enℎanced If only one enhancement can be implemented：Speedup overall1=1(1−15%)+15%30=1.17Speedup overall2=1(1−15%)+15%20=1.166Speedup overall3=1(1−15%)+15%15=2.88So，we must select enhancement 1 and 3 to maximize performance.Speedup overall=1(1−Fracion enℎanced)+Fration enℎancedSpeedup enℎancedSpeedup overall12=1(1−15%−15%)+15%30+15%20=1.40Speedup overall13=1(1−15%−70%)+15%30+70%15=4.96Speedup overall23=1(1−15%−70%)+15%20+70%15=4.90So，we must select enhancement 1 and 3 to maximize performance.1.2 Suppose there is a graphics operation that accounts for 10% of execution time in an application ,and by adding special hardware we can speed this up by a factor of 18 . In further ,we could use twice as much hardware ,and make the graphics operation run 36 times faster.Give the reason of whether it is worth exploring such an further architectural change?答：Speedup overall=1(1−Fracion enℎanced)+Fration enℎancedSpeedup enℎancedSpeedup overall1=1(1−10%)+10%18=10.9+0.0055555=1.104Speedup overall2=1(1−10%)+10%36=10.9+0.0027777=1.108So，It is not worth exploring such an further architectural change.1.3 In many practical applications that demand a real-time response,the computational workload W is often fixed.As the number of processors increases in a parallel computer,the fixed workload is distributed to more processors for parallel execution.Assume 20 percent of W must be executed sequentially ,and 80 percent can be executed by 4 nodes simultaneously .What is a fixed-load speedup?答：Speedup overall=1(1−Fracion enℎanced)+Fration enℎancedSpeedup enℎancedSpeedup overall1=WW×20%+W×80%4=10.2+0.2=2.5So，a fixed-load speedup is 2.5.2.1 There is a model machine with nine instructions,which frequencies are ADD(0.3), SUB(0.24), JOM(0.06), STO(0.07), JMP(0.07), SHR(0.02), CIL(0.03), CLA(0.2), STP(0.01),respectively. There are several GPRs in the machine.Memory is byte addressable,with accessed addresses aligned .And the memory word width is 16 bit.Suppose the nine instructions with the characteristics as following :Two operands instructionsTwo kinds of instruction lengthExtended codingShorter instruction operands format:R(register)-R(register)Longer instruction operands format:R(register)-M(memory)With displacement memory addressing modeA. Encode the nine instructions with Huffman-coding, and give the average code length.B. Designed the practical instruction codes,and give the average code length.C. Write the two instruction word formats in detail.D. What is the maximum offset for accessing memory address?答：Huffman coding by Huffman treeADD30%01SUB24% 11CLA 20% 10JOM6% 0001STO7%0011JMP7%0010SHR2%000001CIL3%00001STP1%000000So，the average code length is∑p i×l i=2.61bits9i=1（B）Two kinds of instruction length extended codingADD30%01 SUB 24% 11 CLA20% 10 JOM6% 11000 STO7%11001 JMP7%11010 SHR2%11011 CIL3%11100 STP1%11101 So，the average code length isOpcode2bitsRegister3bitsRegister3bitsopcode5bitsRegister3bitsRegister3bitsoffset5bits （D）The maximum offset for accessing memory address is 32 bytes.3.1Identify all of the data dependences in the following code .Which dependences are data hazards that will be resolved via forwarding? ADD R2,R5,R4 ADD R4,R2,R5 SW R5,100(R2) ADD R3,R2,R4 答：3.2How could we modify the following code to make use of a delayed branch slot? Loop: LW R2,100(R3) ADDI R3,R3,#4 BEQ R3,R4,Loop 答： LW R2,100(R3) Loop: ADDI R3,R3,#4 BEQ R3,R4,Loop Delayed branch slot LW R2,100(R3)3.3Consider the following reservation table for a four -stage pipeline with a clock cycle t=20ns. A. What are the forbidden latencies and the initial collision vector? B. Draw the state transition diagram for scheduling the pipeline. C. Determine the MAL associated with the shortest greedy cycle.D. Determine the pipeline maximumthroughput corresponding to the MAL and given t.s1 s2 s3 s4答：A. the forbidden latencies F={1,2,5}the initial collision vectorC=(10011)B.the state transition diagramC. MAL (Minimal Average Latency)=3 clock cyclesD. The pipeline maximum throughput H k=1/(3×20ns)3.4Using the following code fragment:Loop: LW R1,0(R2); load R1 from address 0+R2ADDI R1,R1,#1;R1=R1+1SW0(R2),R1;store R1 at address 0+R2ADDI R2,R2,#4;R2=R2+4SUB R4,R3,R2;R4=R3-R2BNEZ R4,Loop;Branch to loop if R4!=0Assume that the initial value of R3 is R2+396.Throughout this exercise use the classic RISC five-stage integer pipeline and assume all memory access take 1 clock cycle.A. Show the timing of this instruction sequence for the RISC pipeline without any forwarding or bypassing hardwarebut assuming a register read and a write in the same clock cycle “forwards”through the register file. Assume that the branch is handled by flushing the pipeline. If all memory references take 1 cycle, how many cycles does this loop take to execute?B. Show the timing of this instruction sequence for the RISC pipeline with normal forwarding and bypassing hardware. Assume that the branch is handled by predicting it as not taken. If all memory reference take 1 cycle, how many cycles does this loop take to execute?C. Assume the RISC pipeline with a single-cycle delayed branchand normal forwarding and bypassing hardware. Schedule the instructions in the loop including the branch delay slot. You may reorder instructions and modify the individual instruction operands, but do not undertake other loop transformations that change the number or opcode of the instructions in the loop. Show a pipeline timing diagram and compute the number of cycles needed to execute the entire loop.答：A. ·The loop iterates 396/4=99 times.·Go through one complete iteration of the loop and the first instruction in the next iteration.·Total length=the length of iterations 0 through 97(The first 98 iterations should be of the same length) +the length of the last iteration.·We have assumed the version of DLX described in Figure 3.21(Page 97) in the book,which resolves branches in MEM.·From this Figure, the second iteration begin 17 clocks after the first iteration and the last iteration takes 18 cycles to complete.·Total length=17×98+18=1684 clock cyclesB. ·From this Figure, the second iteration begin 10 clocks after the first iteration and thelast iteration takes 11 cycles to complete.·Total length=10×98+11=991 clock cyclesC. Loop: LW R1,0(R2);load R1 from address 0+R2ADDI R1,R1,#1;R1=R1+1SW0(R2),R1;store R1 at address 0+R2ADDI R2,R2,#4;R2=R2+4SUB R4,R3,R2;R4=R3-R2BNEZ R4,Loop;Branch to loop if R4!=0Reorder instructions to :Loop: LW R1,0(R2); load R1 from address 0+R2ADDI R2,R2,#4; R2=R2+4SUB R4,R3,R2;R4=R3-R2ADDI R1,R1,#1;R1=R1+1BNEZ R4,Loop;Branch to loop if R4!=0SW-4(R2),R1;store R1 at address 0+R2·From Figure the second iteration begin 6 clocks after the first iteration and the last iteration takes 10 cycles to complete.·Total length=6×98+10=598 clock cyclesLoop: LW R1,0(R2); load R1 from address 0+R2stallADDI R1,R1,#1;R1=R1+1SW0(R2),R1;store R1 at address 0+R2ADDI R2,R2,#4; R2=R2+4SUB R4,R3,R2;R4=R3-R2stallBNEZ R4,Loop;Branch to loop if R4!=0stallLoop: LW R1,0(R2);load R1 from address 0+R2(stall)ADDI R2,R2,#4;R2=R2+4ADDI R1,R1,#1;R1=R1+1SW-4(R2),R1;store R1 at address 0+R2SUB R4,R3,R2;R4=R3-R2stallBNEZ R4,Loop;Branch to loop if R4!=0stallLoop: LW R1,0(R2);load R1 from address 0+R2(stall)ADDI R2,R2,#4;R2=R2+4SUB R4,R3,R2;R4=R3-R2(stall)ADDI R1,R1,#1;R1=R1+1BNEZ R4,Loop;Branch to loop if R4!=0(stall)SW-4(R2),R1;store R1 at address 0+R23.5Consider the following reservation table for a four-stage pipeline.A. What are the forbidden latencies and the initial collision vector?B. Draw the state transition diagram for scheduling the pipeline.C. Determine the MAL associated with the shortest greedy cycle.D. Determine the pipeline maximum throughput corresponding to the MAL.E. According to the shortest greedy cycle , put six tasks into the pipeline ,determine the pipeline答：A. the forbidden latencies are {2,4,6}the initial collision vector C=(101010)B.the state transition diagram:E. According to the shortest greedy cycle , put six tasks into the pipeline.The best scheduling is the greedy cycle(l,7).because :according to (1,7) scheduling :actual throughput Hk=6/(1+7+1+7+1+7)=6/(24 cycles)according to (3,5) scheduling :actual throughput Hk=6/(3+5+3+5+3+7)=6/(26 cycles)according to (5,3) scheduling :actual throughput Hk=6/(5+3+5+3+5+7)=6/(28 cycles)4.1 The following C program is run (with no optimizations) on a machine with a cache that has four-word(16-byte)blocksand holds 256 bytes of data:inti,j,c,stride,array[256];…for(i=0;i<10000;i++)for(j=0;j<256;j=j+stride)c=array[j]+5;if we consider only the cache activity generated by references to the array and we assume that integer sare words, what is the expected miss rate when the cache is direct-mapped and stride=132? How about if stride=131? Would either of these change if the cache were two-way set associative?答：If stride=132 and the cache is direct-mapped Page 201、211·The block number of the cache is 256/16=16·The block address of array[0]= ⌊0/16⌋=0·The block number that array[0]maps to cache : 0 mod16=0·The block address of array[132]= ⌊132×4/16 ⌋=33·The block number that array[132]maps to cache : 33 mod 16=1So,miss rate=2/210000=1/10000If stride=131 and the cache is direct-mapped Page 201、211·The block number of the cache is 256/16=16·The block address of array[0]=⌊ 0/16 ⌋=0·The block number that array[0]maps to cache : 0 mod16=0·The block address of array[131]= ⌊131×4/16 ⌋=32·The block number that array[131]maps to cache:32 mod 16=0So,miss rate=210000/210000=1If stride=132 and the cache is two-way set associative Page 224-227、211·The block number of the cache is 256/16=16·The set number of the cache is 16/2=8·The block address of array[0]= ⌊0/16⌋=0·The set number that array[0]maps to cache : 0 mod 8=0·The block address of array[132]= ⌊132×4/16⌋=33·The set number that array[132]maps to cache :33 mod 8=1So,miss rate=2/210000=1/10000If stride=131 and the cache is two-way setassociative Page 224-227、211·The block number of the cache is 256/16=16·The set number of the cache is 16/2=8·The block address of array[0]= ⌊0/16⌋=0·The set number that array[0]maps to cache : 0 mod 8=0·The block address of array[131]=⌊ 131×4/16 ⌋=32·The set number that array[131]maps to cache :32 mod 8=0So,miss rate=2/210000=1/100004.2 Consider a virtual memory system with the following properties:40-bitvirtualbyteaddress16-KBpages36-bitphysicalbyteaddress(1)whatisthetotalsizeofthepagetableforeachprocessonthismachine,assumingthatthevalid,protecti on,dirty,andusebitstakeatotalof4bitsandthatallthevirtualpagesareinuse?(Assumethatdiskaddresse sarenotstoredinthepagetable)(2)Assumethatthevirtualmemorysystemisimplementedwithatwo-wayset-associativeTLBwithatotal of256TLBentries.Showthevirtual-to-physicalmappingwithafigure.Makesuretolabelthewidthofallfie ldsandsignals.答：So,the total size of the page table for each process on this machine is:2(40-14)×(4+(36-14))bit=226×26bit=208M(Byte)。
[完整版]计算机体系结构课后习题原版答案解析_张晨曦著
![[完整版]计算机体系结构课后习题原版答案解析_张晨曦著](https://img.taocdn.com/s3/m/108813164b73f242326c5f36.png)
第1章计算机系统结构的基本概念 (1)第2章指令集结构的分类 (6)第3章流水线技术 (8)第4章指令级并行 (21)第5章存储层次 (30)第6章输入输出系统 (38)第7章互连网络 (41)第8章多处理机 (45)第9章机群 (45)第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.5 课后习题1.1 概述电子计算机的发展经过了哪几代？各代的基本特征是什么？1.2 计算机软件包括哪几类？各部件的作用是什么？1.3 简述冯·诺依曼计算机的特点。
1.4 计算机硬件有哪些部件，各部件的作用是什么？1.5 计算机系统从功能上可划分为哪些层次？各层次在计算机系统中起什么作用?1.6 简述存储程序计算机在体系结构上的主要特点并对其特点进行简要的分析。
1.7 解释下列英文缩写的含义：CPU、M.M、PC、CU、ALU、ACC、MQ、MAR、MDR、I/O、ISA、MIPS、CPI、FLOPS1.8 什么是CPU？什么是存储容量？什么是机器字长？1.9 指令和数据均存放内存中，CPU如何从时间和空间区分它们是指令还是数据？课后习题答案1.1 （1）第一代电子管计算机采用十进制运算，电路结构十分复杂，体积庞大，占了相当大的空间，耗电量也很大。
而且需用手工搬动开关和拔、插电缆来编制程序，使用极不方便。
（2）第二代晶体管计算机具有体积小、低耗电以及载流子高速运行的特点，使真空管望尘莫及。
（3）第三代集成电路计算机利用光刻技术把晶体管、电阻、电容等构成的单个电路制作在一块极小的硅片上。
进一步发展，实现了将成百上千这样的门电路全部制作在一块极小(如几个平方毫米)的硅片上，并引出与外部连接的引线，这样，一次便能制作成成百上千相同的门电路，又一次大大地缩小了计算机的体积，大幅度下降了耗电量，极大地提高了机器的可靠性。
1.2 计算机的软件通常又可以分为两大类：系统软件和应用软件。
系统软件又称为系统程序，主要用来管理整个计算机系统，监视服务，使系统资源得到合理调度，确保高效运行。
应用软件又称为应用程序，它是用户根据任务需要所编制的各种程序。
1.3 冯·诺依曼计算机的特点是：·计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成。
·指令和数据以同等地位存放于存储器内，并可按地址寻访。
·指令和数据均用二进制码表示。
·指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置。
·指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。
·机器以运算器为中心。
输入输出设备与存储器的数据传送通过运算器。
1.4 ALU (Arithmetic Logic Unit)叫做算术逻辑运算单元(简称算术逻辑部件)，用来完成算术逻辑运算。
CU (Control Unit)叫做控制单元，用来解释存储器中的指令，并发出各种操作命令来执行指令。
ALU和CU是CPU的核心部件。
I/O设备也受CU控制，用来完成相应的输入、输出操作。
1.5 第1级是微程序机器级，其机器语言是微指令集，工作于该级的程序员实际上是计算机系统的设计人员，他们使用微程序解释机器指令系统、实际上是实现计算机指令集中每一条指令的功能。
第2级是传统机器级。
它所提供的是那些计算机硬件可以读懂并可直接操纵计算机硬件工作的二进制信息。
第3级是操作系统虚拟机。
从操作系统的基本功能来看，一方面它要直接管理传统机器中的软、硬件资源，另一方面它又是传统机器的引申。
第4级是汇编语言虚拟机。
这一级的机器语言是汇编语言，用汇编语言编写的程序，首先要翻译成第3级和第2级语言，然后再由相应的机器执行。
第5级是高级语言虚拟机。
这一级的机器语言就是各种高级语言。
第6级是应用语言虚拟机。
这一级是为使计算机满足某种特殊用途而专门设计的，因此这一级语言就是各种面向问题的应用语言。
1.6 存储程序计算机在体系结构上的主要特点是：①机器以运算器为中心。
②采用存储程序原理。
③存储器是按地址访问的、线性编址的空间。
④控制流由指令流产生。
⑤指令由操作码和地址码组成。
⑥数据以二进制编码表示，采用二进制方式运算。
对其特点的分析：（1）分布的输入输出处理能力存储程序计算机以运算器为中心，所有部件的操作都由控制器集中控制，这一特点带来了慢速输入/出操作占用快速运算器的矛盾。
（2）保护的存储器空间虽然传统存储程序计算机的存储程序原理现在仍为大多数计算机所采用，但对于是否把指令和数据放在同一存储器中这一点，不同的计算机却有不同的考虑。
（3）存储器组织结构的发展按地址访问的存储器具有结构简单、价格便宜、存取速度快等优点。
但是在数据处理时，往往要求查找在内容上具有某种特点的信息。
（4）并行处理技术传统的存储程序计算机解题算法是顺序型的，即使问题本身可以并行处理，由于程序的执行受程序计数器控制，故只能是串行、顺序地执行。
（5）指令集的发展指令集是传统机器程序员所看到机器的主要属性。
指令仍由操作码和地址码两部分组成，它会在两个方面对计算机体系结构设计产生重大影响，一是指令集的功能，二是指令的地址空间和寻址方式。
1.7解：全面的回答应分英文全称、中文名、中文解释三部分。
CPU——Central Processing Unit，中央处理机（器）。
M.M—— Main Memory ，主存储器。
PC——Program Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器。
CU——Control Unit，控制单元（部件），控制器中产生微操作命令序列的部件，为控制器的核心部件。
ALU——Arithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部。
ACC——Accumulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器。
MQ ——Multiplier-Quotient Register ，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。
MAR ——Memory Address Register ，存储器地址寄存器，内存中用来存放想要访问存储单元地址的寄存器。
MDR ——Memory Data Register ，存储器数据缓冲寄存器，主存中用来存放从某单元读出、或写入某存储单元数据的寄存器。
I/O ——Input/output equipment ，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。
ISA ——instruction set architecture ，ISA ，指令集结构。
MIPS ——Million Instruction Per Second ，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。
CPI ——Cycle Per Instruction ，执行一条指令所需的时钟周期(主频的倒数)数。
FLOPS ——Floating Point Operation Per Second ，每秒浮点运算次数来衡量运算速度。
1.8 CPU ——中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；（早期的运、控不在同一芯片上）。
存储容量——存储器中可存二进制代码的总量；（通常主、辅助存储容量分开描述）。
机器字长——CPU 能同时处理的数据位数。
1.9 解：计算机区分指令和数据有以下2种方法： ●通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
●通过地址来源区分，由PC 提供存储单元地址的取出的是指令，由指令地址码这部分提供存储单元地址的取出的是操作数。
2.7 课后习题2.1 已知：a=+2，b=－2，根据定义求a 和b 的反码[]a原、[]b 原。
设n=8。
2.2 已知：a=+2，b=－2，根据定义求a 和b 的反码[]a 反、[]b 反。
设n=8。
2.3 已知：a=+2，b=－2，根据定义求a 和b 的补码[]a补、[]b 补。
设n=8。
2.4 已知：11001=+x ，21011=-x ，求12+x x 。
2.5 已知：11001=+x ，20101=-x ，求12+x x 。
2.6 将下列二进制数转换为八进制和十六进制（1） （2）2.7 将下列二进制数转换为三十二进制（1）01 （2）112.8 将下列十进制小数转换为二进制小数（1）0.375 （2）0.81252.9 以下列形式表示（5382）10（1）8421 码； （2）余3 码；（3）2421 码； （4）二进制数。
2.10 对下列 ASCII 码进行译码：1001001， 0100001，1100001，11101111000101， 1010000，1010111，0100100课后习题答案2.1 根据公式有：[]a 原= a= （0000 0010）2；[]b 原= 2n-1－b = 28-1－（－2） = 27+2 = 1000 0000 + 10 =（1000 0010）2。
2.2 根据公式有： [a]反= a= （0000 0010）2；[b]反= 2n －| b | － 1= 28－|－2| －1=28－3= 1 0000 0000 － 11=（1111 1101）2。
2.3 根据公式有： [a]补= a= （0000 0010）2；[b]补= 2n －| b | = 28－|－2| = 28 －2 =1 0000 0000 － 10= （1111 1110）22.4即[]12=11101反+x x ，所以12=-0010+x x 2.5即[]12反+x x ，所以12=00100+x x 2.6 （1）（234）8 （9C ）16（2）（351）8（E9）162.7 （1）（XM ）32（2）（WY ）322.8 （1）（0.011）2 （2）（0.1101）22.9 （1）0101 0011 1000 0010。
（2）1000 0110 1011 0101。
（3）1011 0011 1110 0010。
（4）10 。
2.10 ASCII 码译码分别为 I ，！，a ，w ，E ，P ，W ，＄。
3.12 课后习题3.1下列函数当变量（A ，B ，C ，…）取哪些值时，F 的值为1。
（1）=+F AB AC （2）（3）F AB AB =+()()()()F A B C A B C A B C A B C =++++++++（4）（5）3.2用卡诺图法将下列函数化为最简“与或”表达式：（1）（2） （3） （4） 3.3求下列函数的最简“或与”式：（1） （2） 3.4已知的全部质蕴涵为。
求F 的最简与或式。
要求：列质蕴涵表，找必要质蕴涵，列简化的质蕴涵表，找最小质蕴涵覆盖。
3.5用卡诺图化简如下函数，并列出它们的质蕴涵项和必要质蕴涵项：（1）（2） 3.6分别用与非门、或非门设计如下逻辑电路：（1）三变量的非一致电路；（2）三变量的偶数电路；（3）全减器。