电子技术第02讲(逻辑门电路、组合逻辑电路)

1
&
Y
1
&
1
A B
1
&
1
Y
1
24
方法：证明两者具有相同的最简逻辑式。
A B
1
1 &
1
Y
Y=AB+AB
&
1
A B
1
&
1
Y
1
Y=(A+B)(A+B) =AB+AB
25
例4： ：化简Y＝AD+CD+AC+BC+DC，并用
CT74LS20双4输入“与非”门组成电路。
Y＝AD+CD+AC+BC+DC
22
例2： A
& M 1
组合逻辑电路的分析
&
Y
B
&
M=1(高电平）： Y=A Y=AM BM = AM+BM M=0(低电平）： Y=B
本图功能：二选一电路。
数据选择器
M=0时：门1输出恒为1，A信号被拒之门外。
23 零电平对与非门的封门作用。
例3： 证明：下面两电路具有相同的逻辑功能。
A B
1
Bn
Sn = Cn (An Bn)
Cn
＝1
&
Sn
1
Cn+1
Cn+1 = AnBn+Cn(An Bn)
46
用4个全加器构成一个4 位二进制加法器 An
Bn Cn
S3
全加器
Sn
Cn+1
S2
S1
S0
C4
全加器
全加器
全加器
全加器
C0
B3
A3Байду номын сангаас
B2
A2
B1
A1
B0
A0
47
74LS83
20.8 编码器
I2
I3
50
2. 8线—3线编码器（3位二进制编码器） I7 I1 I0 输入
全加器真值表 Cn An Bn Sn Cn+1 0 0 0 0 0 全加器逻辑函数式
0
0
0
1
1
0
1
1
0
0
Sn = Cn (An Bn) Cn+1 = AnBn+Cn(An Bn)
0
1
1
0
1
0
0
1
1
0
1
1 1
0
1 1
1
0 1
0
0 1
1
1 1
45
由2个半加器构成一个全加器 An 半加器 ＝1 & 全加器
说明
一个组件内部 有四个门，每 个门有两个输 入端一个输出 端。
一个组件内有两 个门，每个门有 4个输入端。
T1008 T1086 T1021
74LS21 74LS20
74LS30 74LS04
T1002
只一个门，8个 输入端。
12 有6个反相器。
六反相器
三、TTL门电路的主要技术参数 1) 输出高电平、低电平 高电平: 3.4V--4V 以上 低电平: 0.3V--0.4V以下 2)噪声容限电压：反映门电路抗干扰能力
用途: 将数字或信号（输入）编成二进制代码 （输出）。 常用类型: 4线—2线编码器
8线—3 线编码器
16线—4 线编码器 选择编码器依据：输入信号的个数
48
一、二进制编码器 1. 4线—2 线编码器（2位二进制编码器） （1） 真值表 I3 I2 I1 I0 Y1 I3 0 I2 0 0 I1 0 1
MOS型（Metal-OxideSemiconductor，MOS）
NMOS CMOS
TTL — 晶体管-晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路
3
20.3.1 TTL集成门电路（P235）
一、 TTL与非门的基本原理 R1 3k P b1 N
+5V
R2 R4 T3 R5 T4
14 13 12 11 10 9
& & 8
1
2
3
4
5
6
7
地GND
11
常用TTL逻辑门电路（见附录F）
名称
四2输入与非门 四2输入或门 四2输入或非门 四2输入与门 四2输入异或门 双4输入与门 双4输入与非门 8输入与非门
国际常用 国产部标型号 系列型号 74LS00 74LS32 74LS02 74LS08 74LS86 T1000
3、 写出最简“与或” 式
1 0
1 1 1 0 1 1
0
1 0 1
1
1 1 1
0
0 0 0
0
0 0 0
YA=A
YB= AB YC= ABC 37
4、画逻辑图
组合逻辑电路的设计例3
YA=A
A B
YB= AB
YC= ABC
YA
&
YB
&
&
YC
C
38
组合电路设计关键：找出输入变量、 输出变量，根据题意列真值表 写出逻辑表达式
组合逻辑电路的设计例2
L=AB +AC +BC = AB • AC • BC
A B C
&
& &
L
&
35
组合逻辑电路的设计例3
例3
旅客列车分特快、直快和普快，并依此为优先通 行顺序。某站在同一时间只能有一趟列车从车站 开出，即只能给出一个开车信号，试画出满足上 述要求的逻辑电路。设A、B、C分别代表特快、直 快、普快，开车信号分别为YA、YB、YC。
截止
1 E
0
E
A B
R1 3k D b1
+5V
R2 R4 T3 R5 T5 高阻态 T4
c1
T1
导通
T2
F
R3
截止
18
3.三态门的符号及功能表
符号 使能端 低电平 有效时 功能表
A B
&
F
E0
F AB
输出高阻
E1
E
符号 使能端 高电平 有效时
功能表 F
A B
&
E
E 1
F AB
输出高阻
19
E0
4.三态门的用途
三态门主要作为TTL电路与总线间的接口电路。
E1 =０
公 用 总 线
E2 =１
工作时，E1、E2、 E3分时接入高电 平。
E3 =０
20
20.6 组合逻辑电路的分析和设计
20.6.1 组合逻辑电路的分析
组合逻辑电路：用各种门电路组成的，用于实 现某种功能的复杂逻辑电路。 特点:某一时刻的输出状态仅由该时刻电路的 输入信号决定, 而与该电路在此输入信号之前 所具有的状态无关。
红灯R 黄灯Y 绿灯G
单独亮正常
黄、绿同时亮正常
其它情况不正常
29
设：灯亮为“1”，不亮为“0”， 单独亮正常 例1 黄、绿同时亮正常 正常为“0”，不正常为“1”。 1、列真值表 2、卡诺图化简 其他情况不正常
R Y G Z
0 0
0 0 0 1 0 1 1 0
0
1 0 1 0
1
0 0 0 0
第2讲
第20章 组合逻辑电路
20.3 TTL集成门电路
20.6 组合逻辑电路的分析和设计
20.7 集成组合逻辑电路——加法器 20.8 集成组合逻辑电路——编码器 20.9 集成组合逻辑电路——译码器和数字显示
1
逻辑函数的表示法
A 1 1
逻辑电路图:
B
& ≥1
& Y
四 种 表 示 方 法
逻辑代数式(逻辑表达式,逻辑函数式)
YG R 0 00 1 0 01 0 11 0 1 10 0 1
1
1
RY
1 0
1 1 1 1
1
0 1
1
1 1
RG 写逻辑式化简 Z= RYG+RYG+RYG+RYG RYG
3、写最简逻辑式 Z= RYG+RG+RY
组合逻辑电路的设计
30
4、用基本逻辑门构成逻辑电路 Z= RYG+RG+RY
1 1 1
Y=AB + AB 真值表： 将逻辑函数输入变量取值的不同组合与 所对应的输出变量值用列表的方式一一对应列出 的表格。
N个输入变量
2 n 种组合。
2
卡诺图
20.3 集成门电路
TTL (Transistor-Transistor Logic
集 成 门 电 路
双极型
ECL
Integrated Circuit , TTL) PMOS
36
组合逻辑电路的设计例3 1、列真值表 2、写逻辑式化简 BC A B C YA YB YC A 00 01 11 10 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 0 0
1
1
1
1
1
A
YA= ABC + ABC + ABC + ABC YB= ABC + ABC YC= ABC
分析方法：
组合逻辑电路图 化简
写出逻辑表达式
得出结论（逻辑功能）。 21
组合逻辑电路的分析
例1：
&
AAB
A B
&
AB
&
&
Y
BAB Y=AAB BAB =AAB + BAB =AAB + BAB =AB (A + B)= (A+B) (A+B)= 0+AB+AB +0 =AB+AB
异或门 A
B
=1
Y
的参数。
13
TTL门电路的主要参数
3) 扇出系数:
扇出系数— 输出端允许驱动的门电路的最大数目
一般，8<= N <=10。
&
≥1 &
&
14
课堂练习: 输入A、B波形如图所示, 请画出与非门
的输出（Y）波形。
A
B
&
Y Y=AB A
真值表 A B Y 0 0 0 1 1 1 B
1
1
0
1
1
0
Y
15
20.3.2 三态门
＝AD+C(D+A+B+D)
=AD+C=AD+C
=AD.C
26
C
Y 9 & 8
+5V
14 13 12 11 10
&
1
2
3
4
5
6
7
A
D
CT74LS20双4输入“与非” 门
27
20.6.2
组合逻辑电路的设计
方法步骤:
根据题意列真值表
逻辑式化简 卡诺图化简
写最简逻辑式
画逻辑电路图
28
例1: 交通灯故障监测逻辑电路的设计。
Y= AB
A
Y
Y= A
9
（非门，反相器）
TTL门电路芯片简介
如：TTL门电路芯片（四2输入与非门，型号74LS00 )
电源VCC（+5V）
14 13 12 & 11 10 9 & & 4 5
外形
8
&
1 2 3
6
7
管脚
10
地GND
TTL门电路芯片（二4输入与非门，型号74LS20 )
电源VCC（+5V）
组合逻辑电路的设计例1
&
R G Y
& &
1
Z
若要求用与非门构成 逻辑电路呢？
31
5、用与非门构成逻辑电路
组合逻辑电路的设计例1
Z= RYG+ RG+ RY =RYG + RG + RY = RYG • RG (利用反演定理A+B=AB , A+B+C=ABC)
1 1 1
• RY
&
R G
& &
A B C
c1
T1
三个PN结 导通需2.1V
T2
F
T5
uo
“0”
R3
T2、T5截止
uo=5-uR2-ube3-ube43.4V 高电平！
6
2. 输入全为高电平（3.4V）时或输入全悬空
电位被钳 在2.1V 全反偏
“1”
A B C
N
R1 3k P b1N
+5V
R2 1V R4 T3 T4 截止
c1
39
练习：P292 习题20.6.10
40
20.7-20.9
集成组合逻辑电路
20.7 加法器
20.8 编码器 20.9 译码器和显示译码器
41
20.7 加法器
(1) 半加器
半加器真值表 0
+) 1 1 1 +) 1 1 0 进位C
0
+) 0
A B S
0 0 1 0 1 0 1 0 1 1 0
C
&
Z
Y
32
组合逻辑电路的设计例2
例2 设计一个三人表决逻辑电路，要求: 三人A、B、
C各控制一个按键，按下为“1”，不按为“0”。 多数（2）按下为通过。通过时L＝1，不通过 L＝0。用与非门实现。 +5V
A
B C 要设计 的逻辑 电路 L
33
1、列真值表
A B 0 0 0 0 0 0 1 1 C 0 1 0 1 L 0 0 0 1
A B C
N
c1
T1
T2
F
T5
F A BC
T1:多发射极晶体管
R3
TTL与非门的内部结构
4
R1
N
P B N
E1 E2 E3
T1
C
E1 B E2 E3
R1 C
5
1. 输入端不全为高电平时（有0.3V低电平输入）
不足以让 T2、T5导通 R1 3k 1VP b1 N N
+5V
R2 R4 T3 R5 T4
I0
1 0
Y1 Y0 0 0 0 1
Y0
0
0
1 （2）写出关于 Y1 、Y0的逻辑式 Y1=I2 + I3 = I2 I3 Y0=I1 + I3 = I1 I3
1
0
0 0
0 0
1 0
1 1
49
（3）用与非门实现
Y1=I2 + I3 = I2 I3
Y0
&
Y1
&
Y0=I1 + I3 = I1 I3
I1
1.结构
E R1 3k D b1
+5V
R2 T2 T3 R4 T4
E
A B
c1
T1
R5
T5 R3
F
E— 控制端
16
2.工作原理
(1) 控制端E=0时的工作情况： 0 E 1 R1 3k D b1
+5V
R2
T2 R5 T5 R4
E
A B
c1
T3
T1
截止
T4
F
F AB
R3
17
(2) 控制端E=1时的工作情况
组合逻辑电路的设计例2 2、用画卡诺图化简 BC 10 00 01 11 A 0 0 0 1 0 1
0
1
1 BC
1 AB
AC
写逻辑式化简
1 0
1 1 1 0 1 1
0
1 0 1
0
1 1 1
L= ABC + ABC + ABC + ABC
3、 写出最简“与或” 式
L= AC + BC + AB
34
4、用与非门实现逻辑电路
0 0 0 1
0
1 +) 0
1
1
S=AB+AB=A B C=AB
42
半加器逻辑电路图 S=AB+AB=A B A B & ＝1 S C
C=AB
A
半加器 B
S C
43
(2) 全加器 A S C
半加器 B
本 位 加 数
An
Bn
Cn
全加器
Sn 本位和
Cn+1 本位向高位的进位
44
低位向本位的进位
T1
全导通
T2
R5
T2、T5饱和 导通
F T5 uo =0.3V
输出低电平
7
R3
输入悬空，相当于输入“1”
R1 3k b1 A B C
+5V
R2
T2 R5 T5 R3 R4
c1
T3
T1
T4
F
输入、输出的逻辑关系式： F ABC
8
与非门表示符号
A B C A
B
& Y
逻辑表示式 Y= ABC
&
Y