高等计算机体系结构考题部分答案整理与分析(1).
计算机体系结构考试卷子及答案
1.某台主频为1GHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下:求该计算机的有效CPI、MIPS和程序执行时间。
（10分）2.将计算机系统中某一功能的处理速度加快15倍，但该功能的处理时间仅占整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少？3.如果某计算机系统有3个部件可以改进，则这3个部件进改进后达到的加速比分别为：S1=30，S2=20，S3=10。
（1）如果部件1和部件2改进前的执行之间占整个系统执行的时间比例都为30%，那么，部件3改进前的执行时间占整个系统执行时间的比例为多少，才能使3个部件都改进后的整个系统的加速比Sn达到10？（2）如果3个部件改进前执行时间占整个系统执行时间的比例分别是30%，30%和20%，那么，3个部件都改进后系统的加速比是多少？未改进部件执行时间在改进后的系统执行时间中占的比例是多少？（10分）4.假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。
具体数据如下表所示:(1）改进后，各类操作的加速比分别是多少?(2）各类操作单独改进后，程序获得的加速比分别是多少?(3）4类操作均改进后，整个程序的加速比是多少?5.一台模型机的9条指令的使用频度如下：（10分）ADD（加）：26%SHR（右移）：2%SUB（减）：17%CLL（循环左移）：5%JOM（按页转移）：11%CLA（累加器清零）：15%STO（存）：2%STP（停机）：12%JMP（转移）：10%试设计这9条指令的Huffman编码的操作码表示以及其等长扩展操作码表示，并计算这两种表示的平均操作码长度。
6.有一个“Cache-主存”存储层次。
主存共分为8个块（0～7），Cache为4个块（0～3），采用直接映像方式。
（1）对于如下主存块地址流：0、2、6、1、3、7、0、1、4、5、4、6、0、7、2，如主存中内容一开始未装入Cache，请列出每次访问后Cache中各块的分配情况；（2）对于（1），指出既发生块失效又发生块争用的时刻；（3）对于（1），求出此期间的Cache命中率。
计算机系统结构复习题（含答案）
计算机系统结构复习题（含答案）计算机系统结构复习题1、虚拟机的概念虚拟机（Virtual Machine）指通过软件模拟的具有完整硬件系统功能的、运行在一个完全隔离环境中的完整计算机系统。
2、指令系统的设计方法、概念、主要原因、对象、总线的仲裁算法主要原因：因为指令系统是软件设计人员与硬件设计人员之间的一个主要分界面，也是他们之间互相沟通的一座桥梁。
对象：概念：又称指令集（instruction set）是计算机体系结构设计的核心，是计算机软、硬件接口,是指机器所具有的全部指令的集合。
它反映了计算机所拥有的基本功能。
它是机器语言程序员所看到的机器的主要属性之一。
设计方法：①、首先考虑所应实现的基本功能，确定哪些基本功能应该由硬件实现，哪些功能由软件实现比较合适。
包括指令的功能设计和指令格式的设计；②、在确定哪些基本功能用硬件来实现时，主要考虑3个因素：速度、成本、灵活性；硬件实现的特点：速度快、成本高、灵活性差软件实现的特点：速度慢、价格便宜、灵活性好③、对指令系统的基本要求完整性、规整性、正交性、高效率、兼容性。
总线仲裁算法有：静态优先级算法、固定时间片算法、（动态优先级）算法和（先来先服务）算法3、要实现两条指令在世间上重叠解释步骤是什么？为了实现两条指令在时间上重叠解释：首先需要付出空间代价，如增加数据总线、控制总线、指令缓冲器、地址加法器、相关专用通路，将指令分析部件和指令执行部件功能分开、单独设置，主存采用多体交叉存取，等等。
其次要处理好指令之间可能存在的关联，如转移的处理，指令相关，主存空间数的相关、通用寄存器组的数相关和基址值相关等的处理。
此外，还应合理调配好机器指令的微操作，使“分析”和“执行”的时间尽可能相等，以提高重叠的效率。
4、互连网络的交换方式有（线路交换）、（包交换）和（线路/包交换）5、SIMD互连网络采用（线路）交换，多处理机常采用（包）交换6、与重叠机器一样，流水机器在遇到（转移指令）指令，尤其是（条件转移指令）指令时，效率也会显著下降7、按指令与数据流的多倍性将数据流分为（SISD）、（SIMD）、（MISD）、（MIMD）四类。
计算机体系结构答案
计算机体系结构答案2021 福师网院一、填空题（每空1分，共14分）1.高速缓冲存储器的地址映象方式有三种，它们分别是：全向量方式，直接相联方式，组相联方式。
2. 虚拟存储器的三种管理方式是段式管理，页式管理和段页式管理。
3.从主存的角度来看，“Cache—主存”层次的目的是为了提高速度，而“主存—辅存”层次的目的是为了扩大容量。
4.根据指令间的对同一寄存器读和写操作的先后次序关系，数据相关冲突可分为RAW 、WAR 和WAW 三种类型。
5.当代计算机体系结构的概念包括指令集结构、计算机组成和计算机实现三个方面的内容。
二、名词解释（每题2分，共16分）计算机体系结构：答：计算机体系结构包括指令集结构、计算机组成和计算机实现三个方面的内容。
兼容机：答：不同厂家生产的具有相同计算机结构的计算机；系列机：同一厂家生产的具有相同计算机结构，但具有不同组成和实现的一系列不同档次不同型号的机器；写直达法：答：执行“写”操作时，不仅写入Cache，而且也写入下一级存储器。
高速缓冲存储器:答：为解决CPU与主存储器间速度差而在内存储器和CPU之间增加的一种存取速度远高于普通内存的特殊存储器。
延迟转移技术：答：为了使指令流水线不断流，在转移指令之后插入一条不相关的有效的指令，而转移指令被延迟执行，这种技术称为延迟转移技术。
线性流水线：答：指各段串行连接、没有反馈回路的流水线。
数据通过流水线中的各段时，每一个段最多只流过一次；非线性流水线：指各段除了有串行的连接外，还有反馈回路的流水线。
流水线的吞吐率：答：在单位时间内流水线所完成的任务数量或输出结果的数量。
并行性：答：计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。
只要在时间上相互重叠，就存在并行性。
它包括同时性与并发性两种含义。
三、简答题(每题5分，共30分）1. 如有一个经解释实现的计算机，可以按功能划分成4级。
每一级为了执行一条指令需要下一级的N条指令解释。
专升本计算机试题解析计算机组织与体系结构
专升本计算机试题解析计算机组织与体系结构计算机组织与体系结构是计算机专业中的一门重要课程，其涉及到计算机硬件组成、层次结构以及运行原理等方面的内容。
下面，本文将从试题解析的角度，对专升本计算机组织与体系结构的相关考点进行深入剖析。
一、题目一解析：题目：计算机组织与体系结构是计算机科学基础的核心课程之一，请简要介绍计算机组织与体系结构的概念，并列举一个实际计算机体系结构的例子进行说明。
解析：计算机组织与体系结构是指计算机系统硬件与软件之间的关系，涉及到计算机的层次结构及其连接方式、指令系统、中央处理器、存储器、输入输出等方面的内容。
一个实际的计算机体系结构例子是冯·诺依曼结构，它是一种基于存储程序概念的计算机体系结构，具有存储器、运算器、控制器、输入输出设备等组成部分。
二、题目二解析：题目：请简述冯·诺依曼结构与哈佛结构之间的区别，并分析各自的优缺点。
解析：冯·诺依曼结构与哈佛结构是两种不同的计算机体系结构。
冯·诺依曼结构将指令和数据存储在同一存储器中，通过地址来区分。
而哈佛结构则将指令和数据存储在不同的存储器中，具有独立的指令存储器和数据存储器。
冯·诺依曼结构的优点是简单、灵活，缺点是指令和数据的读取速度受限于存储器单元的数量。
而哈佛结构的优点是指令和数据的并行处理，提高了数据的读取速度，缺点是设计和实现较为复杂。
三、题目三解析：题目：什么是指令系统？请简要介绍指令的类型和格式。
解析：指令系统是计算机体系结构中的一个重要组成部分，用于描述计算机中各种操作的指令及其执行方式。
指令可以分为数据传输指令、算术逻辑指令、控制转移指令等类型。
指令的格式包括操作码、操作数、寻址方式等信息，常见的指令格式有固定格式、可扩展格式等。
四、题目四解析：题目：请简述中央处理器（CPU）的功能和组成部分。
解析：中央处理器是计算机体系结构中的核心部件，负责执行计算机指令、控制、处理和调度计算机的各种操作。
计算机组织架构考试题库及答案
计算机组织架构考试题库及答案计算机组织架构是计算机科学的一个重要分支，它研究的是计算机系统中硬件和软件的组成、结构、操作和设计方法。
以下是计算机组织架构的考试题库及答案，供您参考。
一、选择题1. 计算机组织架构主要研究的是计算机系统中硬件和软件的( )。
A. 组成B. 结构C. 操作D. 设计方法答案：A、B、C、D2. 计算机的中央处理器（CPU）主要由( )两部分组成。
A. 控制器和运算器B. 控制器和内存C. 运算器和内存D. 控制器和输入输出设备答案：A3. 下列哪种存储器是计算机的主要存储设备？( )A. 只读存储器（ROM）B. 随机访问存储器（RAM）C. 磁盘存储器D. 光盘存储器答案：B4. 计算机的指令包括操作码和( )。
A. 地址码B. 操作数C. 寄存器D. 指针答案：B5. 计算机的输入输出设备中，属于输入设备的是( )。
A. 打印机B. 鼠标C. 显示器D. 键盘答案：B、D二、填空题1. 计算机的中央处理器（CPU）主要由控制器和______两部分组成。
答案：运算器2. 计算机的存储器分为内存和外存，其中内存主要包括______和______。
答案：随机访问存储器（RAM）、只读存储器（ROM）3. 计算机的指令由操作码和______组成。
答案：操作数4. 计算机的______负责将指令译码，并控制计算机的运行。
答案：控制器5. 计算机的______用于存储正在运行的程序和数据。
答案：内存三、简答题1. 请简述计算机组织架构的主要研究内容。
答案：计算机组织架构主要研究计算机系统中硬件和软件的组成、结构、操作和设计方法，包括计算机的中央处理器（CPU）、内存、输入输出设备、指令系统等方面的设计和技术。
2. 请简述中央处理器（CPU）的主要功能。
答案：中央处理器（CPU）是计算机的核心部件，主要负责执行计算机指令、控制计算机运行、进行数据运算和处理等功能。
它主要由控制器和运算器两部分组成，通过控制器的控制，协调运算器和其他硬件设备的工作，完成对指令的执行和数据的处理。
《计算机组成与结构》复习题及答案 (1)
《计算机组成与结构》复习题及答案第1章一、一、选择题1、1、计算机系统应包括（）。
A）运算器、存储器、控制器B)主机与外部设备C）硬件系统与软件系统D）系统软件与应用软件2、2、下列描述不正确的是（）。
A）一种计算机的机器语言就是计算机的指令系统。
B) 汇编语言是一种符号语言，是与机器有关的语言。
C）高级语言是与机器无关的，高级语言源程序编译成目标程序之后，可在各种机器上运行。
D）只有机器语言程序在计算机中才能直接运行。
3、3、关于冯诺依曼计算机，下列叙述不正确的是（）A）计算机硬件由控制器、运算器、存储器、输入设备、输出设备五部分组成。
B) 数据和程序在计算机中都用二进制数表示，且存放于计算机的存储器这中。
C）冯诺依曼计算机是一种虚拟计算机系统。
D）目前的大多计算机还是基于冯诺依曼计算机的。
4、4、硬件在功能实现上比软件强的是（）。
A）速度快B)成本低C）灵活性强D）实现容易5、5、在计算机系统的层次结构中，不属虚拟机的层次是（）。
A）高级语言计算机B)OS语言计算机C）汇编语言计算机D）机器语言6、6、把计算机的发展史划分为四代的依据是（）。
A）计算机规模B) 计算机速度C）OS D）物理器件（逻辑元件）7、7、微型计算机出现在那一代（）A）第一代B) 第二代C）第三代D）第四代8、8、下列叙述正确的是（）。
A）大型计算机是指大型通用计算机，它属C/S模式的。
B) 巨型计算机更适合于高速度、大容量的计算机任务。
C）V AX、PDP都属于小型计算机，二者是相兼容的。
D）工作站可以认为是一种高性能的微型计算机。
9、9、下列计算任务与应用领域相匹配的是（）A）卫星与运载火箭轨道的计算/计算科学B)企业信息系统/数据处理C）程控机床加工/计算机控制D)智能机器人/人工智能10、10、对英文缩写解释正确的是（）A）CPU：中央处理单元B)ALU：算术逻辑部件C）DBMS：数据库管理系统D) CMD / CAD：计算机辅助制造/计算机辅助设计11、11、对计算机软件硬件资源进行管理的是（）A）高级语言处理程序B)操作系统C）数据库管理系统D)应用程序12、12、计算机硬件系统直接运行的程序是（）A）源程序B)目标程序C）汇编语言程序D)高级语言程序13、13、将高级语言源程序转化目标程序的过程是（）A）汇编B)编译C）解释D)译码13.反映计算机基本功能的是( )。
计算机体系结构期末考试知识点与答案
计算机体系结构期末考试知识点与答案体系结构复习重点.doc1.冯.诺依蔓计算机的特点答：冯·若依曼计算机的主要特点如下：存储程序方式。
指令和数据都是以字的方式存放在同一个存储器中，没有区别，由机器状态来确定从存储器读出的字是指令或数据。
指令串行执行，并由控制器集中加以控制、单元定长的一维线性空间的存储器使用低级机器语言，数据以二进制形式表示。
单处理机结构，以运算器作为中心。
其实，他最大的特点就是简单易操作。
2. T（C）＝<K*K',D*D',W*W'>所描述的三个层次（8页）答：3个层次为控制器、算术逻辑部件、基本逻辑部件3. 计算机系统结构的分类（5页）4. 计算机系统中的数据表示（38页）5. 指令系统设计的原则答：指令系统的设计原则是，应特别注意如何支持编译系统能高效、简易地将源程序翻译成目标代码。
首先是正交性：又称分离原则或互不相干原则。
即指令中各个有不同含义的字段之间，在编码时应互相独立、互不相关。
规整性：对相似的操作数做出相同的规定。
可扩充性：要保留一定余量的操作码空间，为以后的扩展所用。
对称性：为了使编译能更加方便，通常希望操作具有对称性。
6. 流水操作中的相关答：流水操作过程中会出现一下的3个相关：资源或结构相关、数据相关、和控制相关。
资源相关是指当有多条指令进入流水线后在同一机器周期内争用同一功能部件所发生的冲突。
数据相关：这是由于流水线中的各条指令的重叠操作使得原来对操作数的访问顺序发生了变化，从而导致了数据相关的冲突。
控制相关主要是转移指令引起的，比起数据相关来，他会使流水线丧失更多的性能。
7. 向量机中对向量的各种运算可以采用的加工方式（149页）答：向量机中对向量的各种运算可以采用不同的加工方式，但比较有效的加工方式应是尽量避免出现数据相关和尽量减少对向量功能的转换。
一种普通加工方式称为横向加工，它是按向量顺序计算的。
另外一种加工方式称为垂直加工，即它是先纵向加工所有B和C向量中元素对的相加操作。
计算机体系结构习题与答案
一、复习题1．简述冯∙诺依曼原理，冯∙诺依曼结构计算机包含哪几部分部件，其结构以何部件为中心？答：冯∙诺依曼理论的要点包括：指令像数据那样存放在存储器中，并可以像数据那样进行处理；指令格式使用二进制机器码表示；用程序存储控制方式工作。
这3条合称冯∙诺依曼原理冯∙诺依曼计算机由五大部分组成：运算器、控制器、存储器、输入设备、输出设备，整个结构一般以运算器为中心，也可以以控制器为中心。
(P51-P54)2．简述计算机体系结构与组成、实现之间的关系。
答：计算机体系结构通常是指程序设计人员所见到的计算机系统的属性，是硬件子系统的结构概念及其功能特性。
计算机组成（computer organization）是依据计算机体系结构确定并且分配了硬件系统的概念结构和功能特性的基础上，设计计算机各部件的具体组成，它们之间的连接关系，实现机器指令级的各种功能和特性。
同时，为实现指令的控制功能，还需要设计相应的软件系统来构成一个完整的运算系统。
计算机实现，是计算机组成的物理实现, 就是把完成逻辑设计的计算机组成方案转换为真实的计算机。
计算机体系结构、计算机组成和计算机实现是三个不同的概念，各自有不同的含义，但是又有着密切的联系，而且随着时间和技术的进步，这些含意也会有所改变。
在某些情况下，有时也无须特意地去区分计算机体系结构和计算机组成的不同含义。
(P47-P48)3．根据指令系统结构划分，现代计算机包含哪两种主要的体系结构？答：根据指令系统结构划分，现代计算机主要包含：CISC和RISC两种结构。
(P55)4．简述RISC技术的特点？答：从指令系统结构上看，RISC 体系结构一般具有如下特点：(1) 精简指令系统。
可以通过对过去大量的机器语言程序进行指令使用频度的统计，来选取其中常用的基本指令，并根据对操作系统、高级语言和应用环境等的支持增设一些最常用的指令;(2) 减少指令系统可采用的寻址方式种类，一般限制在2或3种;(3) 在指令的功能、格式和编码设计上尽可能地简化和规整，让所有指令尽可能等长;(4) 单机器周期指令，即大多数的指令都可以在一个机器周期内完成，并且允许处理器在同一时间内执行一系列的指令。
（完整版）计算机系统结构考试题目及参考答案.doc
（完整版）计算机系统结构考试题目及参考答案.doc一：名词解释1：虚拟机：由软件实现的机器。
2：CPI ：是衡量CPU 执行指令效率的重要标志，指执行每条指令所需的平均时钟周期数。
3：摩尔定律：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18 个月便会增加一倍，性能也将提升一倍。
4：并发性：指两个或多个事件在同一时间间隔内发生的并行性。
5：程序局部性原理：是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。
相应地，执行所访问的存储空间也局限于某个内存区域。
局部性原理又表现为：时间局部性和空间局部性。
6： CISC/RISC ： CISC ：即复杂指令系统计算机，指在系统中增加更多和复杂的指令，来提高操作系统效率的计算机。
RISC ：即精简指令系统计算机，指在系统中选取使用一些频率最高的、长度固定的、格式种类少的简单指令的计算机。
7：计算机系统结构：指对机器语言计算机的软、硬件功能的分配和对界面的定义。
8：系列机：指先设计好一种系统结构，而后就按这种系统结构设计它的系统软件，按器件状况和硬件技术研究这种结构的各种实现方法，并按照速度、价格等不同要求，分别提供不同速度、不同配置的各档机器。
9：模拟：用机器语言程序解释实现程序移植的方法。
10：仿真：用微程序直接解释另一种机器的指令系统。
11：寻址方式：寻找操作数或指令的有效地址的方式。
12：替换算法：在存储体系中，当出现页面失效时或者主存的所有页面已经全部被占用而又出现页面失效时，按照某种算法来替换主存中某页。
[ 由于主存中的块比Cache 中的块多，所以当要从主存中调一个块到Cache 中时，会出现该块所映象到的一组（或一个）Cache 块已全部被占用的情况。
这时，需要被迫腾出其中的某一块，以接纳新调入的块。
]二：选择题1，直接执行微指令的是（ C ）A 汇编程序B 编译程序C 硬件D 微指令程序2，对汇编语言程序员不透明的是（ C ）A 程序计数器B 主存地址寄存器C 条件码寄存器D 指令寄存器3，最早的冯·诺依曼型计算机是以（ B ）为中心的A 运算器B 控制器C 存储器D I/O 设备4，计算机系统结构的角度的结构来看，机器语言程序员看到的机器属性是（ C ）A 计算机软件所要完成的功能B 计算机硬件的全部组成C 编程要用到的硬件组织D 计算机各部分硬件的实现5，不同系列计算机之间实现可移植性的途径，不包括（ B ）A 采用统一的高级语言B 采用统一的汇编语言C 模拟D 仿真6，利用时间重叠原理，实现并行处理的是（ A ）A 流水处理机B 多处理机C 阵列处理机D 集群系统7，多处理机实现的并行主要是（B）A 指令级并行B 任务级并行C 操作级并行D 操作步骤的级并行8 计算机系统结构不包括（ B ）A 信息保护B 存储速度C 数据表示D 机器工作状态9，不需要编址的数据存储空间（ D ）A CPU 通用寄存器B 主存储器C I/O 寄存器D 堆栈10， RISC 执行程序的速度比CISC 快的原因是（ C ）A RISC 指令系统中条数较少B 程序在 RISC 编译生成的目标程序较短C RISC 指令平均执行周期数较少D RISC 中只允许 LOAD 和 STORE 指令存储11，程序员在编写程序时，使用的访存地址是（ B ）A 主存地址B 逻辑地址C 物理地址D 有效地址12，虚拟存储器主要是为了（ A ）A 扩大存储器系统容量B 提高存储器系统速度C 扩大存储器系统容量和提高存储器系统速度D 便于程序的访存操作13，与全相联映像相比，组相联映像的优点是（ B ）A 目录表小B 块冲突概率低C 命中率高D 主存利用率高14，输入输出数据不经过CPU 内部寄存器的输入输出方式是（ C ）A 程序控制方式B 中断C DMA 方式D 上述三种方式15，在配置了通道的计算机系统中，用户程序需要输入输出时引起的中断是（ A ）A 访管中断B I/O 中断C 程序性中断D 外部中断16，当计算机系统通过执行通道程序，完成输入输出工作时，执行通道程序的是（B）A CPUB 通道C CPU 和通道D 指定的外设三：填空1，常见的计算机系统结构的分类法有两种：Flynn 分类法，冯氏分类法冯氏分类法是根据系统的最大并行度对计算机系统结构进行分类，大多数的位并行的单处理机属于字串位并的处理机方式2，由软件实现的机器称为：虚拟机3，在一个计算机系统中，低层机器的属性往往对高层机器的程序员是透明的。
计算机体系结构试卷试题(答案全)
一填空题（每空1分，共30分）1、系列机是指具有相同的体系结构，但具有不同组织和实现的一系列不同型号的机器。
2、存储程序计算机结构上的主要特点之一是以运算器为中心。
3、从计算机系统结构的多级层次结构可知，通常情况下，第1、2、3级用解释方法实现，第4或更高级用翻译方法实现。
4、对于最常见的事件，通常赋予它优先的处理权和资源使用权，这是计算机体系结构设计中的大概率事件优先原则。
5、容量为64块的Cache采用组相联方式映像，字块大小为128字节，每4块为一组，若主存容量为4096块，且以字编址，那么主存地址为 19 位，主存区号为 6 位。
6、可改进比例的值总是小于等于1 。
7、一般有两种策略来保存寄存器的内容,即：调用者保存和被调用者保存。
8、DLX指令集提供了立即数寻址、寄存器寻址、偏移寻址和寄存器间接寻址4种寻址方式。
9、对某流水线处理器测试时发现其存在结构冲突，通常可采用资源重复和流水化功能单元方法解决该问题。
10、编译器通过重新组织代码顺序消除暂停的技术被称为指令调度。
11、按照流水的级别可以把流水线分为部件级流水线、处理机级流水线和处理机间流水线。
12、为解决流水线使用非流水数据通路的寄存器引起冲突，在流水线设计中采用寄存器文件技术解决该问题。
13、Cache的替换算法常见的有 FIFO 、LRU 和随机法。
14、改进Cache性能的方法主要有降低失效率、减少失效开销和减少Cache命中时间。
15、减少流水线处理分支暂停时钟周期数的途径包括尽早判断分支转移是否成功和尽早计算出分支成功转移的PC值。
二、选择题（1—15题，每题1分，共15分）1、下面的指令中， A 不属于RISC处理器指令集。
Ａ.ADD R4,[1000] Ｂ.LD R3,(R4) Ｃ.SUB R4,R3 Ｄ.SD 0(R3),R42. 在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了 A 的影响。
计算机体系结构考试题目及参考答案
1、简述：1）计算机体系结构研究的目的；2）计算机系统中并行性的层次划分。
目的是：研究计算机体系结构的目的是提高计算机系统的性能。
所谓并行性(parallelism)是指在同一时刻或是同一时间间隔内完成两种或两种以上性质相同或不相同的工作。
只要时间上互相重叠，就存在并行性。
从执行程序的角度看，并行性等级从低到高可分为：(1) 指令内部并行：指令内部的微操作之间的并行。
(2) 指令级并行：并行执行两条或多条指令。
(3) 任务级或过程级并行：并行执行两个或多个过程或任务(程序段)。
(4) 作业或程序级并行：在多个作业或程序间的并行。
从处理数据的角度，并行性等级从低到高可以分为：(1) 字串位串：同时只对一个字的一位进行处理。
(2) 字串位并：同时对一个字的全部位进行处理。
(3) 字并位串：同时对许多字的同一位（称位片）进行处理。
(4) 全并行：同时对许多字的全部或部分位进行处理。
2、简述：1）计算机体系结构、计算机组成、计算机实现的研究内容；2）这三者之间的关系（要求附图说明）与系列机的定义。
（书P4）1)计算机体系结构包括：计算机指令系统，计算机组成，和计算机硬件（实现）计算机组成：计算机系统中各个功能部件及连接的设计；计算机实现：包括逻辑设计，集成电路工艺，封装等。
三个不同的概念，具有层次关系同一种体系结构定义下有多种组成方案，同一种组成方案下又有多种实现方法在同一体系结构下，采用不同的计算机组成和实现，生产出一系列性能不同而软件兼容的机器，满足不同用户需求——系列机2、简述：1）程序局部性原理；2）程序局部性原理在多级存储体系中的应用。
1）程序局部性原理包括时间局部性和空间局部性时间局部性：如果被访问过的存储器地址在较短时间内被再次访问，则程序具有良好的时间局部性。
在一定的时间内，重复访问同一个地址的次数越多，时间局部性越好。
空间局部性：如果程序访问某个存储器地址后，又在较短时间内访问临近的存储器地址，则程序具有良好的空间局部性。
体系结构试题及答案
一．名词解释计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
同构型多处理机系统：由多个同类型或至少担负同等功能的处理机组成，它们同时处理同一作业中能并行执行的多个任务。
堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。
累加器型机器：CPU 中存储操作数的单元是累加器的机器。
通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。
数据相关：考虑两条指令i和j，i在j的前面，如果下述条件之一成立，则称指令j与指令i数据相关：（1）指令j使用指令i产生的结果；（2）指令j与指令k数据相关，而指令k又与指令i数据相关。
定向：用来解决写后读冲突的。
在发生写后读相关的情况下，在计算结果尚未出来之前，后面等待使用该结果的指令并不见得是马上就要用该结果。
如果能够将该计算结果从其产生的地方直接送到其它指令需要它的地方，那么就可以避免停顿。
向量处理机：指令级并行：简称ILP。
是指指令之间存在的一种并行性，利用它，计算机可以并行执行两条或两条以上的指令。
指令的动态调度：是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。
是由硬件在程序实际运行时实施的。
指令的静态调度：是指依靠编译器对代码进行静态调度，以减少相关和冲突。
它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。
失效率：CPU访存时，在一级存储器中找不到所需信息的概率。
失效开销：CPU向二级存储器发出访问请求到把这个数据调入一级存储器所需的时间。
强制性失效：当第一次访问一个块时，该块不在Cache中，需要从下一级存储器中调入Cache，这就是强制性失效。
容量失效：如果程序在执行时，所需要的块不能全部调入Cache中，则当某些块被替换后又重新被访问，就会产生失效，这种失效就称作容量失效。
高等计算机体系结构考题部分答案整理与分析(1).
北京大学信息科学技术学院郗方2007年12月整理高等计算机体系结构考题部分答案整理与分析(1)——2002年高体考试真题解析1.填空题1)第一台通用流水线计算机是：Stretch，即IBM7030解析：主要是考察流水线技术的相关背景。
最早实现流水线技术的计算机应该是使用Stretch，即IBM7030，使用流水线实现了重叠取指令、译码和执行。
其中还设计了避免冲突的ALU旁路技术。
在1964年发布了CDC6600是使用记分板技术实现动态调度流水线机制的机器。
而使用保留站机制的Tomasulo算法是在IBM 360/91中使用的。
知识来源于本科课件第二讲2)有效检测N位加法溢出的方法是：察看输入最高位的进位是否等于最高位输出的进位解析：该知识来自本科计算器加减法运算的相关知识。
溢出指运算的结果超出了正常的表示范围。
加法溢出只可能出现在两个同为正数或同为负数相加才可以实现。
可用以下方法检测：察看输入最高位的进位是否等于最高位输出的进位。
若不相等则容易知道该数据溢出。
3)时间局部性是指：如果一个信息项正在被访问，那么近期它还会再被访问解析：考察流水线及性能改进基础——局部性原理。
局部性原理：CPU访问存储器时，无论取指令或者存取数据，访问存储单元都趋向于聚集在一个较小的连续区域中。
局部性原理包含时间局部性和空间局部性。
时间局部性指如果一个信息项正在被访问，那么近期它还会再被访问。
原因：由程序循环和堆栈技术造成的。
空间局部性指在最近的将来用到的信息很可能在现在正在使用的信息在空间地址上临近。
原因：由指令顺序执行和数组存放造成。
4)流水线存在的三种相关是：数据相关、名字相关和控制相关解析：考察指令级并行技术的基础相关知识。
相关性是程序的特性，一个相关是否会导致实际的冒险，该冒险是否会造成停顿，这是流水线结构的基本特征。
指令共有三种不同类型的相关：数据相关、名字相关和控制相关。
2.辨析题1)加深流水线级数一定可以提升处理器性能。
计算机体系结构复习题(有答案)
A.目录表法 B.比较对法 C.页表法 D.堆栈法 41．组相联映象、LRU 替换的 Cache 存储器，不影响 Cache 命中率的是（ ） A.增加 Cache 中的块数 B.增大组的大小 C.增大主存容量 D.增大块的大小 42．指令间的“一次重叠”是指（ ） A.“取指 k+1”与“分析 k” B.“分析 k+1”与“执行 k” C.“分析 k”与“执行 k+1” D.“取指 k+1”与“执行 k” 43．静态流水线是指（ ） A.只有一种功能的流水线 B.功能不能改变的流水线 C.同时只能完成一种功能的多功能流水线 D.可同时执行多种功能的流水线 44．在流水机器中，全局性相关是指（ ） A.先写后读相关 B.先读后写相关 C.指令相关 D.由转移指令引起的相关 45．多处理机中在先的程序段 1 中的指令 CA*B 和在后的程序段 2 中的指令 AD+E 之 间存在（ ） 。 A.RAW 数据相关 B.WAR 数据相关 C.RAR 数据相关 D.WAR 数据相关 二、填空题（20 分） 1. 实现程序移植的主要途径有统一高级语言、系列机、_____________和______________。 2．从计算机处理数据的并行性看，由低到高的并行性等级，可有位串字串、位并字串、 _____________和______________。 3．从对执行程序或指令的控制方式上，将计算机系统分为由控制驱动的控制流方式，由数 据驱动的_____________流方式，按_____________驱动的规约方式等。 4 ．浮点数尾数基值增大，可使运算中的精度损失 _____________ ，可表示数的精度变 _____________。 5．评价存储器性能的基本要求是大容量、_____________和_____________。 6 ． Cache 存 储 器 是 增 加 辅 助 _____________ 件 ， 使 之 速 度 接 近 于 Cache 的 ， 容 量 是 _____________的。 7．设 T1 和 T2 为 CPU 访问到 M1 和 M2 中信息的时间，H 为命中 M1 的概率，则由 M1 和 M2 构成的二级存储层次的等效访问时间应等于_____________。 8．在 ILLIAC IV 阵列机上，实现 N 个元素的累加和，相对单处理机上的顺序相加，速度 提高的最大比值只是_____________倍。 9．就本质而言，并行性包含着_________________和_________________的二重含义。 10．多处理机可用 FORK、JOIN 语句来管理进程的并行，其中，FORK 用于_____________ 新的进程，JOIN 用于_____________先前已并发的进程。 11. 系列机软件兼容必须做到_____________兼容，尽可能争取______________兼容。 12． 从计算机执行程序的并行性看，由低到高的并行性等级可分为_____________、指令之 间、任务或进程间和_____________间四级。 13． 沿时间重叠技术途径发展的同构型多处理机系统的典型代表是_____________处理机； 沿资源重复技术途径发展的同构型多处理机系统的典型代表是_____________处理机。 14．自定义数据表示又分为 _____________表示和_____________表示两类。
《计算机系统结构》及参考答案精选全文完整版
可编辑修改精选全文完整版《计算机系统结构》练习题一一、单项选择题1．页式虚拟存储器的地址变换对于 D 是透明的.A. 操作系统设计者B. 任何程序员C. 系统结构设计者D. 应用程序员2．以下各类中断中，属于自愿中断的是 C .A. 外部中断B. I/O中断C. 执行“访管”指令D. 机器校验中断3. 高速外部设备磁盘机适合连接于 C .4. 页式虚拟存储器页表的作用是 A .A. 反映虚页在主存的存储情况B. 仅反映虚页是否调入主存C. 反映主存实页与Cache的对应关系D. 反映虚页在辅存的存储情况5．软件和硬件的功能在逻辑上是 C 的.D.软件优于固件6. 计算机中最优化的操作码编码方法是 D .码码C.扩展操作码 D.哈夫曼编码7. 从计算机系统执行程序的角度看，并行性等级由低到高分为四级 A .A．指令内部——指令之间——进程之间——程序之间B．指令之间——指令内部——进程之间——程序之间C．进程之间——指令之间——指令内部——程序之间D．程序之间——进程之间——指令之间——指令内部8. 计算机系统多级层次结构中，操作系统机器级的直接上层是 D .A．传统机器级B．高级语言机器C．应用语言机器级D．汇编语言机器级9.全相联地址映像是指 A .A.任何虚页都可装入主存中任何实页的位置B.一个虚页只装进固定的主存实页位置C.组之间是固定的，而组内任何虚页可以装入任何实页位置D.组间可任意装入，组内是固定装入10．对于同一系列机，必须保证软件能够 C .A．向前兼容，并向上兼容B．向前兼容，并向下兼容C．向后兼容，力争向上兼容D．向后兼容，力争向下兼容11．设有16个处理单元的并行处理机系统, 采用共享主存的方式. 若同时存取16个数据, 为避免存储器访问冲突, 共享主存的多体数量应该为 C 才合理.A. 15B. 16C. 17D. 1912. 软件兼容的根本特征是 C .A. 向前兼容B. 向后兼容C. 向上兼容D. 向下兼容13.在下列机器中，能够实现软件兼容的机器是 B .A. 完全不同种类的机型B. 系统结构相同的机器C. 宿主机和目标机D. 虚拟机14．输入输出系统硬件的功能对 C 是透明的。
计算机体系结构期末考试试卷及答案
计算机体系结构期末考试试卷及答案一、选择题（每题2分，共20分）1. 计算机体系结构的研究对象是（）A. 硬件系统B. 软件系统C. 硬件和软件系统D. 计算机网络答案：C2. 下面哪个不是计算机体系结构的基本特性？（）A. 并行性B. 高效性C. 可扩展性D. 可靠性答案：D3. 下面哪个不是计算机体系结构的层次结构？（）A. 物理层B. 逻辑层C. 指令层D. 系统层答案：A4. 下面哪个不是流水线技术的优点？（）A. 提高指令执行速度B. 减少指令执行时间C. 提高硬件资源利用率D. 降低硬件成本答案：D5. 下面哪个不是超标量处理器的特点？（）A. 多指令发射B. 多指令执行C. 高性能D. 低功耗答案：D6. 下面哪个不是精简指令集计算机（RISC）的特点？（）A. 指令简单B. 执行速度快C. 指令复杂D. 硬件简化答案：C7. 下面哪个不是复杂指令集计算机（CISC）的特点？（）A. 指令复杂B. 执行速度慢C. 硬件复杂D. 指令简单答案：D8. 下面哪个不是存储器层次结构的组成部分？（）A. 寄存器B. 缓存C. 主存储器D. 硬盘答案：D9. 下面哪个不是虚拟存储器的作用？（）A. 扩展物理内存B. 提高内存利用率C. 提高程序执行速度D. 减少程序占用空间答案：D10. 下面哪个不是计算机体系结构的发展方向？（）A. 多核处理器B. 众核处理器C. 量子计算机D. 单核处理器答案：D二、填空题（每题2分，共20分）1. 计算机体系结构的五大部件是____、____、____、____、____。
答案：控制器、运算器、存储器、输入设备、输出设备2. 计算机体系结构的主要性能指标有____、____、____。
答案：吞吐量、执行时间、效率3. 流水线技术可以分为____、____、____三个级别。
答案：单级流水线、多级流水线、超流水线4.超标量处理器的主要技术有____、____、____。
计算机体系结构各章简答题及答案
第一章计算机体系结构的基本概念1. 什么是计算机系统的多级层次结构？2. 硬件和软件在什么意义上是等效的？在什么意义上是不等效的？3. 经典计算机系统结构的实质是什么？4. 语言实现的两种基本技术是什么？5. 对于通用寄存器型机器来说，机器语言程序设计者所看到的计算机的属性主要有哪些？6. 什么是软件兼容？软件兼容有几种？其中哪一种是软件兼容的根本特征？7. 什么是系列机？它的出现较好地解决了什么矛盾？8. 对计算机发展非常关键的实现技术有哪些？9. 实现软件移植的主要途径有哪些？10. 试以系列机为例，说明计算机系统结构、计算机组成和计算机实现三者之间的关系。
11. 存储程序计算机在系统结构上的主要特点是什么？12. 从系统结构的发展情况看，新型系统结构的设计主要从哪两方面着手？13. 软件技术两个最重要的发展趋势是什么？14. 计算机系统设计人员的技术挑战主要来自哪几个方面？15. 一种计算机系统结构的生命周期是怎样的？16. 商品的标价（价格）由哪些因素构成？17. 对计算机系统成本产生影响的主要因素有哪些？18. 用户CPU时间由哪三个因素决定？19. 目前常用的测试程序分为哪五类？20. 什么叫测试程序组件？在评价计算机系统设计时最常见的测试程序组件是哪个？21. SPEC2000测试程序组件中包括哪几个测试程序组件？22. 测试基于Microsoft公司的Windows系列操作系统平台的最常用测试组件有哪些？23. 常用的专门的性能指标测试程序有哪些？24. 计算机系统结构设计和分析中最经常使用的三条基本原则是什么？25. 根据Amdahl定律，系统加速比由哪两个因素决定？26. 从执行程序的角度看，并行性等级从低到高可分为哪几级？27. 从处理数据的角度，并行性等级从低到高可以分为哪几级？28. 计算机系统中提高并行性的技术途径有哪三种？29. 多机系统的耦合度可以分为哪几类？30. 单机系统和多机系统中，都是按哪三种技术途径分别发展为哪三类多处理机？31. 三种类型的多处理机（同构型多处理机、异构型多处理机、分布处理系统）的主要区别是什么？1. 什么是计算机系统的多级层次结构？从计算机语言的角度，把计算机系统按功能划分成以下多级层次结构：2. 硬件和软件在什么意义上是等效的？在什么意义上是不等效的？硬件和软件在功能实现上是等效的，即一种功能可以由软件实现，也可以由硬件实现。
计算机体系结构试题及答案(Computer architecture questions and answers)
计算机体系结构试题及答案（Computer architecture questions andanswers）Questions and answers of computer architecture1, benefiting from the development of high performance computer: (1) the development of circuit technology; (2) the development of computer architecture technology.2, structure: computer systems can be classified by function of language as a multilevel structure, each layer in different language features. Sixth: the application of virtual machine language - > fifth: high-level language virtual machine assembly language - > Fourth: - > Third: virtual machine operating system virtual machine - level second: machine language (traditional machine level) - > Level 1: micro machine level program.3, computer architecture: see computer programmer attribute, namely the general structure and functional properties.4, transparency: in computer technology, the things or properties already exists, the concept from a point of view and have called transparency.5, the proposed architecture Amdahl attribute refers to the computer machine language level programmers see.The essence of 3 6, a classic computer architecture concept is to determine the computer system hardware and software interface, which is the instruction set design, above theinterface by software function realization, interface by hardware and firmware functions to achieve.7, computer organization is the logic of the computer system; computer is a physical computer system to achieve.The difference and connection between the 8, computer architecture, computer organization, computer?Answer: a system structure can have a variety of components, a component can have a variety of physical implementation, including system structure research on organization and implementation.9, a series of machine: refers to a system of the same structure but with different organization and implementation of a series of different types of machines.10, software compatibility: the same software can be run without change on the machine system of the same structure, and the results they get the same, the only difference is the different running time.11, compatible machine: different manufacturers, has the same computer architectures.12, backward compatibility is the basic characteristics of software compatibility, is the fundamental characteristics of series machine.13, in the field of computer market can be divided into threemajor areas: servers, desktop systems, embedded computing.14, Moore: integrated circuit density approximately doubled every two years.Technology based analysis of 15 quantitative performance evaluation: (1) (a) response time: from the beginning to the end of the time between events; all the time spent on the computer to complete a task. (b): the complete flow in unit time and workload. (c) x, y assumed two computers; X faster than y means: for a given task, the response time of X is less than y. The performance of X is several times the Y refers to the response time of X / y = n response time, response time and performance is inversely proportional to.16, the probability of event priority principle: (basic idea) for the probability of events (the most common event), giving priority to use it right and resource rights, to obtain the global optimal results.17, Amdahl Law: accelerate the execution speed of a component system performance obtained speedup, the importance is limited by the components in the system of. System acceleration ratio = total execution time (improved) / total execution time (improved) =......18, Amdahl law corollary: if only for a part of the computer in the performance improvement is more improved, the effect of the system. If only a part of the whole task is optimized, so much the acceleration ratio is not greater than 1 / (1- improvement ratio).19, the performance of CPU: Cpu time = total number of clock cycles / clock frequency Cpi = total number of clock cycles (IC / CPI: the number of clock cycles per instruction; the average IC implementation process: the number of instructions.)The performance of Cpu formula: total CPU time = CPI * IC / CPI clock frequency which reflects the computer architecture and computer technology, computer instruction set; Ic reflects the structure and technology of computer programming instruction set; clock frequency: reflect the implementation of computer technology, production technology and computer organization.20, parallelism refers to at the same time or two or more than two kinds of properties of the same or different work in the same time interval.The second chapter1, according to the CPU internal storage unit type of instruction set architecture for classification, can be divided into the stack based instruction set architecture, instruction set architecture and accumulator type general register type instruction set architecture.2, general register type instruction set machine is further subdivided into 3 types:Register to register type (R-R), register memory type (R-M), a memory register.3, addressing: (1) register addressing: example: ADD R4 R3, meaning Regs[R4]<-Regs[R4]+Regs[R3](2) immediate values: example: ADD R4, addressing 3 meanings: Regs[R4]<-Regs[R4]+3(3): offset cases: ADD R4, 100 (R1) meaning:Regs[R4]+Mem[100+Regs[R1]](4) register indirect addressing: example: ADD R4 (R1) meaning: Regs[R4]<-Regs[R4]+Mem[Regs[R1]](5) index addressing: example: ADD R3 (R1+R2) meaning:Regs[R3]<-Regs[R3]+Mem[Regs[R1]+Regs[R2]](6) direct addressing or absolute addressing: for example: ADD R1, (1001): Regs[R1]<-Regs[R1]+Mem[1001] meaning(7) memory indirect addressing: example: ADD R1, a (R3) meaning: Regs[R1]<-Regs[R1]+Mem[Mem[Regs[R3]]](8) the increment addressing: example: ADD R1 (R2) + meaning: Regs[R1]<-Regs[R1]+Mem[Regs(9) decrement addressing(10) zoom addressingThe function of structure design of the instruction set, 4:The instruction set classification structure in operationThe type of operation example(1) arithmetic and logical operations on integer arithmetic and logic operations: addition, subtraction, and, or etc.(2) data transmission LOAD/STORE(3) control branch, jump, procedure call and return, trap(4) operating system calls, virtual memory management.(5) floating point addition and subtraction operation(6) is converted to decimal decimal decimal decimal add, multiply, to characters(7) string string comparison, mobile(8) the pixel operation, compression operation5, complex instruction machine (CISC): refers to strengthen the instruction function, realize the function of software to hardware design, computer system to realize the instruction set architecture based on.The shortcomings of the CISC instruction set:(1) in the command system, the frequency of use of all kinds of orders is different.(2) the CISC instruction set architecture complexity brings complexity of computer architecture, which not only increases the development time and cost, but also easy to cause the design error.(3) the CISC instruction set architecture complexity brings great burden to the VLSI design, is not conducive to the monolithic integration.(4) in the CISC instruction set architecture, many complex instructions require very complex operation, so slow.(5) in the CISC instruction set architecture, because of the directive function is not balanced, not conducive to the use of computer architecture technology (such as advanced water technology) to improve the performance of the system.In 1980s 6, reduced instruction set computer developed: its purpose is to reduce the instruction set of the complexity of the structure as far as possible, in order to simplify the realization of the goal of improving performance, but also in today's instruction set is a main trend of the structure and function of design.Follow the design principles:(1) choose to use the highest frequency of instruction, and added some of the most useful instructions.(2) the function of each instruction is as simple as possible, and completed in one machine cycle.(3) all have the same length as the instruction.(4) only the LOAD and STORE operating instructions to access memory and other instruction operation is performed in the register between.(5) in a simple and effective way to support advanced language.7 operand types: integer, decimal, floating point (point), characters, strings, vectors, stack etc..There are two ways to express 8, operand types: (1) specified by the operation code encoding. (2) data can be a mark by the hardware to explain the type of the operand specified by these tags, so as to choose the appropriate operation.9, the operand type size: byte (8), the word (16b), the word (32b), double word (64b)The third chapter1, pipeline technology: refers to a repeat of the timing process is decomposed into several sub processes, and each process can be effective in its special function with other processes executing at the same time.2, pipeline classification: (1) according to the function of the number of points: single function pipeline, multifunctional pipeline;(2) according to the connection between the same time segments to static and dynamic pipeline pipeline(3) according to the line level: component level pipeline (operation line), pipelined processor (instruction pipelining), inter processor pipeline (macropipeline)(4) according to whether there is water between each section of a feedback loop: linear and nonlinear pipeline pipeline(5) according to the data representation: scalar processor, vector processor3, the first processor controller structure comprises three independent controllers and four buffer stack. The three controller: memory controller, controller, controller operation instruction. Four: the first instruction buffer buffer stack stack, linear buffer stack, stack current readings, then write the number of stack.4, the throughput is the number: the number of tasks or output per unit time of the pipeline. TP = n / TkThe actual throughput rate is less than the maximum throughput of Tk = (k+n-1) t5, speedup: refers to the speed of the line and the function of non line speed ratio (s);Efficiency: refers to the utilization rate of pipeline equipment (E).6, if the line segment is equal to the time: throughput rate: TP=n/ (k+n-1) t TPmax=1/ tIf each execution time is not equal, complete several tasks: TP=n (sigma / Ti + (n-1) max (delta T1, Delta t2... Delta TK)7, the speedup and efficiency of the relationship: E = s/m or S = mE8, efficiency and throughput of the relationship: E = TP t0 TP = E/ or T11, efficiency: K E = n a task flow segment occupied area of the total space / time zones = T0 / K Tk?E = n/ (k+n-1) S = k? N / TP / (k+n-1) = n (k+n-1) t12, single function pipeline stack: refers to only perform one fixed function pipeline stack.13, multi functional water: water each stack stack to achieve different functions through different connections.14, nonlinear pipeline scheduling task: to find a minimum cycle, according to a new task to the input line cycle, each function section line are not in conflict, and the pipeline throughput and maximum efficiency.15, nonlinear pipeline: between some water section of feedback loop or feed-forward loop.16, start distance: continuous input even intervals between tasks.17, pipeline conflict: several tasks competing for the same water section.18, forbidden vector: distance between sets of appointments each row in the table of any of the two "x".19, conflict vector: C = (Cm? Cm-1?... C1? C2? M) which allowed maximum value in the vector20, the relevant data: in the process of execution of the instructions, if the instructions used, the number of variables, such as the operation is in front of the results of the implementation of the relevant instructions, called data.21, control: caused by conditional branch instructions, rotor program instructions, the relevant interrupt.22, three kinds of data: limit write, read after write, write.The fourth chapter1, ILP: when there are correlation between instructions in the pipeline, they can overlap parallel execution, the potential parallelism is called instruction level parallelism exists in this sequence of instructions.2, in a variety of technical development loop level parallelismin the most basic techniques are: instruction scheduling, loop unrolling technique and technical change.The fifth chapter (storage system)1, the definition method of memory storage system: two or more than two speed, capacity and price vary with hardware, software or hardware and software combination connected into a storage system. And the memory system is transparent to application programmers, and to the application programmer, it is a memory, the memory of the memory close to the speed of the fastest, the storage capacity and the storage capacity of the largest equal unit capacity price close to the lowest memory.2, the storage system is divided into two categories: (1): Cache storage system composed of Cache and main memory, the purpose is to improve the speed of memory. (2) virtual storage system consists of a main memory and hard disk, to expand memory capacity.3, the price of storage system: C = (C1S1+C2S2) / (S1+S2)4, the storage system speed: Representation: access cycle, access cycle, storage period, access time, etc..5, the hit rate of definition: probability in M1 memory access toU = N1 / (N1+N2) N1 of M1 memory access times, N2 is on the M2 memory access times.6, the efficiency of access:T1 1E = T1/T = = = f (U, T2/T1)U? T1+ (1-u) T2 u+ (1-u) T2/T1?7, using prefetching to improve the hit rate (method).Do not hit, a block of data in a plurality of adjacent M2 memory units taken out into the M1 memory.U (u+n-1 / N) = 'U' is the pre shooting technique after u is the original hit rate;The product of n as the data block size and the number of data reuse.8, accelerate the internal address transformation method: (1) the table of contents: with a small capacity high speed memory storing the page table; (2): fast and slow speed of table table table to form a two level storage system; (3): the hash function associative access into the access address access.9, the page replacement algorithm: (1) random algorithm (RAND);(2) FIFO algorithm (FIFO); (3) least recently used (LFV); (4) LRU (LRV); (5) the optimal replacement algorithm (OPT).10, "bump" phenomenon: a page is just out of the main memory, but also to be transferred.11, the stack type replacement algorithm: for an arbitrary program page address stream for the two main memory page number distribution, a memory allocated m page and n a memory page, and M = n. If at any time t, main memory page number set Bt satisfy the relation: Bt (m) = Bt (n) is a type of this kind of algorithm stack replacement algorithm.12, Cache address mapping method: (1) fully associative mapping;(2) direct mapping; (3) set associative mapping;(4) choose a set associative mapping mapping section (5).13, Cache memory replacement algorithm: (1) rotation method (2) LRV algorithm (3) comparing (4) stack method.The consistency of Cache 14, single processor:Direct method: [including write write through method, CPU writes data to Cache, while the page is written to main memory.And write back: "conflict modify method, CPU data into Cache, do not write memory, only when the replacement when the modified Cache block write back to main memory.Comparing the advantages and disadvantages of the two:(1) reliability: write direct method is better than the write back.(2) the amount of memory and communication, write back and writeless than direct method.(3) the complexity of control, direct write back write is simple.(4) the hardware implementation cost is written back to the write through law.The consistency of 15, multiprocessor: (1) the directory protocol (2) and listen to the agreementThe sixth chapter (input / output system)1, measure the performance index of I/O system mainly has the response time and reliability.Data transmission, 2 disk external transfer rate and internal transfer rate.3, the external transmission rate (burst data transmission rate): computer read from the cache data into the hard disk by disk interface, to the corresponding speed controller.4, internal transfer rate (sustained transfer rate): hard disk data from disk read, to buffer memory on the hard disk speed.5, reliable performance parameters reflecting storage peripherals are reliability, availability and credibility.6, reliability measure: mtbf.7, availability metrics: mean time between failure.8, bus: bus communication link between each subsystem shared, the two has the advantages of low cost and diversity.The main disadvantage of the 9 bus: it has exclusive use, causing the bottleneck equipment information exchange, thus limiting the total throughput of I/O system.10, split transaction bus: there is a plurality of devices, available through the packaging technology to improve the bus bandwidth, so that each I/O operation will not have to occupy the bus in the transmission process, the basic idea of the bus transaction is divided into two parts of requests and responses, such as the bus idle time interval to request and response in the a bus transaction between other bus transaction is used. (also known as water bus, bus, bus suspension packet switching)11, the control of external equipment input / output mode is divided into: direct transfer procedures, query, interrupt, DMA, channel mode.Addressing mode 12, I/O equipment: (1) memory mapped I/O or unified addressing (2) I/O addressing individual equipment13, channel: to perform limited I/O instruction, and can be a plurality of peripheral devices share a small dedicated DMA processor.14, channel function: (1) received from the CPU I/O command, and according to the peripheral equipment and the channelinstruction requires the selection of the specified connection.(2) CPU channel organization channel program, remove channel instructions from the main memory, decode the channel command, and issued a command to the device controller is selected according to the needs of. (3) as the main memory and peripheral assembly and disassembly information, data transmission and memory I/O control equipment and provide a transmission path, indicating the data memory address and send byte number. (4) specify the transfer at the end of the operation to be carried out. (5) check the peripheral equipment working state, normal or fault.(6) complete the format conversion required in data transmission process.15, types of channels: (1) channel multiplexer (2) selects the channel (3) multi channel array.The working process, 16 channels: (1) using SVCI into management program in the user program by CPU, through the management procedures to organize a channel program, and start the channel. (2) channel processor implementation of CPU for which the organization's channel program, complete the assigned work data I/O. Channel processor execute channel program was performed with the CPU user program in parallel.(3) channel program after the end to the CPU interrupt request, CPU responding to an interrupt request after second times to enter the operating system, call management program of the I/O interrupt request processing.The seventh chapter (multiprocessor)1, Cache coherence protocol: (1) the directory protocol and listen to the agreement; (2) laterally divided into: write Invalid Protocol and write update protocol; (3) longitudinally divided into single treatment protocol and single data stream protocol.2, the classification of parallel computer architecture: single instruction single data stream (SISD), single instruction multiple data stream (SIMD) and multiple instruction single data stream (MISD) and multiple instruction multiple data stream (MIMD).3, the directory protocol is divided into three categories: full map directory, the directory, the directory chain co..4, the chain Directory: by maintaining a directory pointer chain to track shared data copy.Thought: when P1 read x memory, X sent to cachel, a chain and write cachel end pointer CT also holds a pointer to a cachel in memory, P2 to read x, memory holds a pointer to a cachel2, a processor need to write x, he must be along the whole a directory even send a data information in the received signal to answer the invincible, all processors, memory to allow the processor to write rightThe cachel data block in need of replacement, to delete the cache directory from the chain, there are solutions;(1) the cachei+1 pointer to cachei+1, store the new data blockin cachel (2) cachel and cachel in the chain seat all subsequent units in X is invalid (3) using two-way chain, when replacing the no longer need to traverse the entire chain, but the pointer has doubled, agreement more perfectAdvantages: B does not limit the sharing of copy number data blocks while maintaining scalability, pointer length has the number of processors on the relation between growth, the number of processors and the number of pointers for each block of data is independent of the cacheDisadvantages: complex chain directory in Chengdu more than two directory5 definition: Internet; is symmetric systems or distributed system nodes may like processor, memory module or other devices, they exchange information through the Internet, in the topology, the Internet provides a set of interconnected or image as input and output between two groups of nodes6 (1) the number of nodes is called the network scale(2) the number of edges and nodes interconnected to the maximum value of the node is called the network diameter(3) any network nodes even the maximum length of the shortest path is called the network diameter(4) equal width (b) in the network into a two phase digestion method, the minimum number of edges cut along the road is called channel bisection width(5): refers to the designation of the routing path selection in network communication7 function: if the Internet Interconnection Network N a end and N end respectively with the integer 0, 1,...... .N algebra, is said to work with the interconnection function number and number of symmetric relations such asSaid method 8 interconnection network(1) the interconnection function representation (2) graphical representation (3) input and output the corresponding representation9 common data routing (or interconnection function) function:(1) the replacement cycle (2) (3) (4) uniform shuffle hypercube routing function (5) broadcasting and communication。
计算机体系结构试题及答案
计算机体系结构试题及答案12008年01月23日22:211、计算机高性能发展受益于：(1)电路技术的发展；(2)计算机体系结构技术的发展。
2、层次结构：计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。
第六级：应用语言虚拟机-> 第五级：高级语言虚拟机-> 第四级：汇编语言虚拟机-> 第三级：操作系统虚拟机-> 第二级：机器语言(传统机器级) ->第一级：微程序机器级。
3、计算机体系结构：程序员所看到的计算机的属性，即概括性结构与功能特性。
4、透明性：在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。
5、Amdahl提出的体系结构是指机器语言级程序员所看见的计算机属性。
6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定，也就是指令集的设计，该界面之上由软件的功能实现，界面之下由硬件和固件的功能来实现。
7、计算机组织是计算机系统的逻辑实现；计算机实现是计算机系统的物理实现。
8、计算机体系结构、计算机组织、计算机实现的区别和联系？答：一种体系结构可以有多种组成，一种组成可以有多种物理实现，体系结构包括对组织与实现的研究。
9、系列机：是指具有相同的体系结构但具有不同组织和实现的一系列不同型号的机器。
10、软件兼容：即同一个软件可以不加修改地运行于系统结构相同的各机器，而且它们所获得的结果一样，差别只在于运行时间的不同。
11、兼容机：不同厂家生产的、具有相同体系结构的计算机。
12、向后兼容是软件兼容的根本特征，也是系列机的根本特征。
13、当今计算机领域市场可划分为：服务器、桌面系统、嵌入式计算三大领域。
14、摩尔定律：集成电路密度大约每两年翻一番。
15、定量分析技术基础（1）性能的评测：（a）响应时间：从事件开始到结束之间的时间；计算机完成某一任务所花费的全部时间。
（b）流量：单位时间内所完成的工作量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高等计算机体系结构考题部分答案整理与分析(1)——2002年高体考试真题解析1.填空题1)第一台通用流水线计算机是：Stretch，即IBM7030解析：主要是考察流水线技术的相关背景。
最早实现流水线技术的计算机应该是使用Stretch，即IBM7030，使用流水线实现了重叠取指令、译码和执行。
其中还设计了避免冲突的ALU旁路技术。
在1964年发布了CDC6600是使用记分板技术实现动态调度流水线机制的机器。
而使用保留站机制的Tomasulo算法是在IBM 360/91中使用的。
知识来源于本科课件第二讲2)有效检测N位加法溢出的方法是：察看输入最高位的进位是否等于最高位输出的进位解析：该知识来自本科计算器加减法运算的相关知识。
溢出指运算的结果超出了正常的表示范围。
加法溢出只可能出现在两个同为正数或同为负数相加才可以实现。
可用以下方法检测：察看输入最高位的进位是否等于最高位输出的进位。
若不相等则容易知道该数据溢出。
3)时间局部性是指：如果一个信息项正在被访问，那么近期它还会再被访问解析：考察流水线及性能改进基础——局部性原理。
局部性原理：CPU访问存储器时，无论取指令或者存取数据，访问存储单元都趋向于聚集在一个较小的连续区域中。
局部性原理包含时间局部性和空间局部性。
时间局部性指如果一个信息项正在被访问，那么近期它还会再被访问。
原因：由程序循环和堆栈技术造成的。
空间局部性指在最近的将来用到的信息很可能在现在正在使用的信息在空间地址上临近。
原因：由指令顺序执行和数组存放造成。
4)流水线存在的三种相关是：数据相关、名字相关和控制相关解析：考察指令级并行技术的基础相关知识。
相关性是程序的特性，一个相关是否会导致实际的冒险，该冒险是否会造成停顿，这是流水线结构的基本特征。
指令共有三种不同类型的相关：数据相关、名字相关和控制相关。
2.辨析题1)加深流水线级数一定可以提升处理器性能。
这句话说法不对。
当然在一定条件下加深流水线的级数可以加快流水线处理的并行度，从而提高处理器的性能。
但超过一定限度后，流水线级数无法无限制地增加并提高处理性能。
影响和限制流水线级数来提高性能的因素如下：1）指令流的并行度有限，当流水线级数增加，即流水线深度增加时，因为相关引起停顿将最终造成CPI的增加。
更深的流水线会造成时钟周期的下降，并受到时钟扭斜和负载的限制。
2)增加页面大小一定可以提升系统整体性能。
这句话说得不对。
由于RAM价格下降，存储器变得更大；处理器和存储器之间的速度差别更大，因此必须增加页面大小。
但增加页面大小会使存储器中的内部碎片变得严重，从而浪费很多存储空间。
因此增加页面大小不一定可以提升系统整体性能。
3.简答题1)简要回答DMA的概念和优势。
答：DMA方式是利用硬件控制的特殊处理器实现直接访问存储器，它可以在CPU做其他工作时组织内存和IO设备之间传送数据，适合成组数据的交换。
DMA控制器可以接管CPU总线控制，数据传输不受CPU干预，直接在存储器和外围设备之间传输数据，节约了硬件中断开销，大大减少了CPU访问和控制IO设备的时间。
2)时钟扭斜与建立时间，时钟周期之间的关系。
答：时钟扭斜是指两个同步时钟边沿可能会产生不一致，由于时钟时间>=CLK-to-Q+最长延迟路径+Setup+时钟扭斜，因此时钟扭斜会影响最小时钟周期长度，从而影响处理器的性能和频率。
由于时钟扭斜会影响保持时间，CLK-to-Q+最短延迟路径-时钟扭斜>保持时间，从而无法确定保持时间的范围。
综上，时钟扭斜对电路稳定性、时钟周期和处理器性能都有所影响。
3)什么是Cache分配写回策略？答：cache分配写回策略指Cache对应快被替换时才会被写入内存从而更新数据，之前内存的数据往往是脏数据。
写回策略主要是出于减少存储器之间通信量的考虑。
4)什么是软件流水技术？答：软件流水技术主要是发现如果程序循环中每次迭代没有相关，通过从不同迭代中抽取指令来获得更高的指令级并行，即对循环结构重构，使得每次迭代指令属于原循环不同的迭代过程。
软件流水的代码空间比较小，每次只需填充和排空流水线一次，而程序循环结构展开每次就需要一次迭代。
但要求原有循环结构每次迭代之间不能存在相关。
5)精确中断技术的定义？精确中断指对于单条指令，所有该指令之间的指令都处于提交状态，且所有后续指令，包括产生中断的指令没有改变任何机器状态，需要一定措施使得指令执行次序与指令发射流进行再同步。
高等计算机体系结构考题部分答案整理与分析(2)——2003年高体考试真题解析1.填空题1)第一台全面的、可操作的、存储程序计算机是：剑桥大学的EDSAC计算机解析：这是来自本科的内容，考察计算机制造历史的基本知识。
似乎对于这方面的考察每年似乎都有相关的题目。
世界上第一台通用电子计算机来自1946年宾夕法尼亚大学的ENIAC计算机，世界上第一台可以操作的存储式计算机来自1948年曼彻斯特大学的Mark-I计算机，世界上第一台全面的、可操作的、存储程序的计算机是1949年剑桥大学的EDSAC计算机。
最早用于商业应用的通用计算机是UNIVAC I 计算机。
世界上第一台通用流水线计算机是IBM 7030(Stretch)计算机，世界上第一台超级计算机是1966年CDC公司的CDC 6600计算机。
IBM 360/85计算机是第一台使用cache的商业计算机。
2)Cache访问的三种失效为：义务失效、容量失效、冲突失效解析：Cache访问失效一般有义务失效、容量失效和冲突失效三种。
义务失效指第一次访问不在缓冲器中的数据块，该块必须被调用。
这种失效在所难免，无效大存储器也会发生。
容量失效是程序执行时，缓冲器不能存放需要的所有数据块会先放弃一些数据块再找回数据。
冲突失效是采用组相联或直接相联技术，有多个数据块映射到同一组而产生的数据块的丢失和找回过程。
3)流水技术的三种相关：数据相关、名字相关和控制相关解析：指令共有三种不同类型的相关：数据相关、名字相关和控制相关。
数据相关指后面指令的源操作数是前面指令的目的操作数。
名字相关指两条指令使用同一个寄存器或内存地址，但指令之间不存在数据流。
控制相关指决定分支指令执行顺序和转移方向而引起的相关。
4)（10÷0）在IEEE754中的表示：NaN(Not a Number)解析：IEEE754为专门的非法运算规定了这个特殊符号NaN，表示所得的结果不是一个有效的实数。
出现非法运算程序员也不用理睬，直到方便再进行处理。
2.名词解释1)软件流水技术✧(已考) 软件流水技术主要是发现如果程序循环中每次迭代没有相关，通过从不同迭代中抽取指令来获得更高的指令级并行，即对循环结构重构，使得每次迭代指令属于原循环不同的迭代过程。
软件流水的代码空间比较小，每次只需填充和排空流水线一次，而程序循环结构展开每次就需要一次迭代。
但要求原有循环结构每次迭代之间不能存在相关。
2)延迟转移解析：延迟转移法由编译程序重排指令序列来实现。
基本思想是“先执行再转移”，即发生转移取时并不排空指令流水线，而是让紧跟在转移指令lb之后已进入流水线的少数几条指令继续完成。
如果这些指令是与Ib结果无关的有用指令，那么延迟损失时间片正好得到了有效的利用。
转移预测法用硬件方法来实现，依据指令过去的行为来预测将来的行为。
通过使用转移取和顺序取两路指令预取队列器以及目标指令cache，可将转移预测提前到取指阶段进行，以获得良好的效果。
延迟槽用来存放延迟指令，可以由分支语句之前、分支语句转移目标处和发生转移和转移目标中间代码获得指令。
延迟转移主要局限在与对延迟槽中填充指令的限制和在编译时间内准确判断转移是否发生的能力不足。
3)直接存储访问(DMA)✧(已考)DMA方式是利用硬件控制的特殊处理器实现直接访问存储器，它可以在CPU做其他工作时组织内存和IO设备之间传送数据，适合成组数据的交换。
DMA控制器可以接管CPU总线控制，数据传输不受CPU干预，直接在存储器和外围设备之间传输数据，节约了硬件中断开销，大大减少了CPU访问和控制IO设备的时间。
1)问答题1) 计算Cache的组数，相联度和TLB位数，说明TLB和Cache并行工作流程。
答：数据块放入Cache如何采取灵活方式减少Cache缺失？使用直接映像的方法是最简单的定位方式，即一一对应。
另一个就是用全相联映射，即数据块可以放到Cache 任意位置。
折中方法就是利用组相联映射，每个数据块可以放在固定数量位置。
每个块有几个位置可以放入组关联Cache称为n路组关联Cache。
N即为组关联Cache的关联度。
TLB是为了加快地址变换而设计的转换后援缓冲器，是一个跟踪和记录最近用过地址转换的特殊Cache。
TLB中每个标记项存放虚拟页号的一部分，每个数据项存放物理页号。
同时包含一些有效位和修改位。
对每次访问，我们都要在TLB中查找虚拟页号，如果命中，则物理页号用来形成地址并打开访问位。
TLB和Cache相连工作原理：CPU请求虚拟地址，虚实地址变换机制MMU会通过Table Walk访问主存页表来获得映射，查看是否有要求的虚拟页号。
若命中，则MMU 将对应的虚页号转换为物理页号，产生物理地址访问内存。
若发生缺失，CPU转到页面失效入口交给操作系统实现。
高等计算机体系结构考题部分答案整理与分析(3)——2004年高体考试真题解析1．辨析题1)高的流水级数总能提高性能.2)CPI较低的机器运行速度总是快.3)频率能够衡量两台使用相同指令系统的计算机的相对性能.4)预测错误之间的指令数目比预测错误率更能体现预测性能.5)Superscalar只使用硬件调度指令，VLIW只使用软件调度指令.2．名词解释1)软件流水技术解析：(已考) 软件流水技术主要是发现如果程序循环中每次迭代没有相关，通过从不同迭代中抽取指令来获得更高的指令级并行，即对循环结构重构，使得每次迭代指令属于原循环不同的迭代过程。
软件流水的代码空间比较小，每次只需填充和排空流水线一次，而程序循环结构展开每次就需要一次迭代。
但要求原有循环结构每次迭代之间不能存在相关。
2)(3,2)预测器解析：(已考) 预测转移是处理控制相关的一种策略。
预测转移通过其他分支指令的行为进行控制称为关联控制器。
(m,n)关联预测器指通过该分支指令前面m条指令的转移结果来从2m个n位预测器中选择转移结果。
这m条最近转移指令结果可以放到m位移位寄存器中，每一位表示该转移是否发生。
3)SMP(对称多处理器系统）解析：对称式共享存储器系统结构(SMP)指多个处理器通过总线共享一个物理存储器，每个处理器与同一个共享内存有相同的关系的设计结构。
它支持共享和私有数据的高速缓存。
私有数据是被单个处理器使用，而共享数据由多个处理器使用，本质上通过读写共享数据完成处理器之间的通信。