第4章组合逻辑电路-3..

合集下载

数字逻辑设计习题参考答案(第4章)

数字逻辑设计习题参考答案(第4章)

第4章 组合逻辑电路4—1 分析下图所示电路的逻辑功能,写出输出的逻辑表达式,列出真值表,说明其逻辑功能。

C B)⊙(⊕=A Y经过真值表分析其逻辑功能为当A 、B 、C 三个输入信号中有且只有两个为1时输出为1,其他为0。

4—2 逻辑电路如下图所示: 1、写出S 、C 、P 、L 的函数表达式;2、当取S 和C 作为电路的输出时,此电路的逻辑功能是什么?X Z Y S ⊕⊕= YZ X Z Y C +⋅⊕=)(Z Y P ⊕= Z Y L ⋅=当取S 和C 作为电路的输出时,此电路的逻辑功能是1位全加器,其中X 为低位的进位,S 为当前位的和,C 为进位。

(由真值表可C 与YZ X Z Y +⋅+)(完全一致。

)ZB CBA ⋅CB)⊙(⋅A Z)(Z Y X ⊕⋅ZY X ⊕⋅)(Z Y X ⊕⋅ZY ⋅12344—3 下图是由三个全加器构成的电路,试写出其输出1F ,2F ,3F ,4F 的表达式。

Z Y X F ⊕⊕=1 Z Y X F ⋅⊕=)(2Z XY Z XY F +⋅=3 XYZ F =44—4 下图是由3线/8线译码器74LS138和与非门构成的电路,试写出1P 和2P 的表达式,列出真值表,说明其逻辑功能。

ABC C B A m m m m Y Y P +⋅⋅=+=⋅=⋅=70707016543216543212m m m m m m Y Y Y Y Y Y P +++++=⋅⋅+⋅⋅=C B C A B A ++=P1的逻辑功能为当三个输入信号完全一致时输出为1。

P2的逻辑功能为当上输入信号不完全一致时输出为1。

4—5使用74LS138 译码器及少量门电路对三台设备状态进行监控,由不同指示灯进行指示。

当设备正常工作时,指示灯绿灯亮;当有一台设备出故障时,指示灯红灯亮;当有两台设备出故障时,指示灯黄灯亮;当有三台设备出故障时,指示灯红灯和黄灯都亮。

1234解:设输入变量A 、B 、C 分别对应三台设备的状态,0表示故障,1表示正常;输出变量X 、Y 、Z 表示绿、黄、红三个灯的亮灭,0表示灭,1表示亮,根据题意可得真值表如下:设ABC 分别连入74LS138的A 2A 1A 0 由真值表得 42104210Y Y Y Y m m m m Y ⋅⋅⋅=+++=6530Y Y Y Y Z ⋅⋅⋅=4—6 下图3.6是由八选一数据选择器构成的电路,试写出当1G 0G 为各种不同的取值时的输出Y 的表达式。

(完整版)组合逻辑电路

(完整版)组合逻辑电路
(第4章-15)
3. 选用小规模SSI器件 4. 化简 Z R' A'G'RA RG AG
5. 画出逻辑图
Z RAG.RA.RG.AG
用与或门实现
用与非门实现
(第4章-16)
多输出组合逻辑电路的设计
多输出组合逻辑电路是指具有两个或两个以上的输出逻 辑变量的组合逻辑电路。
例2: 设计一个故障指示电路,具体要求为: (1)两台电动机同时工作时,绿灯亮; (2)一台电动机发生故障时,黄灯亮; (3)两台电动机同时发生故障时,红灯亮。
(第4章-17)
解:1. 设定A、B分别表示两台电动机这两个逻辑变量,F绿、 F黄、F红分别表示绿灯、黄灯、红灯;且用0表示电动机正常
工作,1表示电动机发生故障;1表灯亮,0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表
A
B
F绿
F黄
F红
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
F绿 A B
第四章 组合逻辑电路
§ 4.1 概述 § 4.2 组合逻辑电路的分析方法和设计方法 § 4.3 若干常用的组合逻辑电路 § 4.4 组合逻辑电路中的竞争-冒险现象
(第4章-1)
第四章 组合逻辑电路
本章要求: 1.熟练掌握组合逻辑电路的分析方法和设计方法; 2.掌握标准化的中规模集成器件的逻辑功能、使
F黄 AB AB A B
逻辑电路图
F绿 A B
F红 AB
(第4章-20)
4.3 若干常用组合逻辑电路 4.3.1 编码器 • 编码:将输入的每个高/低电平信号变成一

天津科大数字电子技术与逻辑测试题2(选择题有解答)

天津科大数字电子技术与逻辑测试题2(选择题有解答)

第四章组合逻辑电路1 : 在组合电路中,任意时刻的输出与A:该时刻的输入无关,与电路的原来状态有B:该时刻的输入有关,与电路的原来状态有关C:该时刻的输入无关,与电路的原来状态无关D:该时刻的输入有关,与电路的原来状态无关您选择的答案: 正确答案:D知识点:组合逻辑电路的特点:组合逻辑电路中,任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关----------------------------------------------------------------------------2 : 编码器的逻辑功能是将A:输入的高、低电平编成对应输出的高、低电平B:输入的二进制代码编成对应输出的高、低电平C:输入的高、低电平编成对应输出的二进制代码D:输入的二进制代码编成对应输出的二进制代码您选择的答案: 正确答案: C知识点:在二值逻辑电路中,编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码----------------------------------------------------------------------------3 : 对于普通编码器和优先编码器下面的说法正确的是A:普通编码器和优先编码器都允许输入多个编码信号B:普通编码器和优先编码器都只允许输入一个编码信号C:普通编码器只允许输入一个编码信号,优先编码器允许输入多个编码信号D:普通编码器允许输入多个编码信号,优先编码器只允许输入一个编码信号您选择的答案: 正确答案: C知识点:在普通编码器中,任何时刻只允许输入一个编码信号,否则输出将发生混乱;优先编码器在设计时已将所有的输入信号按优先顺序排了队,当几个输入信号同时出现时,只对其中优先权最高的一个进行编码,所以允许同时输入两个以上的编码信号----------------------------------------------------------------------------4 : 8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为A:101B:100C:001D:010您选择的答案: 正确答案:D知识点:优先编码器74HC148中的输入端I5’比I1’的优先权高,所以对I5’的信号进行编码,但74HC148输出的是反码----------------------------------------------------------------------------5 : 二—十进制编码器输出为A:三位二进制数B:BCD代码C:十进制数D:二十进制数您选择的答案: 正确答案: B知识点:二—十进制编码器是将10个输入信号分别编成10个BCD代码----------------------------------------------------------------------------6 : 译码器的逻辑功能是将A:输入的二进制代码译成对应输出的二进制代码B:输入的高、低电平译成对应输出的二进制代码C:输入的高、低电平译成对应输出的高、低电平D:输入的二进制代码译成对应输出的高、低电平您选择的答案: 正确答案:D知识点:译码是编码的反操作,译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号----------------------------------------------------------------------------7 : 3线—8线译码器74HC138,当片选信号S1S2´S3´为()时,芯片被选通A:010B:100C:001D:101您选择的答案: 正确答案: B知识点:74HC138的控制端S1=1,S2´+S3´=0时,译码器处于工作状态----------------------------------------------------------------------------8 : 3线—8线译码器74HC138,数据输入端A2A1A0为011时,输出A:Y3´为0B:Y3´为1C:Y4´为0D:Y4´为1您选择的答案: 正确答案: A知识点:011十进制为3----------------------------------------------------------------------------9 : 二—十进制译码器输入为()A:BCD代码B:三位二进制数C:十进制数D:二十进制数您选择的答案: 正确答案: A知识点:二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号----------------------------------------------------------------------------10 : BCD—七段显示译码器7448当()时,使本该显示的0熄灭A:灭零输入RB I’为0,且数据输入为0B:灭零输入RBI’为0C:灭零输入RBI’为1,且数据输入为0D:灭零输入RBI’为1您选择的答案: 正确答案: A知识点:灭零输入RBI’为0时,把不希望显示的零熄灭----------------------------------------------------------------------------11 : 数据选择器输入数据的位数m和输入地址的位数n之间的关系是A:m=nB:m=2nC:m=2nD:m与n无关系您选择的答案: 正确答案: C知识点:输入地址组成的二进制状态数与输入数据的位数相同----------------------------------------------------------------------------12 : 超前进位加法器74LS283当被加数A=1010,加数B=0101,低位进位Ci=1时,则求和的结果是A:S=1111,Co=1B:S=0000,Co=1C:S=1111,Co=0D:S=1111,Co=0您选择的答案: 正确答案: B知识点:将加数与被加数以及进位输入作二进制加法运算----------------------------------------------------------------------------13 : 下列说法正确的是A:加法器不可以设计成减法器B:用加法器可以设计任何组合逻辑电路C:用加法器不可以设计组合逻辑电路D:用加法器可以设计组合逻辑电路,但逻辑函数必须能化成两个数相加的形式您选择的答案: 正确答案:D知识点:如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式,则可用加法器来设计这个逻辑函数----------------------------------------------------------------------------14 : 4位数值比较器74LS85三个扩展端不用时应按()连接A:选项AB:选项BC:选项CD:选项D您选择的答案: 正确答案: B知识点:----------------------------------------------------------------------------15 : 两输入的与门在下列()时可能产生竞争—冒险现象A:一个输入端为0,另一个端为1B:一个输入端发生变化,另一个端不变C:两个不相等的输入端同时向相反的逻辑电平跳变D:两个相等的输入端同时向相反的逻辑电平跳变您选择的答案: 正确答案: C知识点:门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争----------------------------------------------------------------------------16 : 以下电路中,加以适当辅助门电路,()适于实现单输出组合逻辑电路A:二进制译码器B:数据选择器C:数值比较器D:七段显示译码器您选择的答案: 正确答案: B知识点:数据选择器只有一个输出端,其余不是----------------------------------------------------------------------------17 : 若在编码器中有50个编码对象,则要求输出二进制代码位数为()位A:5B:6C:10D:50您选择的答案: 正确答案: B知识点:编码对象的个数小于等于输出二进制代码位数的n次方。

数字电子技术习题答案

数字电子技术习题答案

习题答案第一章数制和码制1.数字信号和模拟信号各有什么特点?答:模拟信号——量值的大小随时间变化是连续的。

数字信号——量值的大小随时间变化是离散的、突变的(存在一个最小数量单位△)。

2.在数字系统中为什么要采用二进制?它有何优点?答:简单、状态数少,可以用二极管、三极管的开关状态来对应二进制的两个数。

3.二进制:0、1;四进制:0、1、2、3;八进制:0、1、2、3、4、5、6、7;十六进制:0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。

4.(30.25)10=( 11110.01)2=( 1E.4)16。

(3AB6)16=( 0011101010110110)2=(35266)8。

(136.27)10=( 10001000.0100)2=( 88.4)16。

5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。

8.二进制数的1和0代表一个事物的两种不同逻辑状态。

9.在二进制数的前面增加一位符号位。

符号位为0表示正数;符号位为1表示负数。

这种表示法称为原码。

10.正数的反码与原码相同,负数的反码即为它的正数原码连同符号位按位取反。

11.正数的补码与原码相同,负数的补码即为它的反码在最低位加1形成。

12.在二进制数的前面增加一位符号位。

符号位为0表示正数;符号位为1表示负数。

正数的反码、补码与原码相同,负数的反码即为它的正数原码连同符号位按位取反。

负数的补码即为它的反码在最低位加1形成。

补码再补是原码。

13.A:(+1011)2的反码、补码与原码均相同:01011;B: (-1101)2的原码为11101,反码为10010,补码为10011.14.A: (111011)2 的符号位为1,该数为负数,反码为100100,补码为100101. B: (001010)2 的符号位为0,该数为正,故反码、补码与原码均相同:001010.15.两个用补码表示的二进制数相加时,和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加,舍弃产生的进位得到的结果就是和的符号。

组合逻辑电路的设计

组合逻辑电路的设计

0 1 1 0 ×××××
010
0 1 1 1 0 ××××
011
0 1 1 1 1 0 ×××
100
0 1 1 1 1 1 0 ××
101
0 1 1 1 1 1 1 0×
110
0 1 1 1 1 1 1 10
111

YEX YS
11 10 01 01 01 01 01 01 01 01
第4章 组合逻辑电路
第4章 组合逻辑电路
Dn An BnCn An BnCn An Bn C n An BnCn An Bn Cn
Cn1 An Bn C n An Bn C n BnCn An (Bn Cn ) BnCn An (Bn Cn ) BnCn
E3 A BC BD A BC BD
E2 BC D BC BD B(C D) B(C D) B (C D)
E1 C D CD C D C D
E0 D
第4章 组合逻辑电路
③ 画逻辑电路。
该电路采用了三种门电路,速度较快,逻辑图如图4.2.4所示。
的输入、输出均为低电平有效,因此给每个输出端加一个
反相器,即可将反码输出的BCD码转换为正常的BCD码。
第4章 组合逻辑电路
图4.3.3 74LS147的逻辑符号
第4章 组合逻辑电路
表4.3.2 74LS147的功能表
I1 I2 I3 I4 I5 I6 I7 I8 I9
111 11 11 11 ××× ×× ×× × 0 ××× ×× ×× 0 1 ××× ×× × 0 1 1 ××× ×× 0 1 1 1 ××× × 0 1 1 1 1 ××× 0 1 1 1 1 1 ×× 0 1 1 1 1 1 1 ×0 1 1 1 1 1 1 1

数字电路逻辑设计(王毓银)第 4 章 组合逻辑电路

数字电路逻辑设计(王毓银)第 4 章 组合逻辑电路

特点
组合逻辑电路特点:
(1)从电路结构上看,基本由逻辑门电路组成; (2)不存在反馈,不包含记忆元件 (触发器)。
从逻辑功能上看,任一时刻的输出仅仅与该时
刻的输入有关,与该时刻之前电路的状态无关。
即时输入决定即时输出。
常用组合模块
常用组合模块(中规模集成电路):
编码器、译码器、加法器、 数据选择器、数值比较器、 奇偶校验器等。
函数 F ( A, B, C, D)
m(4,5,6,7,8,9,10,11,12,13,14)

用卡诺图对函数进行化简,如图所示 化简结果为
F AB AB BC AD

F AB AB BC AD
两次求反,得
F AB AB BC AD
若既有原变量, 又有反变量输入, 则得逻辑电路图:

F1 (A,B,C) =Σm(1,3,4,5,7) F2 (A,B,C) =Σm(3,4,7)
AB 00 C
0 01 11 10
AB 00 C
0
01
11
10
1
1 1 1
1
1
1
1
1
1
F 1 C A B
F 2 BC A BC

F 1 C A B
CA B
C A B A B C B C F2
F1
F2
Fm
组合逻辑电路
A1 A2
An

2、多输出函数组合逻辑电路的特殊点?
多输出函数电路是一整体,从“局部”观点看,每个单独
输出电路最简,从“整体”看未必最简。因此从全局出发,应 确定各输出函数的公共项,以使整个逻辑电路最简。

数字电路第4章(3译码器及应用)_4

数字电路第4章(3译码器及应用)_4

出 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0
A0 Y7 Y6 Y5 Y4 Y 3 Y2 Y1 Y0
' ' Y0 A2 A1' A0 m0 ' Y1 A2 A1' A0 m1 ' ' Y2 A2 A1 A0 m 2
0 0 0 0 1 1 1 1
Y2 A3 A2 A1 A0 Y3 A3 A2 A1 A0 Y6 A3 A2 A1 A0 Y 7 A3 A2 A1 A0
Yi mi (i 0 ~ 9)
4线-10线译码器74HC42真值表

A3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
输入:二进制代码(N位) 输出:2N个,每个输出对应一个最小项。 ★最简单是译码器是2线-4线译码器。 ★输入是三位二进制代码、有八种状态,八个输 出端分别对应其中一种输入状态。因此,又把 三位二进制译码器称为3线—8线译码器。
2线-4线译码器:
2线—4线译码器真值表 输
S' 1 0 0 0 0 A × 0 0 1 1

B × 0 1 0 1

Y'0 1 0 1 1 1 Y'1 1 1 0 1 1 Y'2 1 1 1 0 1

Y'3 1 1 1 1 0
写出各输出函数表达式:
Y0 (SAB) Y1 (SAB) Y2 (SAB)
Y3 (SAB)
Y' 3

数电第4章-(3)

数电第4章-(3)

1EN 1D 0 1D 1 1D 2 1Y 1D 3 2D 0 74153 2D 1 2Y 2D 2 2D 3 2EN A 1 A 0
图 4.2.21 74153的简化逻辑符号 的简化逻辑符号
2. 八选一数据选择器
EN A0 A1 A2 D0 D 1 74151 Y D2 D3 D4 D5 D6 D7
A2
D0 D1 D2 D3 D4 D5 D6 D7
A1
A0
Y D0~D3 D4~D7
0 1
00 ~ 11 00 ~ 11
1
Y
1
A2
A 1 A0
四选一扩展为八选一MUX 图 4.2.23 ( a ) 四选一扩展为八选一
数选器74LS151扩展成一个 选1数据选择器。 扩展成一个32选 数据选择器 数据选择器。 例:试将8选1数选器 试将 选 数选器 扩展成一个
输出 Y 0 D0 D1 D2 D3
使能 输入 EN 0 0 0 0
输 入 A2 1 1 1 1 A1 0 0 1 1 A0 0 1 0 1
输出 Y D4 D5 D6 D7
八选一MUX的卡诺图 八选一
A1A0 00 01 11 10 A2 0 D0 D1 D3 D2 八选一MUX的逻辑表达式 八选一 1 D4 D5 D7 D6 EN = 1, Y = 0 ; 图4.2.24 ( a ) EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3
C B A
1 D D D 1
D
1
图 4.2.28 ( c )

组合逻辑电路及其应用

组合逻辑电路及其应用
上一页 下一页 返回
4. 2 组合逻辑电路的分析和设计
• (3) 将逻辑函数化简或变换成适当形式。可以用代数法或卡诺图法将 所得的函数化为最简与或表达式, 对于一个逻辑电路, 在设计时尽可能 使用最少数量的逻辑门, 逻辑门变量数也应尽可能少(即在逻辑表达式 中乘积项最少, 乘积项中的变量个数最少), 还应根据题意变换成适当 形式的表达式。
速度等方面综合折中考虑, 选择最佳方案。该电路的化简过程如图415 (b) 所示, 首先得出最简与或式,然后进行函数式变换。
上一页 下一页 返回
4. 2 组合逻辑电路的分析和设计
• 变换时一方面应尽量利用公共项以减少门的数量, 另一方面减少门的 级数, 以减少传输延迟时间, 因而得到输出函数式为
• (3) 画逻辑电路。 • 该电路采用了三种门电路, 速度较快, 其电路如图4-16 所示。
下一页 返回
4. 1 概 述
• 若组合电路只有一个输出量, 则此电路称为单输出组合逻辑电路; 若 组合电路有多个输出量, 则称为多输出组合逻辑电路。
• 任何组合逻辑电路, 不管是简单的还是复杂的, 其电路结构均有如下特 点: 由各种类型逻辑门电路组成; 电路的输入和输出之间没有反馈途 径; 电路中不含记忆单元。
上一页
返回
4. 3 编码器和译码器
• 4. 3. 1 编码器
• 1. 编码器的概念 • 在数字设备中, 数据和信息是用“0” 和“1” 组成的二进制代码来
表示的, 将若干个“0” 和“1” 按一定的规律编排在一起, 编成不同 的代码, 并且赋予每个代码以固定的含义, 这就叫编码。例如, 可用三 位二进制数组成的编码表示十进制数的0~7, 十进制数0 编成二进制数 “000”, 十进制数1 编成二进制数“001”, 十进制数2 编成二进制数 “010”,等等。用来完成编码工作的电路通称为编码器。可见, 编码 器是将有特定意义的输入数字信号或文字符号信号, 编成相应的若干 位二进制代码形式输出的组合逻辑电路。如BCD 码编码器是将0~9 十个数字转化为四位BCD 码输出的组合电路。

康华光《电子技术基础-数字部分》配套题库-章节题库(组合逻辑电路)

康华光《电子技术基础-数字部分》配套题库-章节题库(组合逻辑电路)

入端,因此,任意 1 位的加法运算必须在低 1 位的运算完成之后才能进行,这种进位方式
称为串行进位。这种加法器电路简单,但运算速度慢。②超前进位加法器:每位的进位只由
加数和被加数决定,而不低位的进位无关。超前进位加法器大大提高了运算速度,但随着加
法器位数的增加,超前进位逻辑电路越来越复杂。
5 . 引起组合逻辑电路中竞争不冒险的原因是(
有 16 种状态组合,各种状态组合下输出函数 Y 的表
达式如下表 4-2 所示,可见这是一个多功能函数収生器。
表 4-2
3.一把密码锁有 3 个按键,分别为 A、B、C。当 3 个键都丌按下时,锁丌打开,也丌 报警;当只有一个键按下时,锁丌打开,但収出报警信号;当有两个键同时按下时,锁打开, 也丌报警;当 3 个键同时按下时,锁被打开,但要报警。试设计此逻辑电路,要求分别用 以下电路芯片实现。
4.如图 4-2 所示电路输出逻辑的最小和为( )。
图 4-2 【答案】若 C 为高位,则 F=D·C+D·B 【解析】
5 / 59
圣才电子书 十万种考研考证电子书、题库视频学习平台

三、简答题 1.试分析图 4-3(a)所示组合逻辑电路的功能,并用数量最少、品种最少的门电路实 现。 答:由逻辑电路图 4-3(a)可以写出输出 F 的逻辑函数式 可见该逻辑电路可由另个异或门实现,如图 4-3(b)所示。
(1)门电路;(2)3 线—8 线译码器和不非门;(3)双 4 选 1 数据选择器和非门;(4)
7 / 59
圣才电子书

全加器。
十万种考研考证电子书、题库视频学习平台
答:设键按下为 1,未按下为 0;令开锁信号为 K,锁开为 1,锁闭为 0;报警信号为 J,

数字电子技术基础(第五版)第4章

数字电子技术基础(第五版)第4章

Y1 A2 A1 A0 Y2 A2 A1 A0 Y3 A2 A1 A0
Y4 A2 A1 A0
Y5 A2 A1 A0
1
1 1 1
0
0 1 1
0
1 0 1
0
0 0 0
0
0 0 0
0
0 0 0
0
0 0 0
1
0 0 0
0
1 0 0
0
0 1 0
0
0 0 1
Y6 A2 A1 A0 Y7 A2 A1 A0
4.3.1 编码器的基本概念
实现编码功能的电路称为编码器(encoder) 编 码 器
M个信号
n位二进制代码
图4-10 编码器框图
4.3.2 二进制编码器
用n位二进制代码对M=2n个信号进行编码的电路叫二进制编码器。
1.三位二进制编码器
I0 3位二进制 编码器 C B A
I7
图4-11 3位二进制编码器框图
图4-6 四选一数据选择器
图4-7 用数据选择器的实现方案
X 0( BC ) A( BC ) A( BC ) A( BC )
4.2.2 组合逻辑电路的设计示例
第二种方案。就是采用3线-8线译码器。
A2 A1 A0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
m0=(000) m1=(001) m2=(010) m3=(011) m4=(100) m5=(101) m6=(110) m7=(111)
1
0 1 0 1 0 1 1
1
1 1 1 1 1 1 1 1
0
1 1 1 1 1 1 1 1
1
0 1 1 1 1 1 1 1

组合逻辑电路险象判断网络教育学院

组合逻辑电路险象判断网络教育学院

F1
F2
F 1 AC BC AC BC
F 2 AB BC AB BC
网络教育学院
组合逻辑电路设计
需要六个两输入端的与非门。设提供原变量、反变 量输入,所以不需要非门。
A
C
B
C
A B B
C
网络教育学院
组合逻辑电路设计
若综合考虑,这两个输出函数的公共项,则化简如下:
AB C 0 1 00 0 1 01 0 1 11 0 1 10 0 0
0001 0010 0011 0100 0101 0110 0111
F(A,B,C,D) m(7,9, 11, 12 ) d (0, 1 ,2, 13, 14 , 15 )
网络教育学院
组合逻辑电路设计
AB CD 00 01 11 10 00 d d 0 d 01 0 0 1 0 d d 11 1 d 10 0 1 1 0
网络教育学院
组合逻辑电路设计
例 设计一个3变量“多数表决电路”
A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 F 0 0 0 1 0 1 1 1
设参加表决的输入变量为A、B、C。 输入为0,表示反对,输入为1,表示同 意。表决的结果用输出变量F表示。表决 的原则是“少数服从多数”,如多数同 意,决议通过,F=1,多数反对,决议被 否决,F=0。 根据分析,可以很容易列出真值表 如右图所示: 由真值表可以直接写出其最小项表达式:
F(A,B,C,D) AD AB BCD
组合逻辑电路设计
相应的逻辑电路如下图所示。
网络教育学院
组合逻辑电路设计
2. 多输出函数的组合逻辑电路设计

数字电路知识点汇总(精华版)

数字电路知识点汇总(精华版)

数字电路知识点汇总(东南大学)第1章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法,归纳起来有:真值表,函数表达式,卡诺图,逻辑图及波形图等几种。

一、逻辑代数的基本公式和常用公式1)常量与变量的关系A+0=A与A=⋅1AA+1=1与0⋅A0=A⋅=0AA+=1与A2)与普通代数相运算规律a.交换律:A+B=B+AA⋅⋅=ABBb.结合律:(A+B)+C=A+(B+C)⋅A⋅B⋅⋅=(C)C()ABc.分配律:)⋅=+A⋅B(CA⋅⋅BA C+A+=+)B⋅)(C)()CABA3)逻辑函数的特殊规律a.同一律:A+A+Ab.摩根定律:BBA+=A⋅A+,BBA⋅=b.关于否定的性质A=A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中,如果将等式两边同时出现某一变量A的地方,都用一个函数L表示,则等式仍然成立,这个规则称为代入规则例如:C⋅+A⊕⊕⋅BACB可令L=CB⊕则上式变成L⋅=C+AA⋅L⊕⊕=LA⊕BA三、逻辑函数的:——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数,通常,我们将逻辑函数化简为最简的与—或表达式1)合并项法:利用A+1A=⋅B⋅,将二项合并为一项,合并时可消去=+A=A或ABA一个变量例如:L=B+BA=(C+)=ACACBBCA2)吸收法利用公式AA⋅可以是⋅+,消去多余的积项,根据代入规则BABA=任何一个复杂的逻辑式例如化简函数L=EAB++DAB解:先用摩根定理展开:AB=BA+再用吸收法L=E+AB+ADB=E B D A B A +++ =)()(E B B D A A +++ =)1()1(E B B D A A +++ =B A +3)消去法利用B A B A A +=+ 消去多余的因子 例如,化简函数L=ABC E B A B A B A +++ 解: L=ABC E B A B A B A +++ =)()(ABC B A E B A B A +++=)()(BC B A E B B A +++=))(())((C B B B A B B C B A +++++ =)()(C B A C B A +++ =AC B A C A B A +++ =C B A B A ++4)配项法利用公式C A B A BC C A B A ⋅+⋅=+⋅+⋅将某一项乘以(A A +),即乘以1,然后将其折成几项,再与其它项合并。

数字逻辑4-3-3组合电路中的险象消除

数字逻辑4-3-3组合电路中的险象消除
3、选通法消除险象 输出级门电路G4的多增 加一个选通输入引脚,加入的信号为脉冲型的 选通脉冲。险象出现在输入信号变化的瞬间。 输入信号变化后延迟一短暂的时间,再加入选 通脉冲信号,避开了险象出现的瞬间,从而消 除了险象。
数字逻辑
第4章 组合逻辑电路
组合逻辑电路险象消除
选通法输出的波形是脉冲型:在选通脉冲到来时,输出 端输出正脉冲,表示输出1,无脉冲,表示输出0。
数字逻辑 第4章 组合逻辑电路
组合逻辑电路险象消除
例1图所示电路,其输出函数表达式为:
数字逻辑
第4章 组合逻辑电路
组合逻辑电路险象消除
例图所示电路,其输出函数表达式为:
数字逻辑
第4章 组合逻辑电路
组合逻辑电路险象消除
例2 消除逻辑表达式为 的电路中可能产生的险象。
修改后的函数表达式为:
数字逻辑 第4章 组合逻辑电路
数字逻辑章晓卿上海交通大学继续教育学院章晓卿上海交通大学继续教育学院第44章章组合逻辑电路41组合电路的分析方法42组合电路的设计方法43组合电路中的险象问题数字逻辑第4章组合逻辑电路43组合电路中的险象问题险象产生险象判断险象消除1用增加冗余项的方法消除险象用卡诺图方法最为方便检查出两个1用增加冗余项的方法消除险象用卡诺图方法最为方便检查出两个最小项之间没有被一个卡诺图圈圈在一组合逻辑电路险象消除数字逻辑第4章组合逻辑电路最小项之间没有被一个卡诺图圈圈在一起则增加一个卡诺图圈将它们圈在一起
本章小结
③组合电路的分析步骤:逻辑图→写出逻辑表达 式→逻辑表达式化简→列出真值表→逻辑功能描 述。 ④组合电路的设计步骤:列出真值表→写出逻辑 表达式或画出卡诺图→逻辑表达式化简和变换→ 画出逻辑图。 ⑤组合电路的险象产生的原因及消除方法.
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
章目录
可见,选择地址不同,所得电路不同!
第13页
第4章 组合逻辑电路 ——数据选择器
例 5: 用卡诺图设计四选一数据选择器,实现如下逻 辑函数: F =∑(0, 1, 5, 6, 7, 9, 10, 14, 15) 解:选AB变量为地址A1A0 , 则变量CD为数据输入端。
AB CD 00 01 00 1 01 11 10 1 1 1 1 1 1 1 11 10
红 黄 绿
R A G
正常工作状态
R A G R A G
R A G
故障状态
R A G R A G R A G R A G R A G
第10页
2018年8月4日星期六
章目录
第4章 组合逻辑电路 ——数据选择器
例3: 运用数据选择器产生 8 位序列01101001 。
解:利用1片八选一数据选择器,只需设置 D0=D3=D5=D6=0, D1=D2=D4=D7=1, 即可产生 01101001 序列。
第4章 组合逻辑电路 ——中规模集成组合逻辑电路
4.2 中规模集成组合逻辑电路
三、数据选择器
1. 四选一数据选择器74153(2四选一MUX) 2. 八选一数据选择器74151 3. MUX的扩展 4. 用数据选择器设计组合逻辑电路
四、数据比较器
1. 四位并行数据比较器7485 2. 数据比较器的应用举例
“1”
“0”
A B C
A2 A1 A0 D0 D1 D2 D3 D4 D5 D6 D7
C
B A
0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1
八选一 F
EN
F0 1 1 0 1 0 0 1 0 1 1 0 1
章目录
2018年8月4日星期六
第15页
第4章 组合逻辑电路 ——数据选择器
接上例
Y A 0 0 1 A1 0 D0 D1 1 D2 D3
Bi 0 1 Ai 0 Ci-1 Ci-1 对比得 D0=D3=Ci-1 1 Ci-1 Ci-1
Ai Bi 0
D1=D2=Ci-1
Si
0 1 0 Ci-1 Ci
四选一MUX卡诺图
D 0 D1 D2 D3
2018年8月4日星期六
章目录
D4 D5 D6 D7
第 6页
第4章 组合逻辑电路 ——数据选择器
例2:用多片74LS153组成 8选1和16选1MUX。
可见,不用使能端也能进行扩展.
D7 D6 D5 D4
D3 D2 D1
D 15 D 14 D 13 D 12 D 11 D 10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
解:采用降维法
CD AB 00 01 11 10 00 1 01 11 1 10 1 1 1 1 1 1 1
A
BC 0 1
00 1 D
01 0 1
11 10 1 D 0 D
降 1维
可用八选一 MUX实现
降 1维
(a)
图 4.2.28
2018年8月4日星期六
(b)
章目录
可用四选一 MUX实现 B 0 1 A CD C 0 C C CD 1 C+D D
EN
F
1 C+D
D
1
图4.2.28 (d)
2018年8月4日星期六
章目录
第20页
第4章 组合逻辑电路 ——数据选择器
1 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 D0 D1 (1) D2 D3 A1 A0 D0 D1 (2) D2 D3 A1 A0 D0 D1 D2 (3) D3 A1 A0 D0 D1 D2 (4) D3 A1 A0
C
由此得到:
D
1
1
D0 D1 D3 D2
2018年8月4日星期六
D0= C D 1 = C+D A D3= C B D2= C + D
章目录
1
C
0
=1
D0 D1 D2 D3 A1 A ½-74153 EN
F
第14页
第4章 组合逻辑电路 ——数据选择器
例6:用一片74153设计一个1位全加器 。 解:1/2-74153和1位全加器的诺图分别如下:
R
1
“1”
第 9页
2018年8月4日星期六
第4章 组合逻辑电路 ——数据选择器
例2:用 Z4 R G R AG RA G RAG RAG 选 1A 数据选择器实现交通灯监测电路。 R ( AG ) R( AG) R( AG ) 1 ( AG) 选用½ -74153 Y1 S1 D0 ( A1 A0 ) D1 ( A1 A0 ) D2 ( A1 A0 ) D3 ( A1 A0 )
数据选择器产生序列信号
2018年8月4日星期六
章目录
第11页
第4章 组合逻辑电路 ——数据选择器
例4:用74151设计函数 F = AB + AC 。 (1)若C、B、A分别接A0、A1、A2 , 得到两 分析: 个卡诺图, 则相应电路如图所示:
A1A0 A2 00
0 1 01 D1 D5 11 10 D3 D2 D7 D6
A1A0 A2 00 01 11 10 0 D0 D1 D3 D2 1 D4 D5 D7 D6 Y BA C 00 01 11 10 0 0 1 1 0 1 0 0 1 0
F
2018年8月4日星期六
A B C
VCC
EN A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
74151
Y
F
图 4.2.25 ( b )
1 Ci-1 1
对比得 D0= 0, D1=D2=Ci-1 D3=1
再将Ai、Bi 分别接74153的A1、A0,得图 4.2.27
2018年8月4日星期六
章目录
第16页
第4章 组合逻辑电路 ——数据选择器
接上例 1位全加器
1EN 1D0 74153 1D1 1D2 1Y 1D3 2D0 2D1 2Y 2D2 2D3 2EN A 1 A 0
D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0

F3
A 1 A0

F1

F2
D3 D 3 D 2 D2 V D1 D 1 D 0 D 0 A1 A 0
D0 A 1 A0
A 1 A0
F
D1
Ⅲ D3 D2 D1 D0
D3 D2 D1 D0
F

F1

A 1 A0
2018年8月4日星期六
章目录
第 1页
第4章 组合逻辑电路 ——中规模集成组合逻辑电路 五、全加器
1. 四位串行进位全加器 2. 四位超前进位全加器74283 3. 全加器的应用举例
作业
2018年8月4日星期六
章目录
第 2页
第4章 组合逻辑电路 ——中规模集成组合逻辑电路
三、数据选择器
数据选择器又称多路选择器(Multiplexer, 简称MUX)。每次 在地址输入的控制下, 从多路输入数据中选择一路输出。
01 D1 D5
01 0 1
11 10 D3 D2 D7 D6
11 1 D 10 0 D
章目录
VCC
C B A A0 A1 A 4 D5 D6 D7
EN
F
D
1
图 4.2.28 ( c )
2018年8月4日星期六 第19页
第4章 组合逻辑电路 ——数据选择器
D0 A1 A0
F0
A3 A 2
A2

F0
A1 A0
A1 A 0
四选一扩为八选一
2018年8月4日星期六
章目录
A1 A0
四选一扩为 十六选一
第 7页
第4章 组合逻辑电路 ——数据选择器
用数据选择器设计组合逻辑电路的步骤:
(1)降维;(可选) (2)逻辑式或卡诺图比对,得选择器输入端数据; (3)画逻辑图。 例1 例2
D0=D3=Ci-1 D1=D2=Ci-1 D0= 0, D1=D2=Ci-1 D3=1 图 4.2.27
2018年8月4日星期六
Si Ci
C i-1
1
VCC
章目录
Ai B i
第17页
第4章 组合逻辑电路 ——数据选择器
例4.2.1:分别用一片74151和½ -74153 实现函数 F = ABC+ABC+ABD+ABD+ACD。
用数据选择器分时传输组成动态译码
D C B A
七a 段b c 译d 码e f g 器
千位 百位 十位 个位
1 A1 0 A0
2018年8月4日星期六
9 8 3 7 当地址量变化周期大于25次/ 功能? 秒,人眼则无明显闪烁感。 Y3 Y2 译 码 Y1 Y0 器
章目录
第21页
第4章 组合逻辑电路 ——数据比较器 四、数据比较器
C B A
D0 D4
00 0 1
A
BC
Y
01 0 0 11 0 1 10 0 1
VCC
0 1
F
2018年8月4日星期六
图 4.2.25 ( a )
章目录
EN A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
74151
Y
F
第12页
第4章 组合逻辑电路 ——数据选择器
接上例 (2)若C、B、A分别接A2、A1、A0, 得到两卡诺图,则相应的电路图如图所示:
相关文档
最新文档