CMOS数字电路基本单元

N diffusion
25
2. 有源区 有源区——做晶体管的区域（G、D、S、B区)，封闭 做晶体管的区域（ 、 、 、 区 ， 做晶体管的区域 图形处是氮化硅掩蔽层， 图形处是氮化硅掩蔽层，该处不会长场氧化层
CMOS反相器版图流程 反相器版图流程(2) 反相器版图流程
P diffusion
2. 有源区 有源区——做晶体管的区域（G、D、S、B区)，封闭图形 做晶体管的区域（ 、 、 、 区 ， 做晶体管的区域 处是氮化硅掩蔽层， 处是氮化硅掩蔽层，该处不会长场氧化层 26
6
反相器的逻辑功能和工作特点
实现反相器功能（非逻辑）。 实现反相器功能（非逻辑）。
VTP和VTN总是一管导通而另一管截止，流过VTP和 VTN的静态电流极小（纳安数量级），因而CMOS反相器 的静态功耗极小。这是CMOS电路最突出的优点之一。
7
CMOS反相器的电压传输特性和电流传输特性 反相器的电压传输特性和电流传输特性
11
CMOS与非门 与非门
负载管并联 （并联开关） 并联开关）
驱动管串联 （串联开关） 串联开关） 该电路具有与非逻辑功能， 该电路具有与非逻辑功能， 即
12
CMOS与非门 CMOS与非门
Y=AB
CMOS传输门 传输门
C和C是一对互补的控制信号。 和 是一对互补的控制信号 是一对互补的控制信号。 由于VT 在结构上对称， 由于 P和VTN在结构上对称，所以图中的输入和输出端可以 互换，又称双向开关。 互换，又称双向开关。
CMOS反相器版图流程 反相器版图流程(3) 反相器版图流程
Poly gate
27
3. 多晶硅 做硅栅和多晶硅连线，封闭图形处，保留多晶硅 多晶硅—做硅栅和多晶硅连线 封闭图形处， 做硅栅和多晶硅连线，
CMOS反相器版图流程 反相器版图流程(4) 反相器版图流程
N+ implant
28
4. 有源区注入 有源区注入——P+，N+区（select)。 。
CMOS数字电路基本单元 数字电路基本单元
1
CMOS数字电路基本单元 数字电路基本单元
CMOS反相器电路 反相器电路 CMOS门电路 门电路 CMOS传输门 传输门 CMOS版图设计 版图设计 CMOS反相器版图设计流程 反相器版图设计流程 其它
2
基本电路结构： 基本电路结构：CMOS
3
1．CMOS反相器的工作原理 反相器的工作原理
CMOS反相器版图流程 反相器版图流程(4) 反相器版图流程
P+ implant
29
4. 有源区注入 有源区注入——P+、N+区（select)。 。
CMOS反相器版图流程 反相器版图流程(5) 反相器版图流程
contact
30
5. 接触孔 接触孔——多晶硅，注入区和金属线1接触端子。 多晶硅，注入区和金属线 接触端子 接触端子。 多晶硅
1). 阱——做N阱和 阱封闭图形处，窗口注入形成 管和 管的衬底 阱和P阱封闭图形处 管和N管的衬底 做 阱和 阱封闭图形处，窗口注入形成P管和 2). 有源区 有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化 做晶体管的区域（ 、 、 、 区 ， 做晶体管的区域 硅掩蔽层，该处不会长场氧化层 硅掩蔽层， 3). 多晶硅 多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅 做硅栅和多晶硅连线。 做硅栅和多晶硅连线 封闭图形处， 4). 有源区注入 有源区注入——P+、N+区（select)。做源漏及阱或衬底连接区的注 。 入 5). 接触孔 接触孔——多晶硅，注入区和金属线 接触端子。 多晶硅， 接触端子。 多晶硅 注入区和金属线1接触端子 6). 金属线 金属线1——做金属连线，封闭图形处保留铝 做金属连线， 做金属连线 7). 通孔 通孔——两层金属连线之间连接的端子 两层金属连线之间连接的端子
AB段：截止区 iD为0 BC段：转折区 阈值电压UTH≈VDD/2 转折区中点：电流最大
CD段：导通区
CMOS反相器 在使用时应尽 量避免长期工 作在BC段。
8
CMOS电路的优点
（1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。 （2）抗干扰能力很强。 输入噪声容限可达到VDD/2。 （3）电源电压范围宽。 多数CMOS电路可在3～18V的电源电压范围 ～ 内正常工作。 （4）输入阻抗高。 （5）负载能力强。 CMOS电路可以带50个同类门以上。 （6）逻辑摆幅大。（低电平0V，高电平VDD ）
CMOS反相器版图流程 反相器版图流程(8) 反相器版图流程
Metal 2
33
8. 金属线 金属线2——做金属连Βιβλιοθήκη Baidu，封闭图形处保留铝 做金属连线， 做金属连线
inverter： ：
VDD
m1 Schematic: m2 VDD Layout: input GND
output
34
GND
m2
m1
硅栅CMOS 版图和工艺的关系 硅栅
15
CMOS三态门（传输门的应用） 三态门（传输门的应用） 三态门
导通， 当EN= 0时，TG导通，F=A； 时 导通 ； 当EN=1时，TG截止，F为高阻输出。 时 截止， 为高阻输出。 截止 为高阻输出
(a)电路 (a)电路
(b) 逻辑符号
16
CMOS IC 版图设计技巧
1）、布局要合理 ）、布局要合理 ）、 （1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引 ）引出端分布是否便于使用或与其他相关电路兼容， 出线排列要求。 出线排列要求。 阱与p管漏源 （2）特殊要求的单元是否安排合理，如p阱与 管漏源 +区离远一些，使 ）特殊要求的单元是否安排合理， 阱与 管漏源p 区离远一些， 抑制Latch-up，尤其是输出级更应注意。 βpnp↓，抑制 ，尤其是输出级更应注意。 （3）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。 ）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。 （4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。 ）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。
17
2）、单元配置恰当 ）、单元配置恰当 ）、 （1）芯片面积降低 ）芯片面积降低10%，管芯成品率 圆片 可提高 ∼20%。 ，管芯成品率/圆片 可提高15∼ 。 （2）多用并联形式，如或非门，少用串联形式，如与非门。 ）多用并联形式，如或非门，少用串联形式，如与非门。 （3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形 ）大跨导管采用梳状或马蹄形，小跨导管采用条状图形， 排列尽可能规整。 排列尽可能规整。
14
CMOS模拟开关（传输门的应用） 模拟开关（传输门的应用） 模拟开关
① CMOS模拟开关：实现单刀双掷开关的功能。 模拟开关：实现单刀双掷开关的功能。 模拟开关 C = 0时，TG1导通、TG2截止，uO = uI1； 时 导通、 截止， C = 1时，TG1截止、TG2导通，uO = uI2。 截止、 导通， 时
20
（2）尽量不要使多晶硅位于 +区域上 ）尽量不要使多晶硅位于p 多晶硅大多用n 掺杂，以获得较低的电阻率。若多晶硅位于p 多晶硅大多用 n+ 掺杂 ， 以获得较低的电阻率 。 若多晶硅位于 p+ 区 域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂 在进行 掺杂时多晶硅已存在，同时对其也进行了掺杂——导致 导致 杂质补偿， 杂质补偿，使ρ多晶硅↑。
（3）金属间距应留得较大一些（3λ或4λ） ）金属间距应留得较大一些（ λ λ 因为，金属对光得反射能力强， 因为，金属对光得反射能力强，使得光刻时难以精确分辨金属
21
边缘。 边缘。应适当留以裕量
5）、双层金属布线时的优化方案 ）、双层金属布线时的优化方案 ）、
（1）全局电源线、地线和时钟线用第二层金属线。 ）全局电源线、地线和时钟线用第二层金属线。 （2）电源支线和信号线用第一层金属线（两层金属之间用通孔连 ）电源支线和信号线用第一层金属线（ 接）。 （3）尽可能使两层金属互相垂直，减小交叠部分得面积。 ）尽可能使两层金属互相垂直，减小交叠部分得面积。
19
离，不可靠拢平行排列。 不可靠拢平行排列。
4）、 ）、CMOS电路版图设计对布线和接触孔的特殊要求 ）、 电路版图设计对布线和接触孔的特殊要求
（1）为抑制 ）为抑制Latch up，要特别注意合理布置电源接触孔和 DD引线，减 ，要特别注意合理布置电源接触孔和V 引线， 小横向电流密度和横向电阻R 小横向电流密度和横向电阻 S、RW。 • 采用接衬底的环行 DD布线。 采用接衬底的环行V 布线。 增多V 接触孔，加大接触面积，增加连线牢固性。 • 增多 DD、VSS接触孔，加大接触面积，增加连线牢固性。 对每一个V 在相邻阱中配以对应的V 接触孔， • 对每一个 DD孔，在相邻阱中配以对应的 SS接触孔，以增加并行电流 通路。 通路。 尽量使V 接触孔的长边相互平行。 • 尽量使 DD、VSS接触孔的长边相互平行。 的孔尽可能离阱近一些。 • 接VDD的孔尽可能离阱近一些。 的孔尽可能安排在阱的所有边上（ 阱 • 接VSS的孔尽可能安排在阱的所有边上（P阱）。
13
（a）电路
（b）逻辑符号
CMOS传输门工作原理 传输门工作原理
若 C =1（接VDD )、C =0（接地）， 当0＜uI＜(VDD－|VT|)时，VTN导通； ＜ 当|VT|＜uI＜VDD 时，VTP导通； ＜ uI在0~VDD之间变化时，VTP和VTN至少有一管导通，使传输门 TG导通。
若 C = 0（接地)、C = 1（接VDD ）， uI在0~VDD 之间变化时，VTP和VTN均截止，即传输门TG截止。
PMOS管 负载管 NMOS管 驱动管
4
CMOS反相器 反相器
开启电压|V 且小于V 开启电压 TP|=VTN，且小于 DD。
VIL=0V 导通 VOH≈VDD 截止
5
当uI= VIL=0V时， VTN截止， VTP导通， uO = VOH≈VDD
截止 UIH= VDD UOL≈ 0V 导通
当uI = VIH = VDD ， VTN导通， VTP截止， uO =VOL≈0V
22
CMOS反相器 反相器 版图流程
23
CMOS反相器版图流程 反相器版图流程(1) 反相器版图流程
P well
N well
24
1. 阱——做N阱和 阱封闭图形，窗口 做 阱和P阱封闭图形， 阱和 阱封闭图形 注入形成P管和 管和N管的衬底 注入形成 管和 管的衬底
CMOS反相器版图流程 反相器版图流程(2) 反相器版图流程
9
2．CMOS门电路 ． 门电路
截止 负载管串联 （串联开关） 串联开关）
A、B有高电平， 有高电平， 则驱动管导通、 则驱动管导通、 负载管截止， 负载管截止，输 出为低电平。 出为低电平。
1
0 驱动管并联 并联开关） （并联开关）
10
导通 CMOS或非门 或非门
当输入全为低电平， 两个驱动管均截止，两个 负载管均导通，输出为高 电平。 0 1 该电路具有或非逻辑功能 即 Y=A+B 截止 0 导通
18
3）、布线合理 ）、布线合理 ）、
•布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。 布线面积往往为其电路元器件总面积的几倍 •扩散条 多晶硅互连多为垂直方向 ， 金属连线为水平方向 ， 电源地线 扩散条/多晶硅互连多为垂直方向 金属连线为水平方向， 扩散条 多晶硅互连多为垂直方向， 采用金属线，与其他金属线平行。 采用金属线，与其他金属线平行。 •长连线选用金属。 长连线选用金属。 长连线选用金属 •多晶硅穿过 线下面时，长度尽可能短，以降低寄生电容。 多晶硅穿过Al线下面时 长度尽可能短，以降低寄生电容。 多晶硅穿过 线下面时， 布线，连线要有适当的宽度。 •注意 DD、VSS布线，连线要有适当的宽度。 注意V 注意 •容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远 容易引起“串扰”的布线（主要为传送不同信号的连线） 容易引起
CMOS反相器版图流程 反相器版图流程(6) 反相器版图流程
Metal 1
31
6. 金属线 金属线1——做金属连线，封闭图形处保留铝 做金属连线， 做金属连线
CMOS反相器版图流程 反相器版图流程(7) 反相器版图流程
via
32
7. 通孔 通孔——两层金属连线之间连接的端子 两层金属连线之间连接的端子