7.2__DDS(直接数字式频率合成器)电路

合集下载

直接数字频率合成器(DDS)原理分析

直接数字频率合成器(DDS)原理分析

直接数字频率合成器(DDS)原理分析直接数字频率合成器DDS(Direct Digital Frequncy Synthesizer)是从相位概念出发直接合成所需波形的一种频率合成技术。

其组成包括相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器(LPF),原理框图如图1所示。

以正弦波形合成为例,DDS合成频率的具体流程描述如下。

相位累加器由N位加法器与N位寄存器级联组成。

在时钟脉冲fc控制下,加法器将频率控制字K与寄存器输出的累加相位数据相加,再把相加后的结果送至寄存器的数据输入端。

寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端;使加法器在下一时钟作用下继续与频率控制字进行相加。

这样相位累加器在时钟的作用下,进行相位的累加。

当相位累加器累加满时就会产生溢出,完成一个周期的动作。

通过改变相位控制字P可以控制输出信号的相位参数。

令相位加法器的字长为N,当相位控制字由0跃变到不为零的P时,波形存储器(ROM)的输入为相位累加器的输出与相位控制字P之和,所以输出的幅度编码相位增加。

波形的改变是通过改变W波形控制字实现的。

由于ROM中不同波形分块存储,所以当W改变时,ROM输入端为相移后的地址与W之和。

经过K、P、W设置后的相位累加器输出的数据作为ROM的取样地址,进行波形的相位—幅值转换,即可在给定时间上确定输出波形的抽样幅值。

N位的寻址ROM相当于把0o~360o的正弦波信号离散成具有2N个样值的序列,若波形ROM有D位数据位,则2N个取样点的幅值以D位二进制数值固化于ROM 中,按照地址的不同可以输出相应相位的正弦信号幅值。

幅度控制字能够控制ROM输出的正弦信号幅值的变化,乘法器(除法器)在DDS电路中相单于将每一个幅值量化值增大(缩小)了A倍。

由上面分析可以看出,DDS输出方程可表示为,f0为输出频率,fc为时钟频率。

当K=1时,DDS输出最低频率(即频率分辨率)为,而DDS的最大输出频率由Nyquist采样定理决定,即fc/2,也就是说K的理论最大值为2N-1。

DDS 直接数字频率合成器 实验报告

DDS 直接数字频率合成器  实验报告

直接数字频率合成器(DDS)实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。

本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。

其输出频率及相位均可控制,且能输出正弦波、余弦波、方波、锯齿波等五种波形,经过转换后在示波器上显示。

经控制能够实现保持、清零功能。

除此之外,还能同时显示出频率控制字、相位控制字和输出频率的值。

实验要求分析整个电路的工作原理,并分别说明了各子模块的设计原理,依据各模块之间的逻辑关系,将各电路整合到一块,形成一个总体电路。

本实验在Quartus Ⅱ环境下进行设计,并下载到SmartSOPC实验系统中进行硬件测试。

最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。

关键词:Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器(ROM) (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)。

直接数字频率合成器(DDS)总结

直接数字频率合成器(DDS)总结

直接数字频率合成器(直接数字频率合成器(DDS DDS DDS)总结)总结知识收集2008-07-2113:45:46阅读128评论0字号:大中小订阅直接合成法是用一个或多个石英晶体振荡器的振荡频率作为基准频率,由这些基准频率产生一系列的谐波,这些谐波具有与石英晶体振荡器同样的频率稳定度和准确度;然后,从这一系列的谐波中取出两个或两个以上的频率进行组合,得出这些频率的和或差,经过适当方式处理(如经过滤波)后,获得所需要的频率。

DDS 是直接数字式频率合成器(Direct Digital Synthesizer )的英文缩写。

直接数字式频率合成器(DDS )是从相位概念出发直接合成所需波形的一种新的频率合成技术,由相位累加器、波形ROM 、D/A 转换器和低通滤波器构成。

时钟频率给定后,输出信号的频率取决于频率控制字,频率分辨率取决于累加器位数,相位分辨率取决于ROM 的地址线位数,幅度量化噪声取决于ROM 的数据位字长和D/A 转换器位数。

结构框图如图2-1所示。

先分部分介绍其结构,后面会讲到总体原理。

相位增量(Phase Increment )M ,也称为频率控制字,单纯的无单位(不代表弧度或者角度)无符号数。

相位累加器(Phase Accumulator )由一个无符号数的加法器和一个寄存器构成,一个时钟周期完成一次加法运算。

量化器(Quantizer )完成很简单的功能。

将较高精度,较大位宽的输入,丢弃低比特位,得到较低精度,较小位宽的输出,直接用作后面查找表的地址。

正余弦查找表(Sine/Cosine Lookup Table)存放正余弦数值。

DDS的工作原理:DDS的基本原理是利用采样定理,通过查表法产生波形[2]。

由于,(2-1)其中Δθ为一个采样间隔ΔT之间的相位增量,采样周期,即:(2-2)控制Δθ就可以控制不同的频率输出。

Δθ是由频率控制字M控制的,即:(2-3)所以改变M就可以得到不同的输出频率。

DDS(DirectDigitalSynthesizer)直接数字式频率合成器

DDS(DirectDigitalSynthesizer)直接数字式频率合成器

DDS(DirectDigitalSynthesizer)直接数字式频率合成器1. 什么叫DDS直接数字式频率器DDS(Direct Digital Synthesizer),实际上是⼀种分频器:通过编程频率控制字来分频系统(SYSM CLOCK)以产⽣所需要的频率。

DDS 有两个突出的特点,⼀⽅⾯,DDS⼯作在数字域,⼀旦更新频率控制字,输出的频率就相应改变,其跳频速率⾼;另⼀⽅⾯,由于频率控制字的宽度宽(48bit 或者更⾼),频率分辨率⾼。

2. DDS⼯作原理图1 是DDS 的内部结构图,它主要分成3 部分:相位累加器,相位幅度转换,()。

图 1,DDS的结构(1)相位累加器⼀个正弦波,虽然它的幅度不是线性的,但是它的相位却是线性增加的。

DDS 正是利⽤了这⼀特点来产⽣正弦信号。

如图 2,根据DDS 的频率控制字的位数N,把360° 平均分成了2的N次等份。

图2,相位累加器原理假设系统时钟为Fc,输出频率为Fout。

每次转动⼀个⾓度360°/2N,则可以产⽣⼀个频率为Fc/2N的正弦波的相位递增量。

那么只要选择恰当的频率控制字M,使得 Fout / Fc= M / 2N,就可以得到所需要的输出频率Fout,Fout = Fc*M / 2N。

(2)相位幅度转换通过相位累加器,我们已经得到了合成Fout 频率所对应的相位信息,然后相位幅度转换器把0°~360°的相位转换成相应相位的幅度值。

⽐如当DDS 选择为2V p-p 的输出时,45°对应的幅度值为0.707V,这个数值以⼆进制的形式被送⼊DAC。

这个相位到幅度的转换是通过查表完成的。

(3)DAC输出代表幅度的⼆进制数字信号被送⼊DAC 中,并转换成为模拟信号输出。

注意DAC 的位数并不影响输出频率的分辨率。

输出频率的分辨率是由频率控制字的位数决定的。

直接数字式频率合成技术(DDS)是⼀种先进的全数字频率合成技术,它具有多种数字式调制能⼒(如相位调制、频率调制、幅度调制以及I/Q正交调制等),在通信、导航、雷达、电⼦战等领域获得了⼴泛的应⽤。

直接数字频率合成器(DDS)的改进设计

直接数字频率合成器(DDS)的改进设计

直接数字频率合成器(DDS)的改进设计【摘要】本文介绍了一种改进的直接数字频率合成器的设计原理,详细讨论了dds频率合成技术及系统软件、硬件的设计。

【关键词】dds;可控分频器;单片机频率源是雷达、通信、电子对抗等电子系统实现高性能指标的关键。

在现代电子学的各个领域常常需要高精度且频率可方便调节的信号源。

传统的频率合成器已不能适应技术发展的需要,直接数字式频率合成器(direct digital frequency synthesis)简称dds 或ddfs,是随之发展起来的一种新的频率合成技术,它是从相位概念出发直接合成所需波形的一种频率合成技术。

一般采用相位累加器和幅码编址器对存储器进行寻址,过于复杂并且电路调试有一定难度,滤波器精确度要求很高,频率很高时波形不光滑且容易失真。

本文针对这一不足进行了改进。

一、改进的直接数字频率合成器设计框图该系统全面采用数字电路方案,因而工作稳定可靠,利用单片机控制管理,使频率预置和占空比调整等操作可用键盘输入,十分方便,数字频率合成技术使输出频率准确度和稳定度得到提高,频率分辨率为1hz。

二、系统的总体设计思路该系统分为单片机处理与控制部分两大部分,单片机采用89c51,通过一块接口芯片8255与键盘和显示器连在一起,因显示的位数只四位,故采用数码管动态显示,软件译码,采用2*8的键盘进行预置数输入,控制,键盘上共有0—9个数字键、6个功能键;利用单片机的输出来控制可控分频器,然后通过计数器对可控分频器的输出脉冲进行计数,把8位计数器的输出作为一个地址码,将这个地址码作为存储器的读写地址,从存储器中取出预先存放的各种量化数据,经dac0832进行d/a转换,最后通过滤波器输出一个频率受键盘控制的正弦波。

经过对dds的改进后,该系统能产生1hz —9999hz的频率,频率可由键盘进行预制,并且输出频率可通过显示器进行数码显示。

1、单片机控制部分的设计:1)显示器部分的设计显示器采用数码管进行显示,数码管成本低、性能稳定。

DDS直接数字频率合成器

DDS直接数字频率合成器

西安邮电学院验证方案一、总体验证方案1.系统功能描述:8×256的单口RAM完成256个8位计数器,计数器的初值分别为0-255,时钟频率为10MHz,计数器计数频率为5/256MHz。

具体功能:RAM的每一个存储器都可以实现0-255的计数功能,并且数码管显示当前工作的寄存器中的数据。

当一个计数周期后,寄存器中的数据跳回初始状态,并且自动开始工作。

二、具体模块的验证方案1.时钟分频模块1)功能描述:该模块把系统外部输入的信号clk(10MHZ)进行二分频,输出系统时钟clk_2(5MHZ)。

代码:module div_2 (clk_2,clk,div_set);output clk_2;input div_set;input clk;reg clk_2;always @ (posedge clk or posedge div_set)beginif (div_set)clk_2<=1'b0;elseclk_2=~clk_2;endendmodule2)具体验证:i.分频控制信号(div_set=0)时输出频率(clk_2)的始终为0。

ii.分频控制信号(div_set=1)时输出信号(clk_2)与系统外部输入信号(clk)的频率满足二分频关系。

2.计数器模块1)功能描述:计数器可以实现0-255的自加功能,当一个计数周期完后,自动开始下一个计数周期。

代码:module count(in,en,clk_2,out,set);input [7:0] in;input en,clk_2,set;output out;reg [7:0] out;always @ (set)out<= in;always@(posedge clk_2)if(set)out<=8'b00000000;elseif(en)out<=out+1;elseout<=out;endmodule3.单口RAM模块1)功能描述:该RAM有256个存储器,当复位信号ram_set的电平为底时,存储器地址归零。

DDS 直接数字频率合成器 实验报告(DOC)

DDS 直接数字频率合成器  实验报告(DOC)

直接数字频率合成器(DDS)实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。

本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。

其输出频率及相位均可控制,且能输出正弦波、余弦波、方波、锯齿波等五种波形,经过转换后在示波器上显示。

经控制能够实现保持、清零功能。

除此之外,还能同时显示出频率控制字、相位控制字和输出频率的值。

实验要求分析整个电路的工作原理,并分别说明了各子模块的设计原理,依据各模块之间的逻辑关系,将各电路整合到一块,形成一个总体电路。

本实验在Quartus Ⅱ环境下进行设计,并下载到SmartSOPC实验系统中进行硬件测试。

最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。

关键词:Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器(ROM) (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)。

直接数字频率合成器DDS的设计

直接数字频率合成器DDS的设计

直接数字频率合成器DDS 的设计DDS 的基本原理DDS 技术是一种把一系列数字量形式的信号通过DAC 转换成模拟量形式的信号的合成技术,它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中,通过控制相位增量产生频率、相位可控制的波形。

DDS 电路一般包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A 转换器和低通滤波器(LPF )等模块,如图1所示。

相位增量寄存器寄存频率控制数据,相位累加器完成相位累加的功能,波形存储器存储波形数据的单周期幅值数据,D/A 转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号,低通滤波器滤除谐波分量。

整个系统在统一的时钟下工作,从而保证所合成信号的精确。

每来一个时钟脉冲,相位增量寄存器频率控制数据与累加寄存器的累加相位数据相加,把相加后的结果送至累加寄存器的数据输出端。

这样,相位累加器在参考时钟的作用下,进行线性相位累加,当相位累加器累加满量时就会产生一次溢出,完成一个周期性的动作,这个周期就是DDS 合成信号的一个频率周期,累加器的溢出频率就是DDS 输出的信号频率。

相位累加器输出的数据的高位地址作为波形存储器的地址,从而进行相位到幅值的转换,即可在给定的时间上确定输出的波形幅值。

图1 DDS 原理图波形存储器产生的所需波形的幅值的数字数据通过D/A 转换器转换成模拟信号,经过低通滤波器滤除不需要的分量以便输出频谱纯净的所需信号。

信号发生器的输出频率fo 可表示为:Ns f M f M f 2..0=∆= ( 1)式中s f 为系统时钟,f ∆为系统分辨率,N 为相位累加器位数,M 为相位累加器的增量。

参数确定及误差分析首先确定系统的分辨率f ∆,最高频率max f ,及最高频率max f 下的最少采样点数min N 根据需要产生的最高频率max f 以及该频率下的最少采样点数min N ,由公式m i n m a x.N f f s ≥ (2)确定系统时钟s f 的下限值。

直接数字频率合成技术DDS

直接数字频率合成技术DDS






数模变换器 DAC
时 钟
低通滤波器 LPF 输出
图3-11 相位/幅度变换装置
假设DAC的输入幅度码是四位,则它的输出幅度与输 入幅度码之间的关系是按线性变化的,如表3-1所示。
二进制幅度码 0000 0001 0010 0011 0100 0101 0110 0111
表 3-1
十进制幅度 二进制幅度码
0.1875
0 +1.1875
续表 3 - 4
8 1000 17π/16 -0.1951 0011 0.1875 1 9 1001 19π/16 - 0.5556 1001 0.5625 1 10 1010 21π/16 - 0.8316 1101 0.8125 1 11 1011 23π/16 -0.9808 1111 0.9375 1 12 1100 25π/16 -0.9808 1111 0.9375 1 13 1101 27π/16 -0.8316 1101 0.8125 1 14 1110 29π/16 -0.5556 1001 0.5625 1 15 1111 31π/16 -0.1951 0011 0.8175 1
② 将模2π的累加相位变换成相应的正弦函数值的幅度, 这里幅度可先用代码表示,这可以用一只读存储器ROM来 存储一个正弦函数表的幅值代码;
③ 用幅度代码变换成模拟电压,这可由数模变换器 DAC来完成;
④ 相位累加器输出的累加相位在两次采样的间隔时间 内是保持的,最终从DAC输出的电压是经保持的阶梯波。
2. 相位与幅度的变换
累加器输出的相位码,需先经过一个相位码/幅度码变换 装置之后,再经数/模变换生成阶梯波,最后通过低通滤波 器才能得到所需的模拟电压。

直接数字频率合成技术(DDS)

直接数字频率合成技术(DDS)

DDS直接数字频率合成技术
2, 采用分立IC电路系统实现,一般有CPU, RAM, ROM, D/A, CPLD, 模拟滤波器等组成
3, CPLD,FPGA实现
•用QuartusII采用原理图输入来完成顶层设计。 •相位累加器调用lmp_add_sub加减法器或用HDL实现 •波形存储器(ROM)通过调用lpm_rom元件实现,其LPM_FILE 的值*.mif是一个存放波形幅值的文件。注意,利用波形幅值的奇、 偶对称特性,最多可以节省3/4的资源。 •频率控制字与频率之间的转换可以调用乘除法模块实现 •波形存储器设计主要考虑的问题是其容量的大小,这是非常可观 的。
超宽的相对宽带
超高的捷变速率(可实现跳频)
超细的分辨率
相位的连续性
输出波形灵活
可编程全数字化
杂散来源主要有:相位累加器相位舍位误差 造成的杂散;幅度量化误差(由存储器有限
字长引起)造成的杂散和DAC非理想特性造
但存在杂散大的缺点 成的杂散。
频率上限目前还只能达到数百兆
(主要是受DAC速度的限制)
DDS直接数字频率合成技术
DDS直接数字频率合成技术
设相位累加器的位宽为N, Sin表的大小为2p,累加器的 高P位用于寻址Sin表.
时钟频率为fc, 若累加器按步进M累加直至溢出,称M 为频率控制字。
高P位作为地址
ROM
······
波形数据 累加
频率控制字M
DDS直接数字频率合成技术
▪相位累加器
DDS系统的核心是相位累加器,它 由一个加法器和一个相位寄存器组成; 每来一个时钟,相位寄存器以步长增 加,相位寄存器的输出与频率控制字 (M)相加,然后输入到正弦查询表地址 上。

dds直接数字频率合成器(优秀+)

dds直接数字频率合成器(优秀+)

南京理工大学电子线路课程设计直接数字频率合成器D D S(题名和副题名)(学号)指导教师姓名姜萍老师学院电子工程与光电技术学院年级2012级专业名称通信工程论文提交日期2014.12摘要直接数字信号合成器(DDS)是一种从相位概念出发直接合成所需要波形的新的频率合成技术。

与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点。

本文使用DDS的方法设计一个任意频率的正弦信号发生器,具有频率控制、相位控制、测频、切换波形、动态显示、使能开关以及AM调制等功能。

利用QuartusII7.0中VHDL语言完成计算机设计、仿真等工作,然后使用由Altera公司开发的Cyclone III 系列EP3C25F324C8实验箱实现电路,用示波器观察输出波形。

本文使用模块化的设计理念,将整体电路分为9个子模块设计,分别为:分频模块、频率预置与调节模块、频率累加寄存模块、相位预置与调节模块、相位累加寄存模块、sin函数波形存储模块、余弦波方波三角波锯齿波波形选择模块、测频与译码显示模块、AM调制模块。

其后,本文给出了本实验的计算机仿真图与示波器输出图,并进行结果分析。

最后在文末给出了本实验所设计的电路的使用说明书。

关键词:直接数字信号合成器、DDS、AM调制、VHDL、测频AbstractDirect digital synthesizer (DDS) is a new technology of frequency synthesis ,which comes from the concept of the phase, to directly synthetize the required waveform . Compared with the traditional frequency synthesizer, DDS has the advantages of lower cost, lower power consumption, higher resolution and faster switching time etc..DDS method is used to design a direct digital synthesizer to synthetize the sin function of any frequency in this paper, with functions of frequency control, phase control frequency measurement, waveform switching, dynamic display, switch enable and AM modulation. Using VHDL language in the QuartusII7.0, we complete the design, simulation and other works by computer, and then use the EP3C25F324C8 experimental box of Cyclone III series developed by the Altera to implement the design, and finally observe the output waveform in oscilloscope.In this paper, the modular design concept is used, and the whole circuit is divided into 9 sub module design, respectively is: frequency division module, frequency adjusting module, frequency cumulative and register module, phase presetting and adjusting module, phase cumulative and register module, sin function waveform memory module, cos wave, square wave, triangle wave, sawtooth waveform selection module, frequency measurement and decoding display module, the AM modulation module.Then, the computer simulation diagram and the output of the oscilloscope graphs of this experiment is given in this paper, followed by the results analysis. Finally, we give the experimental instructions of the circuit design at the end of the paper.Keywords: direct digital synthesizer, DDS, AM modulation, VHDL, frequency measurement目录摘要 (2)Abstract (3)1 绪论 (7)1.1 DDS的发展概况 (7)1.2 选题背景及意义 (7)1.3 课题研究现状 (8)1.4 本文主要工作 (8)2 实验平台Cyclone III EP3C25F324C5 (10)2.1 Cyclone III (10)2.1.1 Cyclone III 系列产品介绍 (10)2.1.2 Cyclone III EP3C25F324C5 开发板原理图 (11)3 DDS基本原理总电路图 (12)3.1 DDS的基本结构 (12)3.2 DDS的基本原理 (12)3.3 DDS总电路封装图 (14)3.4 本章小结 (16)4 DDS各子模块设计原理 (17)4.1 分频模块 (17)4.1.1 48分频子模块 (18)4.1.2 1000分频子模块 (19)4.1.3 0.5分频子模块 (20)4.2 频率预置与调节模块 (21)4.3 频率累加寄存模块 (22)4.3.1 12位累加器子模块 (23)4.3.2 12位寄存器子模块 (24)4.4 相位预置与调节模块 (25)4.5 相位累加与寄存模块 (25)4.5.1 12位累加器子模块 (26)4.5.2 12位寄存器子模块 (26)4.6 sin波形存储模块 (27)4.6.1 sin_rom子模块 (27)4.6.2 10位寄存器子模块 (28)4.7 余弦波、方波、三角波、锯齿波波形选择模块 (29)4.7.1 cos_rom、rect_rom、square_rom、sawtooth_rom波形存储子模块 (29)4.7.2 波形4选1输出子模块 (30)4.7.3 10位寄存器子模块 (31)4.8 测频与译码显示模块 (31)4.8.1 10进制计数器子模块 (32)4.8.2 测频子模块 (33)4.8.3 译码显示子模块 (34)4.9 AM调制模块 (36)4.9.1 载波产生子模块 (37)4.9.2 调制波乘法与加法子模块 (38)4.9.3 载波乘法子模块 (39)4.9.4 已调波与调制波二选一显示子模块 (40)5 DDS调试仿真与下载 (42)5.1 DDS仿真 (42)5.2 AM调制仿真 (43)5.3 DDS管脚设定与下载运行 (44)6 DDS示波器结果显示 (46)7 DDS使用说明书 (49)8 结论 (50)8.1 论文工作总结 (50)8.2 论文工作展望 (50)致谢 (51)参考文献 (52)1绪论1.1D DS的发展概况DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写。

直接数字式频率合成器DDS

直接数字式频率合成器DDS

/dzdgdq/jsqy/40028.shtml/view/229432.htm?fr=ala0_1/view/38405.htm?fr=ala0_1_1直接数字式频率合成器DDS2010-04-25 18:06直接数字频率合成技术(Direct DigitalFrequencySynthesis,即DDFS,一般简称DDS)是从相位概念出发直接合成所需波形的一种新的频率合成技术。

DDS的工作原理是以数控振荡器的方式,产生频率、相位可控制的正弦波(SineWave)。

电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器(LPF)。

其中,频率累加器对输入信号进行累加运算,产生频率控制数据(Frequency Data或相位步进量Phase Increment)。

相位累加器由N位全加器和N位累加寄存器级联而成,对代表频率的二进制码进行累加运算,是典型的反馈电路,产生累加结果Y。

幅度/相位转换电路实质是一个波形存储器(WaveformMemory),以供查表使用。

读出的数据送入D/A转换器和低通滤波器。

具体工作过程如下:每来一个时钟脉冲Fclk,N位加法器将频率控制数据X与累加寄存器输出的累加相位数据相加,把相加后的结果Y送至累加寄存器的输入端。

累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端,以使加法器在下一时钟的作用下继续与频率控制数据X相加;另一方面,将这个值作为取样地址值送入幅度/相位转换电路(即波形存储器),幅度/相位转换电路根据这个地址值输出相应的波形数据。

最后,经数/模转换(D/AConverter)和低通滤波器(LowPass Filter)将波形数据转换成所需要的模拟波形。

相位累加器在基准时钟的作用下,进行线性相位累加,当相位累加器累加满量时就会产生一次溢出,这样就完成了一个周期,这个周期也就是DDS合成信号的一个频率周期。

直接数字频率合成器DDS的实现方法

直接数字频率合成器DDS的实现方法

收稿日期:2000201210作者简介:郭刚(19562),男,河南郑州人,河南省电子规划研究院高级工程师。

文章编号:100423918(2000)022*******直接数字频率合成器(DDS )的实现方法郭 刚1, 胡新华2(1.河南省电子规划研究院,河南郑州 450008;2.郑州市乐金科技发展有限公司,河南郑州 450003)摘 要:分析了直接数字频率合成器的基本算法和误差。

研究了用可编程逻辑器件实现直接数字频率合成器的方法。

提出了工程应用中注意的问题。

关键词:直接数字频率合成器;分频器;除法器;减计数器;超前借位中图分类号:TN784 文献标识码:A在科学实验或工程应用中,我们可能会需要一个可以连续调整频率的信号源。

例如在一个步进电机控制系统中,步进电机的转速范围是0.01转/秒~几十转/秒,转速绝对误差≤0.005转/秒。

那么就需要信号源的频率能从几Hz 到10kHz 之间连续变化;并且在任意一频率点时,频率绝对误差小于0.01Hz 。

如果使用模拟锁相环的方法来实现就是非常困难的;采用直接数字频率合成器(Direct Digital Frequency Synthesis 简称DDS )技术,就可以很容易的实现上述要求。

直接数字频率合成技术是70年代发展起来,但是因为工艺和成本等原因,一直没有进入实用。

随着人们对通信技术、自动控制技术的要求越来越高,直接数字频率合成技术显示出了广阔的应用情景。

和模拟锁相环技术相比,数字直接分频技术具有信号响应速度快,相位调整方便,误差小的优点。

1 直接数字频率合成器基本原理 我们在通过数字技术得到某一目标频率f d 时,一般情况下是需要有一个基准频率源f 0,一个分频系数为m 0的分频器。

分频器的分频系数和基准频率、目标频率有如下关系:m 0=f 0÷f d (1)令人遗憾的是分频器的分频系数只能是整数,所以在一般情况下,实际分频系数m 1,并不等于需要的分频器分频系数m 0,他们有如下关系:m 1=int (m 0)≤m 0(2)因此,我们只能通过分频器得到的实际频率f d1,也就有f d1≥f d 。

直接数字频率合成器DDS

直接数字频率合成器DDS

1. 直接数字频率合成器DDS直接数字频率合成器DDS 是Direct Digital Synthesizer 的缩写,它是通信系统中常用到的部件。

用DDS 还可以作为很有用的信号源,与模拟式的频率锁相环PLL 相比,它有许多优点,其中以下两条最为突出:(1) 频率切换迅速由于不存在滤波环路,所以可以在极短的时钟周期内改变频率。

(2) 频率稳定度高由于采用了晶体振荡器作为时钟源,因此极高的频率稳定度。

2. 数字式波形生成的基础知识存储器与波形数据 如果一个存储器有n 条地址线,则这个存储器的存储空间为2n。

存储器中数据与波形的关系如图1所示。

假设在2n个存储单元内存放了一个周期的正弦波数据,则每个单元内的数据就表示正弦值的大小,这种存储器称为波形数据存储器。

图1表明了存储单元与正弦波形的对应关系。

如果重复地从0~2n -1单元读出波形数据存储器中的数据,在波形存储器的输出端就会得到周期的正弦序列;如果将周期的正弦序列输入到D/A 转换器,则会在D/A 转换器的输出端得到连续的正弦电压。

输出的正弦序列(或连续的正弦电压)的周期是由什么决定呢?它是由读出数据的时钟频率决定的。

如图2所示,设CLK 为加于波形存储器的时钟,该时钟的周期为T0,则其频率为fclk=1/T0。

显然,时钟频率越高,读取波形存储器内一个周期的数据所用的时间就越短,因而从D/A 转换器得到的正弦信号的频率就越高。

波形发生器的系统组成如图3所示为波形发生器的系统组成,其中,时钟fclk 加于二进制计数器,生成波形数据存储器所需的地址信号,地址信号的产生频率正比于时钟频率。

计数器的输出在0~2n -1之间周而复始地变化,从而使波形存储器输出周期的正弦序列,D/A 转换器则输出连续的模拟正弦电压波形。

图4所示给出了一周期的正弦波形与时钟周期的关系。

从图中可以得到fclk/f=2n ,这样一个重要关图1 存储器中的数据与波形的关系T0=1/fclk图2 时序逻辑电路的时钟形 图3 波形发生器的系统组成系。

直接数字频率合成器(DDS)介绍

直接数字频率合成器(DDS)介绍

累加器的工作示意图
设相位累加器的位宽为2 设相位累加器的位宽为 N, Sin表的大小为 表的大小为 2p,累加器的高 位用于寻址 表。 累加器的高P位用于寻址 位用于寻址Sin表 时钟Clock的频率为 c, 若累加器按步进为 地累 的频率为f 时钟 的频率为 , 若累加器按步进为1地累 加直至溢出一遍的频率为
AD9830
芯片特性: 芯片特性:
+5V电压供电 电压供电 50MHz频率 频率 片内正弦查询表 片内10位数模转 片内 位数模转 换器 并行数据接口 掉电功能选择 250mW功耗 功耗 48引脚薄方扁封 引脚薄方扁封 装(TQFP) )
DDS的信号质量分析 的信号质量分析
取样系统信号的频谱
镜像频率分量为-60dB,而其他各种杂散分量 镜像频率分量为- , 分布在很宽的频带上,其幅值远小于镜像频率分量。 分布在很宽的频带上,其幅值远小于镜像频率分量。 D/A之后用的低通滤波器可用来滤去镜像频率分量, 之后用的低通滤波器可用来滤去镜像频率分量, 之后用的低通滤波器可用来滤去镜像频率分量 谐波分量和带外杂散分量。第一个镜像频率分量 谐波分量和带外杂散分量。 最靠近信号频率,且幅度最大,实际应用时, 最靠近信号频率,且幅度最大,实际应用时, 应尽量提高采样时钟频率, 应尽量提高采样时钟频率,使该分量远离低通 滤波器的带宽,以减少低通滤波器的制作难度 以减少低通滤波器的制作难度。 滤波器的带宽 以减少低通滤波器的制作难度。
DDS的信号质量分析 的信号质量分析
DDS信号源的性能指标: 信号源的 1、 频率稳定度,等同于其时钟信号的稳定度。 等同于其时钟信号的稳定度。 2、 频率的值的精度,决定于 决定于DDS的相位分辨率。即由 的相位分辨率。 的相位分辨率 DDS的相位累加器的字宽和 的相位累加器的字宽和ROM函数表决定。如果要 函数表决定。 的相位累加器的字宽和 函数表决定 求频率按10Hz步进,频率值的误差应远小于 步进,频率值的误差应远小于10Hz。 求频率按 步进 。 DDS可达到很高的频率分辨率。 可达到很高的频率分辨率。 可达到很高的频率分辨率 3、 失真与杂波,可用输出频率的正弦波能量与其他各 失真与杂波, 种频率成分的比值来描述。 种频率成分的比值来描述。

直接数字频率合成技术及其接口电路设计

 直接数字频率合成技术及其接口电路设计

直接数字频率合成技术及其接口电路设计第一章概述随着科技的不断进步,频率合成技术在现代化信号系统设计中扮演着越来越重要的角色。

其中,数字频率合成技术具有显著的优势,广泛应用于无线电通信、雷达制导、导航定位等领域。

本文将重点介绍直接数字频率合成技术以及其接口电路设计。

第二章直接数字频率合成技术直接数字频率合成(Direct Digital Synthesis,DDS)是一种数字信号处理方式,可以通过程序控制生成高精度的周期信号。

DDS技术的基本原理是将一个相位累积器与一个查表器相结合,通过不断地自增相位值,并将相位值作为查表器的地址,从而在输出端实现期望频率的产生。

DDS技术可以通过改变相位累积器的增量来改变输出频率,并且频率调整速度非常快。

相比于传统的类比频率合成技术,DDS 技术的频率稳定性更高,而且能够灵活地实现各种复杂的调制方式。

由于DDS技术具有诸多优势,因此在现代化无线电通信、雷达制导、导航定位等应用领域表现出极大的优势。

第三章直接数字频率合成接口电路设计直接数字频率合成器作为一种数字信号处理器件,需要与外部输入输出信号进行交互,因此需要设计相应的接口电路。

DDS接口电路主要包括数字控制单元、时钟源、数字信号滤波器、DAC 等部分。

其中,数字控制单元负责输入频率、相位信息,生成相应的控制信号,并将这些信号传送给DDS芯片。

时钟源则向DDS芯片提供稳定的时钟信号。

数字信号滤波器用于抑制DDS芯片输出波形上的杂散谐波,确保输出信号的质量。

最后,DAC将DDS芯片输出的数字信号转换成模拟信号,输出到外部电路中。

第四章相关应用案例直接数字频率合成器在无线电通信、雷达制导、导航定位等领域中有着广泛的应用。

下面简要介绍一些相关的应用案例。

1.无线电通信:DDS技术在无线电通信领域中被广泛应用。

例如,在输入频率为100MHz,输出频率为100.5MHz的情况下,DDS芯片可以通过改变相位累积器的增量来产生相应的频率。

直接数字式频率合成器(DDS)的基本原理

直接数字式频率合成器(DDS)的基本原理

直接数字式频率合成器(DDS)的基本原理雷达通信电⼦战相⽐于普通信号源,频率合成器通常频谱更纯、相位噪声更低、频率的切换更快,可分为直接式频率合成器、间接式频率合成器以及直接数字式频率合成器。

直接式频率合成器直接式频率合成器由混频器、倍频器和分频器等组成,对标准频率源进⾏加减乘除等必要的算术操作,再通过放⼤、滤波后分离选出需要的频率信号。

直接式频率合成器设计复杂、效率低下,输出的频率是离散调谐⽽不是连续调谐的,产⽣的虚假频率也可能很多。

它的频率选择速度取决于射频转换速度和在滤波器中的传播,⼀般为⼏⼗到⼏百纳秒级。

间接式频率合成器间接式频率合成器是利⽤锁相环(PLL)原理,⽤标准频率源来控制压控振荡器得到需要的频率。

它有模拟和数字之分,但是多采⽤数字式锁相环,从⽽实现特定场合的⾼性能频率源。

相⽐于直接式频率合成器,它的电路相对简单、体积⼩、重量轻、较省电等特定,但是其频率的切换速度较慢,达到⼏⼗微秒以上,并且环路还存在失锁的可能。

直接数字式频率合成器随着数字技术和MMIC技术的⾼速发展,直接数字式频率合成器(DDS)已⼴泛应⽤于信号产⽣器、电⼦战、数据数字传输等场合。

其关键部件包括:数模转换器、相位累加器、存储器等。

DDS的优点有:频率转换速度快、频率步长精确、相位连续、输出平衡⽆瞬变过程,同时它还具有结构简单、体积⼩、重量轻和成本低等优点。

基本原理DDS系统的核⼼是相位累加器,其内容会在每个时钟周期更新,存储在相位寄存器中的数字M就会累加⾄相位寄存器中,相位累加器的截断输出⽤作正弦(或余弦)查找表的地址,每个地址对应正弦波从0~360度的⼀个相位点,相位信息通过查找表映射⾄数字幅度字,进⽽驱动DAC。

对于n位的相位累加器,存在2的n次⽅个可能的相位点,如果时钟频率为fc,则输出正弦波的频率计算公式如上图中所⽰。

在实际DDS系统中,通常相位输出会被截断,这样可以⼤⼤减⼩查找表的⼤⼩,并且不会影响频率分辨率,但是会最终输出会增加相位噪声。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
7.2 DDS电路设计实例
7.2.1 基于AD9834的50MHz DDS电路


AD9834是一个将相位累加器、正弦只读存储器(SIN ROM) 和一个10位D/A转换器集成在一个CMOS芯片上的、一个完 全集成的DDS(Direct Digital Synthesis)芯片,频率精确性 能被控制在0.25billion(十亿分之一),时钟频率为50MHz, 具有低抖动的时钟输出和正弦波输出/三角波输出,窄带 SFDR>72dB。控制字采用串行装载方式,通过串行接口装 载控制字到寄存器,可以实现相位和频率调制。 AD9834为用户提供了多种输出波形。利用SIN ROM将产生 一个正弦曲线输出。SIN ROM可以被旁路,可以直接从DAC 输出线性向上斜坡电压或者向下斜坡电压。另外,如果需要 时钟输出,可以将DAC 数据的MSB位作为时钟输出,或者利 用芯片上的比较器。


数字部分电源电压由在芯片上的一个稳压器提供,当 DVDD输入电压超过2.7V时,稳压器使芯片内部数字部 分电源电压下降到2.5V。 模拟和数字部分电源是独立的,并且可以由不同的电 源驱动,例如,在AVDD输入电压等于5V时,DVDD输 入电压可以等于3V。AD9834电源电压为2.3~5.5V, 在3V电源电压时仅消耗功率20mW。AD9834有一个低 功耗模式控制引脚端(SLEEP),可以利用外部控制器 控制芯片的低功耗模式。AD9834采用TSSOP20封装。



⑤ 稳压器(Regulator) 对于芯片内部的模拟电路和数字电路,AD9834提供独立的 电源。AVDD提供了模拟电路部分所需要的电源,而DVDD则 提供了数字电路部分所需要的电源。这两个电源的取值范围 均为2.3~5.5V,而且每个都是独立的,例如,模拟电路部 分能够工作在5V电压下,而同时数字电路部分工作在3V,或 者是其他值。 AD9834内部的数字电路部分通常工作在2.5V。在芯片上的 稳压器将在DVDD输入的电源电压降至2.5V。AD9834的数字 接口(串行端口)工作电压也来自DVDD。这些数字信号在 AD9834内进行调整,使它们与2.5V一致。 当AD9834的DVDD引脚的电源电压等于或小于2.7V时,引脚 端CAP/2.5V和DVDD将同时被约束,从而将芯片上的稳压器 旁路。
图7.2.3 ADSP-2101/ADSP-2103与AD9834之间的串行接口
图7.2.4 AD9834的典型应用电路
7.2.2 基于AD9852的300MHz DDS电路


AD9852是一种高集成度的、采用先进的DDS技术的数 字频率合成器芯片,芯片内部包括一个带48位相位累 加器的NCO、可编程的基准时钟倍频器、反向sinc滤波 器、数字倍频器、两个12位/300MHz DACs、高速模拟 比较器和接口逻辑电路。若接上一个精密的时钟源, AD9852可以产生一个非常稳定的、频率和相位振幅可 编程的余弦输出,可以在通信、雷达等应用中做本机 振荡器。 AD9852创新的高速DDS核可提供48bit的频率分辨率 (300MHz系统时钟,1MHz的调谐分辨率)。AD9852 电路可产生150MHz的输出信号,能以1×108/s频率的 速率进行数位调谐。余弦波(外部滤波)输出可以通 过内部比较器而转换为方波,作为灵活的时钟发生器 使用。
器,这两个寄存器的分辨率为2/4096。

② SIN ROM 为了使NCO的输出有用,就必须由相位信息转换为正 弦曲线值。因为是将相位信息直接转换成振幅,SIN ROM将数字相位信息当做查表地址使用,并将相位信 息直接转换成振幅。虽然NCO包含一个28位相位累加 器,NCO输出被缩减为12位。使用完全的相位累加器 分辨率是不切实际的,因为这需要228次查表,并且也 是不必要的。实际上只需要足够的相位分辨率,以保 证误差小于10位DAC的分辨率即可。即要求SIN ROM 必须有大于10位DAC分辨率两位的相位分辨率。使用 控制寄存器的MODE控制位和POBITEN控制位控制SIN ROM使能。

④ 比较器(Comparator) 比较器将DAC的正弦曲线信号转换成方波信号,产生 合成的数字时钟信号。DAC输出在作为比较器的输入 之前,应在比较器的外部进行滤波。比较器的基准电 压是所加的VIN信号的时间平均值。比较器的输入采用 AC耦合,可以接收1V(VPP)的信号。比较器的输出 是一个方波。控制寄存器内的SIGNPIB控制位和 POBITEN控制位设置为“1”时,使能比较器。
Hale Waihona Puke ⑥ 控制寄存器 AD9834包含一个16bit(位)的控制寄存器,用来将 AD9834设置为用户所希望的工作状态。 ⑦ 串行接口 AD9834有一个标准的3线串行接口,并与SPI,QSPI, MICROWRE和DSP接口标准兼容,它允许AD9834器件 直接与微控制器连接。芯片使用一个外部串行时钟将 数据/控制信息写入芯片。串行时钟频率的最大值为 40MHz。串行时钟可以是连续的,或者在写操作中闲 置为高或低。当数据/控制信息被写入AD9834时,引 脚端FSYNC被设置为低电平,并且一直保持为低电平, 直到数据的16个位完全被写入AD9834。


芯片内部提供了两个14位相位寄存器,并为BPSK操作 提供了一个单独控制引脚端。对于更高要求的PSK操作, 用户可以使用I/O接口进行相位编程。12位的余弦DAC, 结合了更新的DDS结构,提供极好的宽带或者窄带输 出SFDR。12位的数字倍频器允许可编程振幅调制,余 弦DAC输出精确的振幅。 AD9852内部有一个可编程的(4~20)×RFECLK倍频 器,可以通过一个较低频率的外部基准时钟产生 300MHz的内部时钟。外部的300MHz时钟可以由单端 或差分输入形式提供。
f P f M C LK / 2
(2)AD9834的内部结构


AD9834的内部结构如图7.2.2所示,包括以下主要部分: NCO(Numerical Controlled Oscillator,数控振荡器),频 率和相位调制器,正弦波(SIN)ROM,DAC,比较器和稳 压器。 ① NCO脉冲相位调制器 这个部分由两个频率选择寄存器,一个相位累加器 (28bit),两个相位偏移量寄存器和一个相位偏移量加法 器(MUX)组成。NCO的主要元件是一个28位(bit)相位 累加器。连续时间信号0~2的相位范围,对于一个正弦曲 线函数是周期性重复变化的。累加器只是测量相位数的范 围,并送出一个多位数字字。在AD9834内的相位累加器是 一个28位累加器,因此,对于2=228。


③ DAC(Digital-to-Analog Converter 数/模转换器) AD9834芯片内部有一个高阻抗电流源的10位DAC,有 能力驱动一个较宽范围的负载。满量程输出电流可以 通过使用外接的一个电阻(RSET)来调整,以满足电 源和外接负载需求。 DAC能够被设置为单端或差分工作模式。IOUT和 IOUTB输出端可以通过等值外接电阻与AGND相连,以 改善补偿输出电压。只要满量程电压不超出正常工作 范围,负载电阻可以根据需要确定数值。因为满量程 电流由RSET控制,所以调节RSET可以补偿负载电阻的 改变。


在1GHz的内部时钟速率的驱动下,AD9858能直接产 生频率为400MHz的正弦波。利用芯片上的混频器和 PFD/CP,可以使AD9858构成频率在1~2GHz范围内甚 至更高的频率合成器。 对于一个DDS系统来说,AD9858采用操作灵活性大的 模拟频率合成技术(PLL,混频),可以产生高频率分 辨率的精密频率信号,并具有快速频率跳变、快速稳 定时间和自动频率扫描等功能。


AD9852的控制接口简单,可以采用100MHz的串行2线 式或3线式SPI兼容接口或100MHz并行8bit编程接口。 AD9852使用独立的电源,具有多级低功耗控制功能。 AD9852采用LQFP 80封装。 AD9852适用于灵活的LO(本机振荡器)频率合成系统、 可编程时钟发生器,并可作为雷达和扫描系统的FM线 性调频脉冲,还可用于设备的检验和测量,以及商业 或业余的RF发射器。
图7.2.2 AD9834的内部结构


相位累加器的输入可以通过FREQ0寄存器或FREQ1寄 存器来选择,并且被FSELECT引脚端或FSEL位控制。 NCO本身产生连续相位信号,因此消除了频率间切换 时所产生的输出中断。 在NCO之后利用一个12位相位寄存器,增加一个相位 偏移量,用来完成相位调制。AD9834有两个相位寄存
7.2.3 基于AD9858的2GHz DDS电路

AD9858是一个直接数字合成器(DDS),采用了先进的 DDS技术,芯片内部有一个高速的、高性能10bit(位) 数/模转换器(DAC),能够形成一个数位可编程的、完 整的高频合成器DDS系统、可产生频率为400MHz的模拟 正弦波。AD9858可提供快速频率跳变和高精度分辨率 (32位频率控制字)。频率调谐和控制字经由8位(8bit) 并行口或串行口输入AD9858。AD9858 包含一个集成的 充电泵(CP)和相频检波器(PFD)用来满足组合应用 的需要,可以组成一个带锁相环功能的高速DDS。芯片 上还提供了一个模拟混频器,可以满足一个包括DDS、 PLL和混频器组合应用的需要,例如频率转换电路、调 谐电路等。AD9858在时钟输入电路有一个分频器,它允 许输入的外部时钟频率高达2GHz。在工业应用中, AD9858工作的最大温度范围为40℃~+80℃。AD9858 采用EPAD-100封装。
1.AD9834工作原理及内部结构

(1)工作原理 正弦波的幅度和相位如图7.2.1所示。正弦波波形通常 可用其被量化了的幅值形式a(t)=sin(t)表示,它们是 非线性的,而角信息是线性的。也就是说,相位角在 每个单位时间内以某一固定角度旋转。角速度取决于 信号的频率,通常=2f。
图7.2.1 正弦波的幅度和相位
相关文档
最新文档