第4讲 MOS管的电容和
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶体管具有受控恒流特性。
1 3 R
+
v vi V12 kV12 2
+
V32 v
-
-
只要输出回路电流完全由输入回路电压决定， 即使k很小也能实现电压放大。
电路中的MOS管的工作区
数字电路
静态时在线性区或截止区。 动态时经过饱和区。 模拟电路
多处于饱和区。MOS管的饱和区相当于双极晶体管
的放大区。
VGS<0
N+ Ldiff
FOX
堆积状态的等效电容
主要的电容Cgb串联了一个较大的电阻
G
Cgs
Cgb
Cgd
gnd
耗尽状态
VGS不是足够“负”，也不是足够“正”，栅氧化层下 方自由电子或空穴浓度都很低，下极板情况复杂，电容 随电压变化。 +
S B VGS G 少量数目电子 D
FOX
P+
FOX
N+ 耗尽层
第4讲 MOS管外特性和寄生电容
直流特性
（1）输入转移特性 （2）输出特性 关系。 VDS固定，ID与VGS的关系 对于各种固定Hale Waihona Puke BaiduVGS，ID与VDS的
ID nd + vds vgs + gnd -
mn ng
NMOS管测试 电路
PMOS管测试电路
PMOS管实际工作时如图（a），但仿真测试时一般 用图（b）,电路画法与NMOS相同，但VGS和VDS都 加负压。
ox
TOX
TOX是栅氧化层厚度
C ox
栅极电容与MOS管的WL乘积成正比
源（漏）区寄生电容
源（漏）区与体之间存在寄生电容。
源（漏）区寄生电容是PN结电容。 源漏区寄生电容与源（漏）区的面积和周长称正比。 仿真分析MOS电路动态特性时要给出
PS,PD,AS,AD等参数。
MOS管寄生电容
MOS管的动态特性
数字电路 速度（延迟）和动态功耗。 模拟电路 带宽、转换速率、稳定性等。 影响动态特性的根本原因 电路中存在电容。电子线路的动态特性是RC 问题。
CMOS电路的速度与寄生电容的关系
如果完全没有寄生电容和电感,CMOS数字电路的
速度可以无限快. 如果完全没有寄生电容和电感,CMOS数字电路的 功耗几乎为零. 结论:寄生电容是影响CMOS电路性能的主要因素.
MOS管的理想输出特性是什么样？
晶体管能够放大信号的根本原因？
数字电路中MOS管主要工作在什么区？
模拟电路中的MOS管主要工作在什么区？
MOS管的理想输出特性
Id 无限 靠近 Y轴 Vgs=5V Vgs=4V Vgs=3V Vgs=2V Vgs=1V 绝对水平 Vds
晶体管放大信号的根本原因
漏 Cgd Cdb 栅 Csb Cgb Cgs 体
源
任何两极之间存在电容
作为电容使用的MOS管特性
R R
v S
G B D
v
C
在没有好的多晶电容的工艺中，常使用MOS管（栅） 作为电容。
堆积状态
当VGS<0时，空穴被吸附（堆积）到栅氧化层下 方，相当于电容的一个极板（另一个极板为多晶）。
S B Cgs FOX P+ FOX N+ Ldiff P衬底 衬底电阻 堆积的空穴 + Cgd G D Cgd
N+ 耗尽层与栅氧 化电容C串联
FOX
P衬底
强反型状态
VGS足够大时，在栅氧下形成导电沟道，将源和漏连通， 沟道相当于栅电容的一个极板。这种情况电容性能较好。
S B + 反型 沟道 D VGS>VTHN G
FOX
P+
FOX
N+ 耗尽层
N+
FOX
P衬底
测量栅电容的仿真文件
*-------例5：MOS管栅极电容测量 ----------------------.option post=2 .option search="d:/hspice2011/libs" .option dccap $按直流电容计算 .lib "st02.lib" tt *----------------------------------------------------.param PL=2.0u PW=10u *----------------------------------------------------m1 gnd ng gnd gnd mn l=PL W=PW vg ng gnd 0 *----------------------------------------------------.dc vg -5 5 0.01 *----------------------------------------------------.print LX18(m1) $LX18 是直流栅电容的别名 .end
MOS管的寄生电容无法消除
L POLY S FOX Cgs N+ SiO2 Cgb Cgd N+ D FOX Cjp N+ Cja Cjp W
Csb
P LD
Cdb
LD
栅电容
源（漏）电容
栅极寄生电容
覆盖电容 栅极与体 之间的电 容
C gd C gs W L D C ox
C gb W ( L 2 L D ) C ox
PMOS管输入输出特性曲线
阈值电压测量
有多种工程定义：本课程采用“输入特性曲线斜 率变化最大的点对应的电压”。
输出特性曲线
VGS=5V
线性区 饱和区
VGS=4V
VGS=3V
VGS=2V VGS=1V
线性区和饱和区的实验划分方法
线性区 饱和区
统一为:输出特性曲线中斜率变化最大的点。
一些概念问题
栅电容随VG变化的曲线
问题
NMOS管作为电容使用时该如何连接？工作 在什么状态？电容的大小如何调整？
ns + 取正值 vsg ng ID gnd gnd mp + vsd 取正值 vgs + 取负值 ng ID nd + vds 取负值 -
(a)
(b)
PMOS管输入输出特性分析文件
*------ 例04: ST02 PMOS 输入特性分析------------*-----------------------------------------------.option post=2 $输出波形文件 *-----------------------------------------------.option search="d:/hspice2011/libs" $指定库路径 *-----------------------------------------------.lib "st02.lib" tt $指定模型库和入口 *-----------------------------------------------.temp 25 $指定环境温度 *-----------------------------------------------m1 nd ng gnd gnd mp w=20u l=1u vgs ng gnd 0 vds nd gnd -5 *-----------------------------------------------.print dc i1(m1) $记录m1第一个节点的电流 *-----------------------------------------------.dc vgs 0 -5 0.01 .dc vds 0 -5 0.01 vgs 0 -5 0.5 .end
1 3 R
+
v vi V12 kV12 2
+
V32 v
-
-
只要输出回路电流完全由输入回路电压决定， 即使k很小也能实现电压放大。
电路中的MOS管的工作区
数字电路
静态时在线性区或截止区。 动态时经过饱和区。 模拟电路
多处于饱和区。MOS管的饱和区相当于双极晶体管
的放大区。
VGS<0
N+ Ldiff
FOX
堆积状态的等效电容
主要的电容Cgb串联了一个较大的电阻
G
Cgs
Cgb
Cgd
gnd
耗尽状态
VGS不是足够“负”，也不是足够“正”，栅氧化层下 方自由电子或空穴浓度都很低，下极板情况复杂，电容 随电压变化。 +
S B VGS G 少量数目电子 D
FOX
P+
FOX
N+ 耗尽层
第4讲 MOS管外特性和寄生电容
直流特性
（1）输入转移特性 （2）输出特性 关系。 VDS固定，ID与VGS的关系 对于各种固定Hale Waihona Puke BaiduVGS，ID与VDS的
ID nd + vds vgs + gnd -
mn ng
NMOS管测试 电路
PMOS管测试电路
PMOS管实际工作时如图（a），但仿真测试时一般 用图（b）,电路画法与NMOS相同，但VGS和VDS都 加负压。
ox
TOX
TOX是栅氧化层厚度
C ox
栅极电容与MOS管的WL乘积成正比
源（漏）区寄生电容
源（漏）区与体之间存在寄生电容。
源（漏）区寄生电容是PN结电容。 源漏区寄生电容与源（漏）区的面积和周长称正比。 仿真分析MOS电路动态特性时要给出
PS,PD,AS,AD等参数。
MOS管寄生电容
MOS管的动态特性
数字电路 速度（延迟）和动态功耗。 模拟电路 带宽、转换速率、稳定性等。 影响动态特性的根本原因 电路中存在电容。电子线路的动态特性是RC 问题。
CMOS电路的速度与寄生电容的关系
如果完全没有寄生电容和电感,CMOS数字电路的
速度可以无限快. 如果完全没有寄生电容和电感,CMOS数字电路的 功耗几乎为零. 结论:寄生电容是影响CMOS电路性能的主要因素.
MOS管的理想输出特性是什么样？
晶体管能够放大信号的根本原因？
数字电路中MOS管主要工作在什么区？
模拟电路中的MOS管主要工作在什么区？
MOS管的理想输出特性
Id 无限 靠近 Y轴 Vgs=5V Vgs=4V Vgs=3V Vgs=2V Vgs=1V 绝对水平 Vds
晶体管放大信号的根本原因
漏 Cgd Cdb 栅 Csb Cgb Cgs 体
源
任何两极之间存在电容
作为电容使用的MOS管特性
R R
v S
G B D
v
C
在没有好的多晶电容的工艺中，常使用MOS管（栅） 作为电容。
堆积状态
当VGS<0时，空穴被吸附（堆积）到栅氧化层下 方，相当于电容的一个极板（另一个极板为多晶）。
S B Cgs FOX P+ FOX N+ Ldiff P衬底 衬底电阻 堆积的空穴 + Cgd G D Cgd
N+ 耗尽层与栅氧 化电容C串联
FOX
P衬底
强反型状态
VGS足够大时，在栅氧下形成导电沟道，将源和漏连通， 沟道相当于栅电容的一个极板。这种情况电容性能较好。
S B + 反型 沟道 D VGS>VTHN G
FOX
P+
FOX
N+ 耗尽层
N+
FOX
P衬底
测量栅电容的仿真文件
*-------例5：MOS管栅极电容测量 ----------------------.option post=2 .option search="d:/hspice2011/libs" .option dccap $按直流电容计算 .lib "st02.lib" tt *----------------------------------------------------.param PL=2.0u PW=10u *----------------------------------------------------m1 gnd ng gnd gnd mn l=PL W=PW vg ng gnd 0 *----------------------------------------------------.dc vg -5 5 0.01 *----------------------------------------------------.print LX18(m1) $LX18 是直流栅电容的别名 .end
MOS管的寄生电容无法消除
L POLY S FOX Cgs N+ SiO2 Cgb Cgd N+ D FOX Cjp N+ Cja Cjp W
Csb
P LD
Cdb
LD
栅电容
源（漏）电容
栅极寄生电容
覆盖电容 栅极与体 之间的电 容
C gd C gs W L D C ox
C gb W ( L 2 L D ) C ox
PMOS管输入输出特性曲线
阈值电压测量
有多种工程定义：本课程采用“输入特性曲线斜 率变化最大的点对应的电压”。
输出特性曲线
VGS=5V
线性区 饱和区
VGS=4V
VGS=3V
VGS=2V VGS=1V
线性区和饱和区的实验划分方法
线性区 饱和区
统一为:输出特性曲线中斜率变化最大的点。
一些概念问题
栅电容随VG变化的曲线
问题
NMOS管作为电容使用时该如何连接？工作 在什么状态？电容的大小如何调整？
ns + 取正值 vsg ng ID gnd gnd mp + vsd 取正值 vgs + 取负值 ng ID nd + vds 取负值 -
(a)
(b)
PMOS管输入输出特性分析文件
*------ 例04: ST02 PMOS 输入特性分析------------*-----------------------------------------------.option post=2 $输出波形文件 *-----------------------------------------------.option search="d:/hspice2011/libs" $指定库路径 *-----------------------------------------------.lib "st02.lib" tt $指定模型库和入口 *-----------------------------------------------.temp 25 $指定环境温度 *-----------------------------------------------m1 nd ng gnd gnd mp w=20u l=1u vgs ng gnd 0 vds nd gnd -5 *-----------------------------------------------.print dc i1(m1) $记录m1第一个节点的电流 *-----------------------------------------------.dc vgs 0 -5 0.01 .dc vds 0 -5 0.01 vgs 0 -5 0.5 .end