EDA简单数字时钟设计

《EDA技术》

实训报告

项目名称：数字时钟仿真设计

专业班级：微机101 学号：周圣礼

姓名： 100507127

连云港职业技术学院信息工程学院

2012年 1 月 2 日

一、设计目的和背景及要求 (3)

1.1 背景 (3)

1.2 目的 (3)

设计的指标： (3)

1.3 设计要求 (3)

二、设计总体方案及原理 (4)

2.1 总体方案框图 (4)

2.2 设计原理 (4)

2.3 元器件的选择及功能分析 (4)

三、单元元件设计分析 (5)

3.1计数器 (5)

（1）60进制计数器 (5)

（2）12进制计数器 (6)

（3）24进制计数器 (6)

3.2 分秒组成电路 (7)

3.3 校时电路 (7)

3.4 整点报时电路 (8)

3.5 12小时制与24小时制的切换 (10)

四、总电路图 (10)

五、总结 (11)

1、设计过程中遇到的问题及解决办法 (11)

2、实训心得 (11)

一、设计目的和背景及要求

1.1 背景

数字时钟是采用数字电路实现对时、分、秒数字显示的计时装置，广泛应用于个人家庭，车站，码头办公室等公共场所，成为人们日常生活中不可缺少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字时钟的精度，远远超过老式钟表，钟表的数字化给人们生活带来了极大的方便，而且大大扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。

1.2 目的

本设计主要讲述简单数字钟的设计过程，主要介绍数字时钟电路的基础知识和基本功能电路，其中内容主要包括电路设计思想、电路设计基本单元及电路设计过程。电路设计过程包括六部分的设计，震荡电路设计、分频电路设计、“时、分、秒”计数器电路设计、译码器显示电路设计、校时电路设计、整点报时电路的设计。

设计的指标：

1、显示时、分、秒。

2、可以24小时制或12小时制切换。

3、具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。

钟源可以手动输入或借用电路中的时钟。

4、具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。

5、为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

由于数字钟在各行各业得到极为高度的关注和越来越广泛的应用，使我对它也产生了浓厚的兴趣，刚好借助于《EDA技术》实训，动手做一做，去揭开它那神秘的面纱。

1.3 设计要求

1、画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块

之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。

2、设计各个功能模块的电路图，加上原理说明。

3、选择合适的元器件，在Multisim上仿真验证、调试各个功能模块的电路，在仿真验

证时设计、选择合适的输入信号和输出方式，在验证电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。

4、对电路作相关仿真分析。

二、设计总体方案及原理

2.1 总体方案框图

进位 进位

图2.1 总体框架图

2.2 设计原理

由振荡器产生稳定的1Hz 的脉冲信号，作为标准秒脉冲信号。秒计数器计60后向分计数器进位，分计数器计满60后向小时进位，小时计数器可以12小时或24小时切换。当开关打到12小时的时候，满12后清零，重新开始计时（24小时同理）。计数器的输出直接送到带内置译码器的LED 显示器。计时出现误差时可以用校时电路进行校时，校分，校时电路是用一个开关接到一个高电位上，当全按一下开关就传来一个高位脉冲，计数器加一。 2.3 元器件的选择及功能分析

本次实训是基于Multisim2001软件平台实现的，所以原先由振荡器产生稳定的标准脉冲，由信号发生器来代替。秒、分、时计数器由74LS160来构成。校时电路连线用用RS 触发器实现锁定、防抖动功能。整点报时电路有逻辑门组成，带有一个蜂鸣器。

三、单元元件设计分析

3.1计数器

秒信号经秒计数器，分计数器，时计数器之后，分别得到“秒”个位十位，“分”个位十位，以及“时”个位十位输出信号，然后送至显示电路。“秒”和“分”计数器应为六十进制，“时”计数器应为二十四进制或十二进制。采用10进制计数器74LS160来实现时间计数单元的计数功能。

74LS160是同步十进制计数器，基于Multisim仿真软件，调出74LS160芯片按

F1可查看其相应的引脚功能。

（1）60进制计数器

如图3-1所示，

图3-1

计时器由两片74160构成，采用置数法，计数器可以看做U3和U4两个部分，分别为十位和个位。60进制，即从00开始至59，所以提取条件59。十位为5，个位为9。其对应的二进制数位0101,1001，为了提高电路的抗干扰能力，防止波形出乱，所以采用一个带施密特触发器的四输入与非门。

（2）12进制计数器

同60进制计数器提取出条件11，即0001和0001。如图3-2

图3-2

（3）24进制计数器

同理得图3-3

图3-3

3.2 分秒组成电路

计数器已经完成，剩下来的工作就是逐级连接。“分”和“秒”都是相同的74LS160D 构成的60进制计数器。在连接时，“秒”的条件59由一个带有施密特触发器的四输入与非门输出，将其输出端接入“分”的CLK，即脉冲端，这样就可以实现“分”和“秒”的“进位”。如图3-4

图3-4

组成的数字钟如图3-5所示

图3-5

3.3 校时电路

校时电路使用开关控制，分、时的校时。A控制对时的校时，B控制对分的校时。要求实现对分进行校时的时候，不向“时”进位。采用自动实现对时和分的校时。为了使校时不受到干扰，在校时电路中还加入了防抖动电路，用于消除输入脉冲的不稳定性，确保校时和计时的稳定与准确。其主要原理：先截断正常的计数通路，然后再将校正频率加到校正的单元的输入端，校正好后，再转入正常计时状态即可。如图3-6所示。