东南大学 电子系统设计实验指导书(FPGA基础篇)介绍
FPGA初级实践指南
混合编程语言
概念：结合硬件描述语言和软件 编程语言的特点
应用：广泛应用于FPGA设计， 如Verilog、VHDL等
添加标题
添加标题
添加标题
添加标题
优点：提高了编程效率，降低了 开发难度
发展趋势：随着FPGA技术的发 展，混合编程语言将继续发挥重 要作用
PART 04 FPGA应用实例
数字信号处理
型号
Lattice Diamond： Lattice公司推 出的FPGA开发 工具，支持多种 FPGA型号
ModelSim： Mentor公司推 出的FPGA仿真 工具，支持多
种FPGA型号
PART 02 FPGA设计流程
需求分析
确定设计目标： 明确FPGA设计的 功能和性能要求
需求细化：将设 计目标分解为具 体的功能和性能 指标
逻辑设计
逻辑设计是FPGA设计的核心 步骤，包括功能定义、逻辑 划分和逻辑优化等环节。
功能定义：根据需求，明确 FPGA需要实现的功能，并转化 为逻辑表达式。
逻辑划分：将逻辑表达式划分 为多个子模块，每个子模块实 现特定的功能。
逻辑优化：对子模块进行优化， 提高性能和资源利用率。
逻辑设计完成后，需要进行仿 真验证，确保设计的正确性和 可靠性。
PART 05
FPGA实践经验 分享
常见问题及解决方法
问题：FPGA设计过程中出现错误或警告 解决方法：仔细检查设计 代码，找出错误或警告的原因，并进行修改 解决方法：仔细检查设计代码，找出错误或警告的原因，并进行修改
FPGA设计实验指导书
4'b1101:{q1,q2}<=2'b01;
4'b1110:{q1,q2}<=2'b00;
endcase
end
endmodule
2、设计一个2位信号的比较器，该比较器的电路符号如图2.1所示。
图2.1比较器电路符号
module bijiaoqi (A,B,E,L,G,CLK,RST);
3、异步复位的D触发器；
module DFF1(CLK,RST,Q,D)
input CLK,D,RST;
output Q;
reg Q;
always@(posedge CLK or negedge RST)
begin
if(!RST) Q<=O;
else Q<=D;
end
endmodule
4、同步置位/复位的D触发器；
end
always@(Q1)
if(Q1==5'h23) COUT<=1'b1;
else COUT<=1'b0;
endmodule
2、设计24分频时序电路。
module fenpinqi (CLK_1HZ,CLK_24MHZ,RST);
input CLK_24MHZ,RST;
output CLK_1HZ;
reg [4:0] Q1;
always@(posedge clk_in ,negedge RST)
begin
if(!RST)
begin Q1<=0; end
else if(EN) begin
if(!LOAD) Q1<=Q1;
FPGA实验指导书
目录第1章FPGA系统 (1)1.1 系统简介 (1)1.2 系统功能特点 (1)1.3 开发平台标准配置 (2)1.4 功能模块介绍 (2)1.4.1 电源 (2)1.4.2 系统时钟 (3)1.4.3 LED灯 (3)1.4.4 8位拨码开关 (3)1.4.5 数码管显示 (4)1.4.6 键盘阵列 (5)1.4.7 独立矩形波信号源 (5)1.4.8 蜂鸣器 (6)第2章基础门电路及触发器 (8)2.1 实验一基本门电路 (8)2.1.1 实验目的 (8)2.1.2 实验内容 (8)2.1.3 实验原理及说明 (8)2.1.4 实验步骤 (8)2.1.5 参考程序及引脚分配 (9)2.2 实验二基本触发器 (10)2.2.1 实验目的 (10)2.2.2 实验内容 (10)2.2.3 实验原理及说明 (10)2.2.4 实验步骤 (10)2.2.5 参考程序及引脚分配 (11)2.3 实验三3-8译码器 (13)2.3.1 实验目的 (13)2.3.2 实验内容 (13)2.3.3 实验原理 (13)2.3.4 实验步骤 (13)2.3.5 参考程序及引脚分配 (14)2.4 实验四8—3编码器 (15)2.4.1 实验目的 (15)2.4.2 实验内容 (15)2.4.3 实验原理 (15)2.4.4 实验步骤 (15)2.4.5 参考程序及引脚分配 (16)2.5 实验五BCD八段显示译码器 (17)2.5.1 实验目的 (17)2.5.2 实验内容 (17)2.5.4 实验步骤 (17)2.5.5 参考程序及引脚分配 (17)2.6 实验六四选一数据选择器 (19)2.6.1 实验目的 (19)2.6.2 实验内容 (19)2.6.3 实验原理及说明 (19)2.6.4 实验步骤 (19)2.6.5 实验参考程序及引脚分配： (20)2.7 实验七数值比较器 (21)2.7.1 实验目的 (21)2.7.2 实验内容 (21)2.7.3 实验原理及说明 (21)2.7.4 实验步骤 (21)2.7.5 参考程序及引脚分配 (22)2.8 实验八4位二进制加法器 (23)2.8.1 实验目的 (23)2.8.2 实验内容 (23)2.8.3 实验原理及说明 (23)2.8.4 实验步骤 (24)2.8.5 参考程序及引脚分配 (24)2.9 实验九4位二进制乘法器 (26)2.9.1 实验目的 (26)2.9.2 实验内容 (26)2.9.3 实验原理及说明 (26)2.9.4 实验步骤 (27)2.9.5 参考程序及引脚分配 (27)第3章逻辑电路 (31)3.1 实验十移位寄存器 (31)3.1.1 实验目的 (31)3.1.2 实验内容 (31)3.1.3 实验原理 (31)3.1.4 实验步骤 (31)3.1.5 参考程序及引脚分配 (31)3.2 实验十一串行并行转换 (33)3.2.1 实验目的 (33)3.2.2 实验内容 (33)3.2.3 实验原理及说明 (33)3.2.4 实验步骤 (34)3.2.5 参考程序及引脚分配 (34)3.3 实验十二单时钟同步可逆计数器 (35)3.3.1 实验目的 (35)3.3.2 实验内容 (35)3.3.3 实验原理及说明 (36)3.3.5 参考程序及引脚分配 (36)3.4 实验十三顺序脉冲发生及其检测 (38)3.4.1 实验目的 (38)3.4.2 实验内容 (38)3.4.3 实验原理及说明 (38)3.4.4 实验步骤 (39)3.4.5 参考程序及引脚分配 (39)3.5 实验十四按键数码管循环左移显示 (41)3.5.1 实验目的 (41)3.5.2 实验内容 (41)3.5.3 实验原理 (41)3.5.4 实验步骤 (42)3.5.5 参考程序和引脚分配 (42)3.6 实验十五电子时钟 (45)3.6.1 实验目的 (45)3.6.2 实验内容 (45)3.6.3 实验原理 (46)3.6.4 实验步骤 (46)3.6.5 参考程序及引脚分配 (46)3.7 实验十六按键控制 (52)3.7.1 实验目的 (52)3.7.2 实验内容 (52)3.7.3 实验原理 (52)3.7.4 实验步骤 (53)3.7.5 参考程序及引脚分配 (53)第4章FPGA综合应用 (60)4.1 实验十七数字密码锁 (60)4.1.1 实验目的 (60)4.1.2 实验内容 (60)4.1.3 实验原理 (60)4.1.4 实验步骤 (61)4.1.5 参考程序及引脚分配 (61)4.2 实验十八智力抢答器 (66)4.2.1 实验目的 (66)4.2.2 实验内容 (66)4.2.3 实验原理及说明 (66)4.2.4 实验步骤 (67)4.2.5 参考程序及引脚分配 (68)4.3 实验十九自动售货机 (74)4.3.1 实验目的 (74)4.3.2 实验内容 (74)4.3.3 实验原理 (74)4.3.4 实验步骤 (75)4.3.5 参考程序和引脚分配 (75)4.4 实验二十数字频率计 (80)4.4.1 实验目的 (80)4.4.2 实验内容 (80)4.4.3 实验原理 (80)4.4.4 实验步骤 (81)4.4.5 参考程序及引脚分配 (81)第1章 FPGA系统1.1系统简介FPGA系统教学开发平台采用国际著名可编程逻辑器件公司Altera 的Cyclone系列5万门芯片为核心，整个平台采用模块化设计，各种模块可以自由组合，同时提供丰富的扩展接口，非常适合于FPGA初学者。
FPGA实验指导书(1)
实验一组合逻辑3-8译码器的设计 .................... 错误！未定义书签。
实验二基于FPGA的数字钟的设计 ................... 错误！未定义书签。
实验三基于NIOS的交通灯实验 .......................... 错误！未定义书签。
实验四静态图像显示 ............................................. 错误！未定义书签。
实验一组合逻辑3-8译码器的设计一、实验目的：1、通过3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解可编程器件设计的全过程。
二、实验步骤：1、打开QuartusII软件。
2、选择路径。
选择File/New Project Wizard，指定工作目录,指定工程和顶层设计实体称；注意：工作目录名不能有中文。
3、添加设计文件。
将设计文件加入工程中。
单击“Next”，如果有已经建立好的VHDL 或者原理图等文件可以在File name中选择路径然后添加，或者选择Add All添加所有可以添加的设计文件（.VHDL ,.Verilog原理图等）。
如果没有直接点击“Next”，等建立好工程后再添加也可，这里我们暂不添加。
4、选择FPGA器件。
Family选择Cyclone II，Available device选EP2C35F484C8,Packge选择Any，Pin Count 选择484，Speed grade选择Any；点击“Next”。
5、选择外部综合器、仿真器和时序分析器。
Quartus II支持外部工具，可通过选中来指定工具的路径。
这里我们不做选择，默认使用Quartus II自带的工具。
6、结束设置。
单击“Next”，弹出“工程设置统计”窗口，上面列出了工程的相关设置情况。
最后单击“Finish”，结束工程设置。
7、建立原理图文件。
电子系统设计实验指导书(FPGA基础篇Vivado版)
实验指导书（FPGA 基础篇 Vivado 版）
东南大学 电子科学 ........................................................................................................................................................... 1
安全使用规范
东南大学 电子科学与工程学院
无论何时，外部电源供电与 USB 两种供电方式只能用其中一种，避免因为电压有所差别而烧坏电路板。 采用电压高于5.5V的任何电源连接器可能造成永久性的损害。 插拔接插件前请关闭电路板总开关，否则易损坏器件。 电路板应在绝缘平台上使用，否则可能引起电路板损坏。 不同编码机制不要混接。 安装设备需防止静电。 液晶显示器件或模块结雾时，不要通电工作，防止电极化学反应，产生断线。 遇到正负极连接时需谨慎，避免接反引起开发板的损坏。 保持电路板的表面清洁。 小心轻放，避免不必要的硬件损伤。
实验目的 ....................................................................................................................................................... 17 实验内容 ....................................................................................................................................................... 17 实验要求 ....................................................................................................................................................... 17 实验步骤 ....................................................................................................................................................... 17 实验结果 ....................................................................................................................................................... 22
FPGA方向课程设计指导书(2013)
《电子系统设计》方向组方向课程设计指导书电子系统设计方向组编中原工学院电子信息教研室2011年12月1日前言电子信息类基础专业课程主要包括《模拟电子技术》、《数字电子技术》、《微机原理与应用》、《单片机原理与应用》、《信号与系统》、《数字信号处理》、《EDA基础》等。
电子系统设计方向在原有基础课程上增加了《集成电路原理与应用》、《FPGA系统设计与应用》及《锁相技术》等专业课程。
《数字信号处理》是电子信息工程、通信工程专业的一门重要的理论性和实践性都很强的专业必修课，目的是让学生了解数字信号处理的基本理论、基本分析方法、基本算法和基本实现方法。
包括离散时间LSI系统的理论及其时域、频域分析方法，DFT算法，FFT算法，以及IIR、FIR滤波器的结构和设计方法，为后续课程的学习和工作实践打下理论基础。
《集成电路原理与应用》是一门应用性较强的专业课程，是研究模拟和数字集成电路的器件和电路结构、工作原理以及设计方法的学科，本课程应用半导体器件等基础知识，在模拟电子技术与数字电子技术等课程内容的基础上进一步深入学习，目的是培养学生掌握集成电路的设计方法, 培养学生分析、解决电子系统基本问题和能力。
《FPGA系统设计与应用》是一门发展十分迅速、应用非常广泛的前沿交叉学科，由于高密度现场可编程逻辑器件（CPLD/FPGA）和专用集成电路的飞速发展，传统的设计技术已经不适合大规模及超大规模集成电路，FPGA技术正是为了适应现代电子产品设计的要求，吸收多学科最新成果而形成的一门新技术。
课程目的是使学生了解FPGA的内部原理、结构，并学会利用EDA开发工具进行电子系统的设计，以及在信号、通信领域方面的应用。
为了帮助学生深入理解和消化基本理论、进一步提高综合应用能力并且锻炼独立解决问题的能力，我们将《数字信号处理》、《集成电路原理与应用》和《FPGA系统设计与应用》几门课程融合在一起开设的FPGA综合实验课程设计。
FPGA实验指导书2
实验四：状态机一、 实验目的1.对有限状态机(FSM)做初步了解。
二、 实验内容1.Gray编码和One-hot编码两种状态机；2.触发器部分和组合逻辑部分结合与分开两种状态机。
三、 实验要求1.对程序中状态和输出稍作修改，在Quartus II 环境下进行时序仿真；2.学会利用状态机编写一个流水灯程序；3.下载至实验板，观察结果。
四、 实验步骤有限状态机是由寄存器组和组合逻辑构成的硬件时序电路，其状态（即由寄存器组的1和0的组合状态所构成的有限个状态）只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态，究竟转向哪一状态还是留在原状态不但取决于各个输入值，还取决于当前所在状态。
（这里指的是米里Mealy型有限状态机，而莫尔Moore型有限状态机究竟转向哪一状态只取决于当前状态。
）图4.1、用三种不同编码所实现的状态图【例1】 采用Gray编码的状态机源程序：module fsm (Clock, Reset, A, F, G);input Clock, Reset, A;output F,G;reg F,G;reg [1:0] state ;parameter Idle = 2'b00, Start = 2'b01, Stop = 2'b11,Clear = 2'b10;always @(posedge Clock)beginif (!Reset)beginstate <= Idle; F<=0; G<=0;endelse begincase (state)Idle: beginif (A) beginstate <= Start;G<=0;endelse state <= Idle;endStart: beginif (!A) state <= Stop;else state <= Start;endStop: beginif (A) beginstate <= Clear;F <= 1;endelse state <= Stop;endClear: beginif (!A) beginstate <=Idle;F<=0; G<=1;endelse state <= Clear;endendcaseendendendmodule【例2】采用One-hot编码的状态机源程序：module fsm (Clock, Reset, A, F, G);input Clock, Reset, A; output F,G;reg F,G;reg [3:0] state ;parameter Idle = 4'b1000,Start = 4'b0100,Stop = 4'b0010,Clear = 4'b0001;always @(posedge Clock)beginif (!Reset)beginstate <= Idle; F<=0; G<=0;endelsebegincase (state)Idle: beginif (A) beginstate <= Start;G<=0;endelse state <= Idle;endStart: beginif (!A) state <= Stop;else state <= Start;endStop: beginif (A) beginstate <= Clear;F <= 1;endelse state <= Stop;endClear: beginif (!A) beginstate <=Idle;F<=0; G<=1;endelse state <= Clear;enddefault: state <=Idle;endcaseendendendmodule例1中采用Gray编码，例2中采用的是One-hot编码。
数字电子技术FPGA实验指导书资料
数字电子技术基础与FPGA实验指导书前言FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
FPGA的基本特点主要有：1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。
2）FPGA可做其它全定制或半定制ASIC电路的中试样片。
3）FPGA内部有丰富的触发器和I／O引脚。
4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA 公司的FIEX系列等，本实验平台选用了ALTERA公司Cyclone II系列芯片FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。
用户可以根据不同的配置模式，采用不同的编程方式。
加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。
掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。
FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。
当需要修改FPGA功能时，只需换一片EPROM 即可。
FPGA课件
2016/10/12
39
9.6现场可编程门阵列FPGA
其优化过的接口允许主机并行或串行、同步或非同步地对其进行配 置，也可以允许主机像操作内存一样通过虚拟的内存地址对FPGA进 行操作，这使得对其内部程序的修改变得非常方便。Stratix II系列器 件支持快速被动并行（FPP）、主动串行（AS）、被动串行（PS） 、被动并行非同步（PPA）以及JTAG等编程配置模式。
11
9.6现场可编程门阵列FPGA
如右上图(a)所示；或者使用片外的存储器存储编程数据，由主机处 理器将片外存储器的数据读出后再写入FPGA，如右下图(b)所示。
2016/10/12
12
9.6现场可编程门阵列FPGA
9.6.3 Stratix II系列FPGA的LAB
Altera公司Stratix II系列的结构图
2016/10/12
14
9.6现场可编程门阵列FPGA
Stratix II系列的LAB结构图
2016/10/12
左图所示为简化的Stratix II系 列FPGA的LAB结构框图，每 个LAB包含有8个ALM，多个 LAB之间通过全局的连接线相 连接，每个LAB内部的各 ALM通过局部的连接线相连 接。
Input / Output Block）阵列、可配置逻辑块CLB（Configurable Logic Block）阵列及可编程互连网络PI（Programmable Interconnection）
2016/10/12
3
9.6现场可编程门阵列FPGA
结构特点： FPGA的可配置逻辑块不像CPLD的LAB那么复杂，但是 其数量很多，一些大型的FPGA含有数万个可配置逻辑模块。输入/ 输出块围绕着CLB分布，其可以配置为输入、输出或者双向传输， 用来与外部器件进行数据传输。分布式的可编程互连网络提供了 CLB与输入/ 输出的连接。
教学课件第1章FPGA系统设计基础
1.1.2 可编程逻辑器件的编程器件工作原理
可编程逻辑器件按照编程工艺又可分为4 个种类：（l）熔丝（Fuse）或反熔丝 （Antifuse）编程器件；(2)UEPROM编程 器件；（3）EEPROM编程器件；（4） SRAM编程器件。前3类器件称为非易失 性器件，它们在编程后，配置数据保持 在器件上；第4类器件为易失性器件，每 次掉电后配置数据会丢失，因而在每次 上电时需要重新进行数据配置。
5. 随机存储器（RAM）
随机存储器也叫随机读／写存储器，简称RAM。 在RAM工作时可以随时从任何一个指定地址读 出数据，也可以随时将数据写入任何一个指定 的存储单元中去。它的优点是读、写方便，使 用灵活。缺点是一旦断电以后所存储的数据将 随之丢失，即存在数据易失性的问题。RAM电 路通常由存储矩阵、地址译码器和读／写控制 电路（也叫输入／输出电路）几部分组成，电 路结构框图如图所示。
1.可编程只读存储器（PROM）
熔丝（Fuse）或反熔丝（Antifuse）编程 器件采用PROM结构。PROM的总体结构 与掩模ROM相同，所不同的是在出厂时 已经在存储矩阵的所有交叉点上全部制 作了存储元件。存储元件通常有两种电 路形式：一种是由二极管组成的结破坏 型电路；另一种是由晶体三极管组成的 熔丝型电路，结构示意图如图所示。
最早研究成功并投入使用的EPROM是用 紫外线照射进行擦除的，并被称之为 EPROM。因此，现在一提到EPROM就是 指的这种用紫外线擦除的可编程 ROM （Ultra-Violet Erasable Programmable Read-Only Memory，简称 UVEPROM）。
EPROM采用MOS型电路结构，其存储单 元通常由叠栅型MOS管组成。叠栅型 MOS管通常采用增强型场效应管结构。 叠栅注入 MOS管（Stacked-gate Injection Metal-Oxide-Semiconductor， 简称SIMOS管）的结构原理图和符号如 图所示。
电子系统设计实验指导书(FPGA基础篇Vivado版)
东南大学 电子科学与工程学院
安全使用规范
无论何时，外部电源供电与 USB 两种供电方式只能用其中一种，避免因为电压有所差别而烧坏电路板。 采用电压高于5.5V的任何电源连接器可能造成永久性的损害。 插拔接插件前请关闭电路板总开关，否则易损坏器件。 电路板应在绝缘平台上使用，否则可能引起电路板损坏。 不同编码机制不要混接。 安装设备需防止静电。 液晶显示器件或模块结雾时，不要通电工作，防止电极化学反应，产生断线。 遇到正负极连接时需谨慎，避免接反引起开发板的损坏。 保持电路板的表面清洁。 小心轻放，避免不必要的硬件损伤。
2
东南大学 电子科学与工程学院
assign c2=a|b; assign c3=~a; assign c4=~(a&b); assign c5=~(a|b); assign c6=a^b; endmodule 寄存器传输描述方式源程序： module gate(a,b,c1,c2,c3,c4,c5,c6); input a,b; output c1,c2,c3,c4,c5,c6; reg c1,c2,c3,c4,c5,c6; always@(a or b) begin case({a,b}) 2'b00: begin c1<=0;c2<=0;c3<=1;c4<=1;c5<=1;c6<=0; end 2'b01: begin c1<=0;c2<=1;c3<=1;c4<=1;c5<=0;c6<=1; end 2'b10: begin c1<=0;c2<=1;c3<=0;c4<=1;c5<=0;c6<=1; end 2'b11: begin c1<=1;c2<=1;c3<=0;c4<=0;c5<=0;c6<=0; end default: begin c1<=0;c2<=0;c3<=0;c4<=0;c5<=0; c6<=0; end endcase end endmodule (1) 进行语法检查和综合编译。 (2) 编写 testbench，进行时序仿真。
《电子系统综合设计》课件——第四章 FPGA应用基础
FPGA应用基础FPGA/CPLD的结构和原理4.1.1 概 述FPGA/CPLD在电子系统中的应用——数据采集与分析存储示波器、脉冲参数测量仪等FPGA/CPLD在电子系统中的应用——信号源可以生成以下波形（1）PWM；（2）正弦波，频率幅度可调；（3）任意波—正弦波、三角波、锯齿波、方波；（4）调制波形，如时变波形，随时间改变相位、频率。
FSK，频率随电平改变。
FPGA/CPLD在电子系统中的应用——数字信号处理自适应滤波器，用FPGA进行数字信号处理实现自适应滤波。
4.1.2 现场可编程门阵列FPGA表1 CycloneIV系列典型器件性能对照表4.1.1 概 述EP4CE6E22C8NFPGA的内部资源逻辑单元LE的简化示意图1.逻辑阵列块（Logic Array Block ，LAB ）查找表（Look-Up Table，LUT）Cyclone IV E系列FPGA在正常模式下的LE逻辑图FPGA的内部资源-IOE2.嵌入式存储器M9K存储器块可以构成单口RAM、简单双口RAM、真正双口RAM、ROM 和FIFO。
单口RAM只有一个读写口，同时只能做读或写操作。
简单双口RAM有两个端口，但是其中一个端口只能读，另一个端口只能写。
真正双口RAM的两个端口都能读写，没有任何限制。
FIFO是一种先入先出的存储器，即最先写入的数据，最先读。
ROM就是存储单元赋了初始值的单口RAM。
2.嵌入式存储器特性M9K块配置（深度×宽度）：8192×14096×22048×41024×81024×9512×16512×18256×32256×36简单双口RAM符号简单双口RAM原理框图简单双口RAM同步时钟选择单时钟（异步输出）单时钟（同步输出）读写时钟输入输出时钟简单双口RAM写操作时序简单双口RAM读时序异步输出同步输出3.锁相环4.1.2 现场可编程门阵列FPGAVCO IN m f f n=⨯FPGA最小系统设计设计方案FPGA器件型号选用EP4CE6E22C8，芯片采用TQPF封装，适合手工焊接。
2019年fpga实验指导书-word范文模板 (13页)
本文部分内容来自网络整理，本司不为其真实性负责，如有异议或侵权请及时联系，本司将立即删除！== 本文为word格式，下载后可方便编辑和修改！ ==fpga实验指导书篇一：FPGA设计实验指导书《FPGA设计》实验指导书江西省赣州市安远县第一中学的欧阳玉萍（AV女优衰ZB、骚B)、蔡松林、罗瑞锋、何昌衡全家死光光！安全操作注意事项1、接插下载电缆前，请务必关闭实验箱开关，避免损坏下载电缆或实验箱器件。
2、操作过程中应防止静电。
3、保持实验箱和电路板的表面清洁。
4、小心轻放，避免不必要的硬件损伤或者人身受伤。
实验箱简介篇二：FPGA实验指导书-XungerEDA基础实验分册科技有限公司前言近十年由于超大规模集成电路和软件技术的快速发展，使数字系统集成到一片集成电路内成为可能，Altera、Xilinx、AMD等公司都推出了非常好的CPLD和FPGA产品，并为这些产品的设计配备了设计、下载软件，这些软件除了支持图形方式设计数字系统外，还支持设计多种数字系统的设计语言，使数字系统设计起来更加容易。
在小规模数字集成电路就要淘汰的今天，作为一个电子技术工程技术人员不懂VHDL语言和CPLD、FPGA器件设计就象在计算机时代不会使用计算机一样可怕。
本实验指导书的目的就是帮助读者学会设计数字系统，并熟悉Altera公司产品和软件QUARTUSⅡ及其它相关软件的使用。
本实验指导书的实验内容从简单的组合电路的设计到复杂的数字系统的设计，详细的介绍了系统的设计方法和软件的各种操作。
读者可以通过这本实验指导书设计自己的数字电路。
本实验指导书选编了有代表性的实验近三十多个，分为基础实验、按口实验、综合应用实验。
实验内容从简单到复杂，使使用者能够很快的入手，同时本实验指导书还可以作为电子技术的加深课程或作为电子技术工程师参考用书。
本实验指导书配合DE1-SOC实验开发系统系列产品使用。
如果用户有什么修改建议欢迎和我们联系：E-mail：765880165@ QQ：765880165 由于时间仓促，资料缺乏，有错误之处请读者谅解。
FPGA及其应用实验指导书
FPGA及其应用实验指导书前言近些年来，FPGA技术发展迅速。
一方面，各种大容量、高性能、低功耗的FPGA器件不断推出，使得专用集成电路（ASIC）的生产商感受到空前的竞争压力。
另一方面，出现了许多FPGA设计辅助工具，这些工具大大提高了新型集成电路的设计效率，使更低成本、更短周期的复杂数字系统开发成为可能。
于是一场ASIC与FPGA之争在所难免。
然而FPGA器件具有先天的竞争优势，那就是可以反复编程，在线调试。
FPGA仿真技术正是这场较量的推动引擎之一。
一般来说，FPGA仿真技术就是以计算机为平台，以FPGA仿真软件工具为开发环境，以HDL为设计语言，以FPGA芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。
设计者只需编写硬件描述语言代码，然后选择目标器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。
整个过程，大部分工作由FPGA设计软件完成。
全球许多著名的可编程器件提供商都推出了自己的集成开发工具软件，如Altera公司的QuartusⅡ软件；Xilinx公司的ISE软件等。
这些软件的推出，极大地促进了集算法设计、芯片编程、电路板设计于一体的新型电子系统技术的发展。
另外，在以SOC芯片为目标器件的电子系统设计要求下，可编程器件的内部开始集成高速的处理器硬核、处理器软核、DSP模块、大量的存储资源、高速的串行收发模块、系统时钟管理器、多标准的I/O接口模块，亦使得设计者更加得心应手，新一轮的数字革命由此引发。
FPGA技术是一门实践性很强的学科，要培养出具有竞争力的一流IC设计人才，动手能力是关键。
只有通过理论学习，加上现场实验，在使用软件编程加硬件调试的过程中真正获得锻炼，增长技能。
UP2实验系统采用灵活结构，可方便进行基于CPLD/FPGA芯片的实验开发，并易于升级，符合当前高校在此方面对人才培养的要求。
我们相信，只要学生扎扎实实完成本实验系统的所有实验，并在此基础上利用现有硬件资源开发出新的数字应用系统，学生的潜力会得到最大程度的发挥，对FPGA技术的学习也会有质的飞跃，从而为推动我国数字系统设计技术的发展做出更大的贡献。
FPGA实验仪指导书(1~3章加附录)
第一章概述YD－FPGA实验仪是由湖南远达电子有限公司设计的YD系列FPGA实验仪之一，是一种功能强大的现场可编程逻辑器件应用技术学习、开发工具，为电子爱好者进入可编程逻辑器件应用设计领域铺造了一条捷径。
YD－FPGA实验仪为用户提供了一个对可编程逻辑器件进行学习的好平台，实验仪除了用Xilinx公司的SpartanII系列的XC2S100E的FPGA芯片制作成子板作为实验仪的控制核心，还设计了母板向用户提供了外围器件和设备接口，可使用户快速掌握FPGA的原理及其实用接口技术。
一、YD－FPGA实验仪1.1 功能特点（1）YD－FPGA实验仪编程简单，程序仿真和下载也十分方便，特别是对设计者来说缩短了设计周期，提高了设计的灵活性和产品的精度。
（2）板上集成众多常用接口电路：2KSRAM芯片24C02、8个LED显示、8个按键，4个8段数码管与8键拨盘开关组成的键盘/显示电路；RS232串行通讯接口电路（MAX232）；串行I2C总线接口电路（24C02）；8位串行A/D转换电路（TLC549）；8位串行D/A转换器（DAC0832）；字符液晶显示屏接口电路；无源蜂鸣器电路（BUZZER）；这些实用接口电路能够提供用户领先的应用设计方法；（3）提供实验电路的各部分原理图，提供各个实验课题的程序源代码，浅显易懂，使用户快速掌握FPGA器件的设计方法；（4）利用YD－FPGA实验仪引出的信号，可以连接自己的实际应用系统。
（5）YD－FPGA实验仪分子板和母板，子板可以解下来直接作为产品的设计核心。
(6) 本实验仪配置了E2PROM芯片XC18V02，实验仪可以掉电脱机运行。
1.2 实验课题YD－FPGA实验仪集成有易用的软件资源和丰富的硬件资源，可向使用者提供多种实验课题：（1）设有2位独立按键、8个LED，实现I/O接口实验；（2）设有4个8段数码管，8个拨盘按键，实现键盘控制实验；（3）串口扩展RS232通讯电路，实现PC与FPGA的通讯实验；（4）扩展I2C接口的2KRAM芯片24C02，实现I2C接口实验和外部存储器实验；（5）扩展8位串行A/D转换电路TLC549，实现A/D转换实验；（6）扩展8位串行D/A转换电路DAC0832，实现D/A转换实验；（7）扩展字符液晶显示屏接口，实现液晶显示实验；（8）扩展1个无源蜂鸣器BUZZER，实现音乐输出、PWM输出实验；（9）FPGA实验仪资源丰富，利用它可以模拟实际运行目标，实现各系统的功能设计。
FPGA实验指导书
图2-10利用一位全加器设计四位全加器
图2-14利用Pin/Location/Chip进行I/O锁定（1）
以s0的锁定为例介绍跳出界面的各部分功能，如下图所示：
图2-15利用Pin/Location/Chip进行I/O锁定（2）
Node Name框的使用：该框中输入将要锁定的I/O的名称如S0，如果需要查询输入、输出等类型，可以单击Search按扭，跳出的对话框如下图所示。
2)注意学习软件与动手练习相配合，只有多动手设计与调试才能真正掌握设计思想与设计方法。
3)多参考相关的书籍或MAX+PLUSⅡ的帮助系统。
4)在学习过程中要与数字电路、计算机语言等课程进行比较，找出相同点与不同点，进行比较、类比地学习。
5)概念的区分与使用：
器件与符号：如在数字电路中7400为一个器件，在MAX+PLUSⅡ中器件一般被CPLD/FPGA器件专用，而MAX+PLUSⅡ中调用的中小规模的器件都称为符号。本文中有时出于习惯，也会在该使用“符号”的地方而使用“器件”名称，因此在碰到像“器件”、“符号”这样的词，一定要注意上下文的联系。
在Chip Resource组框中选择合适的类型，如本例s0选择Pin单选扭，并在输入框中输入104，表示s0被锁定到特定CPLD器件的104号管脚。点击ADD按扭即可完成操作。
图2-7鼠标双击空白处后的编辑界面
3．MAX+USⅡ的符号库
fpga基础课程设计
fpga基础课程设计一、课程目标知识目标：1. 理解FPGA的基本概念、结构和原理，掌握FPGA在数字系统设计中的应用；2. 学会使用硬件描述语言（HDL）进行数字电路设计和仿真；3. 了解FPGA开发流程，掌握FPGA开发工具的使用。
技能目标：1. 能够运用所学知识，设计简单的数字系统，并进行FPGA实现；2. 培养学生的动手能力，使其具备独立进行FPGA程序编写、调试和验证的能力；3. 提高学生的团队协作能力，能够在小组合作中发挥各自优势，共同完成设计任务。
情感态度价值观目标：1. 培养学生对FPGA技术的兴趣，激发学生主动探索新技术的热情；2. 培养学生严谨、细致、负责的学习态度，养成良好的学术道德；3. 增强学生的创新意识，鼓励学生勇于尝试，提高解决问题的能力。
课程性质：本课程为实践性较强的课程，结合理论教学和实验操作，培养学生的实际操作能力和创新能力。
学生特点：学生具备一定的电子技术基础知识，对FPGA技术有一定了解，但实际操作能力较弱。
教学要求：结合学生特点，注重理论与实践相结合，通过课程学习，使学生能够掌握FPGA基础知识和技能，具备实际应用能力。
在教学过程中，注重启发式教学，引导学生主动思考，提高分析问题和解决问题的能力。
同时，关注学生的情感态度价值观培养，激发学生的学习兴趣，提高综合素质。
二、教学内容1. FPGA基本概念：介绍FPGA的发展历程、基本结构、工作原理及其在数字系统设计中的应用。
教材章节：第一章 FPGA概述2. 硬件描述语言（HDL）：讲解Verilog和VHDL两种硬件描述语言的基本语法、数据类型、运算符和结构。
教材章节：第二章 硬件描述语言基础3. FPGA开发工具：介绍FPGA开发流程，学习使用ModelSim进行仿真，掌握Quartus II或Vivado等开发工具的使用。
教材章节：第三章 FPGA开发工具与环境4. 数字电路设计：学习组合逻辑电路和时序逻辑电路的设计方法，进行FPGA 实现。