mips微机原理实验报告
MIPS单周期CPU实验报告材料
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩 :实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令说明：以助记符表示，是汇编指令；以代码表示，是机器指令功能：rd←rs + rt。
reserved为预留部分，即未用，一般填“0”。
符号扩展再参加“加”运算。
（3）sub rd , rs , rt功能：rd←rs - rt==> 逻辑运算指令（4）ori rt , rs ,immediate功能：rt←rs | (zero-extend)immediate；immediate做“0”扩展再参加“或”运算。
（5）and rd , rs , rt功能：rd←rs & rt；逻辑与运算。
功能：rd←rs | rt；逻辑或运算。
==>移位指令==>比较指令功能：if (rs<rt) rd =1 else rd=0, 具体请看表2 ALU运算功能表，带符号==> 存储器读/写指令（9）sw rt ,immediate(rs) 写存储器功能：memory[rs+ (sign-extend)immediate]←rt；immediate符号扩展再相加。
即将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。
（10) lw rt , immediate(rs) 读存储器功能：rt ← memory[rs + (sign-extend)immediate]；immediate符号扩展再相加。
微机原理实验类MIPS单周期微处理器设计
微机原理实验类MIPS单周期微处理器设计MIPS单周期微处理器设计是一种常见的计算机体系结构，采用简化指令集和单个时钟周期执行指令的方式。
下面将详细介绍MIPS单周期微处理器的设计。
1.指令集架构MIPS单周期微处理器采用五个基本的指令类型，包括加载/存储指令、算术逻辑指令、跳转指令、分支指令和数据传输指令。
这些指令类型可以通过相应的操作码和寄存器编号来确定具体的指令操作。
2.寄存器文件MIPS单周期微处理器使用了32个通用寄存器，每个寄存器的位宽为32位。
其中，除了$0寄存器始终为零，其他的寄存器可用于存储数据和进行运算。
3.控制单元控制单元是MIPS单周期微处理器的核心部分，负责解码指令，生成相应的控制信号，控制数据通路的各个部件以正确执行指令。
控制单元包括指令寄存器、程序计数器、指令解码器等。
4.数据通路MIPS单周期微处理器的数据通路由多个组成部分组成，包括寄存器文件、算术逻辑单元(ALU)、数据存储器(DM)等。
数据通路用于执行指令的各个操作步骤，如指令的读取、寄存器操作、运算和数据存储。
5.指令执行过程MIPS单周期微处理器的指令执行过程包括指令的取指、指令解码、操作数的读取、指令执行和结果的写回等步骤。
在每个时钟周期中，通过控制信号控制数据通路的各个部件，按照指令的操作要求完成相应的操作。
总体而言，MIPS单周期微处理器设计简洁高效，适用于大多数应用场景。
然而，由于单周期处理器的指令执行时间较长，且不支持流水线技术，所以在一些对性能要求较高的应用中可能会受到限制。
综上所述，MIPS单周期微处理器设计是一种常用的计算机体系结构，通过合理的指令集架构、寄存器文件、控制单元和数据通路的设计，实现了对指令的有效执行和数据操作。
该设计具有一定的优势和限制，需要根据实际需求进行选用和改进。
湘潭大学计算机原理 实验三 多周期MIPS CPU的控制部件实验报告
计算机原理与设计实验报告实验三多周期MIPS CPU的控制部件用有限状态机实现多周期CPU的控制部件姓名： XXX学号： 2013551728班级： 13级软件工程2班实验日期： 2014年 11 月12 日一．实验目的1、了解MIPS—CPU控制器的功能和工作原理；2、掌握用有限状态机技术实现多周期控制器的方法；3、熟练掌握用Verilog HDL语言设计多周期控制器的方法；4、熟练掌握对多周期控制器的仿真实验验证和硬件测试两种调试方法；5、掌握向MIPS-CPU顶层数据通路中增加控制单元的方法，并通过仿真验证和硬件测试两种方法对电路进行故障定位的调试技术。
二．实验内容（1）MIPS—CPU控制器的有限状态机设计，根据MIPS—CPU各种类型指令执行要求和有限状态机的设计原理，将多周期控制器的指令执行划分为多个状态，确定每一种指令的有限状态机，最后归纳为完整的多周期控制器有限状态机。
通过Verilog HDL语言实现多周期控制器有限状态机。
（2）根据MIPS—CPU控制器的接口要求，在有限状态机的基础上，用Verilog HDL实现完整的MIPS—CPU控制器的设计，并根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译；（3）设计控制器的硬件下载测试方案。
将编译通过的电路下载到实验台中。
根据硬件调试结果验证设计的正确性，并对出现的故障进行定位，修改程序重新编译；最终完成控制器的硬件电路设计；（4）在MIPS—CPU指令系统的数据通路基础上，增加控制单元电路，并进行编译，仿真波形和调试。
根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译；（5）对增加了控制单元的顶层数据通路设计硬件下载测试方案。
将编译通过的电路下载到实验台中。
根据硬件调试结果验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译；最终完成增加了控制单元的顶层数据通路设计。
三．实验原理与步骤1.把指令执行分成多个阶段，每个阶段在一个时钟周期内完成（1）.时钟周期以最复杂阶段所花时间为准（2）.尽量分成大致相等的若干阶段（3）.每个阶段内最多只能完成：1次访存或 1次寄存器堆读/写或 1次ALU2.每步都设置相应的存储元件，执行结果都在下个时钟开始保存到相应单元3.认真阅读书上的控制部件代码后，将其按照电路图进行拆分，拆分为三个部件，并在顶层模块中连接线路。
mips运算器设计的实验报告
mips运算器设计的实验报告MIPS运算器设计的实验报告在计算机科学领域，MIPS（Microprocessor without Interlocked Pipeline Stages）是一种常见的指令集架构，被广泛用于教学和研究。
MIPS运算器设计实验旨在通过实际操作，加深对MIPS指令集的理解，提高学生的计算机系统设计能力。
实验开始前需要明确设计的目标和功能需求。
在设计MIPS运算器时，需要考虑指令的执行流程、寄存器的设计、ALU的功能等关键要素。
设计者应该清楚每条指令的操作码、操作数及操作结果的存储位置，确保整个运算器的功能正常实现。
根据设计要求，搭建MIPS运算器的硬件结构。
在硬件设计中，需要考虑到时钟频率、数据通路的连接、控制信号的传输等方面。
合理的硬件设计是保证运算器正常运行的基础，需要对各个模块进行充分测试和调试，确保整个系统的稳定性和可靠性。
接着，进行指令集的编码和解码工作。
MIPS指令集包括常见的算术运算指令、逻辑运算指令、分支跳转指令等，设计者需要为每条指令赋予唯一的操作码，并实现指令的编码和解码功能。
编码和解码的准确性直接影响到指令的执行结果，需要仔细检查和验证每条指令的功能和操作。
进行仿真和调试工作。
通过仿真软件模拟MIPS运算器的运行过程，检查指令执行的正确性和时序的准确性。
在调试过程中，需要重点关注指令执行的过程中是否存在冲突和错误，及时修改和优化设计方案，确保运算器的功能完整和稳定。
总的来说，通过设计MIPS运算器的实验，可以帮助学生深入理解计算机系统的结构和工作原理，提高他们的设计和调试能力，培养他们的团队合作和问题解决能力。
同时，这也是一个很好的实践机会，让学生将理论知识应用到实际项目中，提升他们的综合素质和创新能力。
希望通过这样的实验，能够激发学生对计算机科学的兴趣，培养他们对技术研究的热情，为未来的科技发展做出贡献。
MIPS单周期CPU实验报告
MIPS单周期CPU实验报告一、实验目的本实验旨在设计一个基于MIPS指令集架构的单周期CPU，具体包括CPU的指令集设计、流水线的划分与控制信号设计等。
通过本实验，可以深入理解计算机组成原理中的CPU设计原理，加深对计算机体系结构的理解。
二、实验原理MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集（RISC）架构的处理器设计，大大简化了指令系统的复杂性，有利于提高执行效率。
MIPS指令集由R、I、J三种格式的指令组成，主要包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
在单周期CPU设计中，每个指令的执行时间相同，每个时钟周期只执行一个指令。
单周期CPU的主要部件包括指令内存（IM）、数据存储器（DM）、寄存器文件（RF）、运算单元（ALU）、控制器等。
指令执行过程主要分为取指、译码、执行、访存、写回等阶段。
三、实验步骤1.设计CPU指令集：根据MIPS指令集的格式和功能，设计符合需求的指令集，包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
2.划分CPU流水线：将CPU的执行过程划分为取指、译码、执行、访存、写回等阶段，确定每个阶段的功能和控制信号。
3.设计控制器：根据CPU的流水线划分和指令集设计，设计控制器实现各个阶段的控制信号生成和时序控制。
4.集成测试：进行集成测试，验证CPU的指令执行功能和正确性，调试并优化设计。
5.性能评估：通过性能评估指标，如CPI（平均时钟周期数）、吞吐量等，评估CPU的性能优劣，进一步优化设计。
四、实验结果在实验中，成功设计了一个基于MIPS指令集架构的单周期CPU。
通过集成测试，验证了CPU的指令执行功能和正确性，实现了取指、译码、执行、访存、写回等阶段的正常工作。
同时，通过性能评估指标的测量，得到了CPU的性能参数，如CPI、吞吐量等。
通过性能评估，发现了CPU的性能瓶颈，并进行了相应的优化，提高了CPU的性能表现。
mips运算器设计的实验报告
mips运算器设计的实验报告
MIPS运算器设计的实验报告
MIPS运算器是一种使用MIPS指令集进行运算的微型计算机。
它是一个重要的数字逻辑电路设计实验，能够让我们深入了解计算机的内部结构、运算的实现原理和操作系统等重要的概念。
本文将简要介绍MIPS运算器的设计原理和实验过程。
首先，MIPS运算器的设计由以下六个部分组成：存储器、CPU、输入控制器、输出控制器、时钟和调试器。
存储器包括一个程序存储器和一个数据存储器，分别用于存储程序和数据。
CPU包括ALU和寄存器，用于处理运算。
输入控制器用于控制输入设备，输出控制器用于控制输出设备，时钟用于同步和计时，调试器用于调试程序。
其次，在设计MIPS运算器时，我们采用了门级逻辑的方法。
首先，我们先根据MIPS指令集定义CPU的指令格式和指令编码，然后使用Karnaugh图和布尔代数等方法进行逻辑门电路的设计和优化，最终实现电路的硬件描述语言（HDL）编写和模拟仿真。
最后，我们进行了一系列实验验证了MIPS运算器的正确性和性能。
我们通过加载不同的程序和数据，进行了各种不同的运算测试，包括加、减、乘、除、与、或、异或、移位等运算，同时还测试了运算器的运行速度和存储器的容量等性能
指标。
实验结果表明，MIPS运算器的设计符合MIPS指令集的规范，功能完备，性能稳定，能够满足各种不同的运算需求。
总之，MIPS运算器是一款非常实用且具有挑战性的数字逻辑电路设计实验，它可以让我们更好地理解计算机的原理和操作系统等重要的概念，同时也能够培养我们的动手能力和解决问题的能力。
mips 实验报告
MIPS实验报告1. 引言MIPS（Microprocessor without Interlocked Pipeline Stages）是一种经典的指令集架构（ISA），被广泛应用于计算机体系结构的教学和研究中。
本实验报告将介绍使用MIPS指令集实现的一系列实验，包括指令执行、流水线设计和缓存优化等。
2. 实验目标本次实验的主要目标是通过设计和实现一系列MIPS指令，加深对计算机体系结构的理解，并掌握MIPS指令的执行过程和流水线设计。
3. 实验环境为了完成实验，我们使用了MIPS模拟器和相应的开发工具。
这些工具提供了一个仿真环境，可以在计算机上执行MIPS指令，并提供了调试和测试的功能。
4. 实验步骤步骤1：设计指令首先，我们需要设计一系列MIPS指令，以实现特定的功能。
例如，我们可以设计一个加法指令，将两个寄存器中的值相加，并将结果存储到另一个寄存器中。
步骤2：实现指令接下来，我们需要在MIPS模拟器中实现这些指令。
通过编写相应的汇编代码，我们可以将指令转化为机器码，并在模拟器中执行。
步骤3：调试和测试一旦指令实现完成，我们就可以开始调试和测试。
通过单步执行指令，我们可以观察程序的执行过程，并检查寄存器和内存中的数据是否符合预期。
步骤4：性能优化在实现指令的过程中，我们还可以考虑对程序进行性能优化。
例如，通过引入流水线技术，可以提高指令的执行速度。
此外，我们还可以设计和实现缓存系统，以减少内存访问的延迟。
5. 实验结果经过一系列的设计、实现和优化，我们成功完成了MIPS指令的实验。
通过观察实验结果，我们可以得出一些结论和发现。
6. 结论本次实验通过设计和实现MIPS指令，加深了对计算机体系结构的理解，并掌握了MIPS指令的执行过程和流水线设计。
通过调试和测试，我们进一步完善和优化了指令的实现。
实验结果表明，我们的设计能够成功执行各种指令，并具有一定的性能优化。
7. 参考文献参考文献提供了关于MIPS指令集和计算机体系结构的详细信息，为本实验提供了重要的支持和指导。
实验1 MIPS指令系统和MIPS体系结构_实验报告
.data
X:
.word 112
Y:
.word 8
X,Y实际代表的为内存地址，表示该地址的内存中存储的为112和8，因此为了将数据112放入寄存器中，我们要先通过ADDIU $r1, $r0, X命令，将存储数据的内存地址放入寄存器中，再LW $r1, 0($r1)按照寄存器里的内存地址，将数据load到寄存器中。
补充实验（实验源代码和结构截图附在后面）
a.整数n求阶乘
在这里我们运用了三个寄存器，一个用于记录初始n并保存累成结果，一个保存1用于比较，另一个保存n-1，并不断减1比较跳转，用于阶乘的计算。
b.(X-Y)*2-(X+Y)/8
在这里我们用逻辑左移SLL和逻辑右移SRL指令来进行‘*’和‘/’运算，移动1位代表“*2”或“/2”。
熟练掌握MIPSsim模拟器的操作和使用方法；
熟悉MIPS指令系统及其特点，加深对MIPS指令操作语义的理解；
熟悉MIPS体系结构
对指令级模拟器有一定了解；
能够熟练使用MIPSsim模拟器；
理解MIPS指令系统及其特点，加深对MIPS指令操作语义的理解。
实
验
内
容
、
步
骤
及
结
果
实验内容;首先要阅读MIPSsim模拟器的使用方法,了解MIPSsim的指令系统和汇编语言。完成补充实验。
求补运算是按位取反再加1，这里要注意加1后，低32位是否溢出，产生进位，我们发现只有取反后二进制为全1（即真值为-1）才会产生溢出进位，要在高32位上加1IPSsim模拟器中r0的值始终保持0,无法人为的更改，可以利用此进行运算。
2、在文件中用.txt对代码部分进行定义.data对数据部分进行定义。
计算机组成原理实验报告-MIPS指令系统和MIPS体系结构
计算机组成原理实验报告-MIPS指令系统和MIPS体系结构实验内容：二. 实验内容和步骤首先要阅读MIPSsim模拟器的使用方法，然后了解MIPSsim 的指令系统。
（1）、启动MIPSsim。
（2）、选择“配置”->“流水方式”选项，使模拟器工作在非流水方式。
（3）、参照使用说明，熟悉MIPSsim模拟器的操作和使用方法。
（4）、选择“文件”->“载入程序”选项，加载样例程序alltest.asm，然后查看“代码”窗口，查看程序所在的位置。
三、观察寄存器和内存的情况，回答问题1、寄存器寻址、立即寻址、寄存器间接寻址的区别？2、PC的作用，请描述在非转移指令，无条件转移、条件转移指令中的PC变化过程的相同点和不同点？3、load和store指令作用，指令中用了大量的寄存器，寄存器的作用和优缺点？实验步骤与预习：课前预习：1、寄存器寻址就是指令中存放的是地址，直接解析这个地址；立即寻址就是指令当中自带数据，直接读取，最快；寄存器间接寻址就只指令中存放的是地址的地址，或者是存放地址的寄存器，最慢。
2、PC是程序计数器，作用是，用于存放下一条将要执行指令的地址。
当一条指令按PC所指向的地址从程序存储器中取出之后，PC的值会自动增加，指向下一条指令。
3、Load/Store指令用于寄存器和内存间数据的传送。
Load 用于把内存中的数据装载到寄存器中。
Store用于把寄存器中的数据存入内存。
该集合的指令使用频繁，在指令集中最为重要，因为其他指令只能操作寄存器，当数据存放在内存中时，必须先把数据从内存装载到寄存器，执行完后再把寄存器中的数据存储到内存中。
Load/Store指令分为3类：（1）单一数据传送指令（LDR和STR等）（2）多数据传送指令（LDM和STM）（3）数据交换指令（SWP和SWPB）实验结果：疑难小结：在做这个实验的时候遇到的最大的问题还是对工具的不了解，参考了网上的资料才算有所了解，然后才发现这个实验很简单就是执行了一个程序而已，可能这个实验就是为下面的实验做铺垫吧，先熟悉一下工具的操作。
MIPS单周期CPU实验报告
MIPS单周期CPU实验报告一、实验目标本次实验的主要目标是设计并实现一个基于MIPS单周期CPU的计算机系统。
具体要求如下：1.能够识别并执行MIPS指令集中的常见指令，包括算术逻辑运算、分支跳转和存取指令等。
2.实现基本的流水线结构，包括指令译码阶段、执行阶段、访存阶段和写回阶段。
3.能够在基本结构的基础上添加异常处理和浮点数运算支持。
二、实验环境三、实验过程1.确定CPU的基本组成部分，包括指令存储器、数据存储器、寄存器、ALU和控制单元等，并进行电路设计。
2.编写MIPS汇编程序，并使用MARS进行仿真调试，验证指令的正确性和计算结果的准确性。
3.将MIPS汇编程序烧录到指令存储器中，并将数据存储器中的初始数据加载进去。
4.运行程序，观察CPU的工作状态，并进行时序仿真，验证CPU设计的正确性。
5.对CPU进行性能测试，包括执行时间、指令吞吐量和时钟周期等指标的测量。
四、实验结果经过实验和测试，我们成功地设计并实现了一个基于MIPS单周期CPU的计算机系统。
该系统能够正确执行MIPS指令集中的常见指令，并支持流水线结构、异常处理和浮点数运算。
1.指令执行的正确性：通过在MARS中进行调试和仿真，我们发现CPU能够正确地执行各种指令，包括算术逻辑运算、分支跳转和存取指令等。
并且，在时序仿真中，CPU的各个组件的信号波形也符合预期。
2.流水线结构的实现：我们根据MIPS指令的特点和处理流程，设计了基本的流水线结构，并在MARS中进行了时序仿真。
仿真结果表明，各个流水线级的操作都能够正确无误地进行，并且能够顺利地在一个时钟周期内完成。
3.异常处理和浮点数运算的支持：通过在MIPS汇编程序中加入异常处理和浮点数运算的指令，我们验证了CPU对这些功能的支持。
在异常处理时，CPU能够正确地转入异常处理程序，并根据异常类型进行相应的处理。
在浮点数运算时，CPU能够正确地进行浮点数的加减乘除等运算，并将结果正确地写回寄存器。
mips 实验报告
mips 实验报告MIPS实验报告引言：计算机体系结构是计算机科学中的一个重要领域，它研究计算机硬件和软件之间的关系。
在计算机体系结构的学习过程中，我们接触到了MIPS （Microprocessor without Interlocked Pipeline Stages）指令集架构。
本实验报告将介绍我们在实验中对MIPS进行的学习和实践。
一、MIPS的背景和特点MIPS是一种经典的RISC（Reduced Instruction Set Computer）指令集架构，它于1981年由斯坦福大学的约翰·亨尼西（John Hennessy）和他的学生大卫·帕特森（David Patterson）提出。
MIPS架构的设计理念是简化指令集，提高指令执行速度，以及降低硬件复杂度。
MIPS指令集包含了一组简洁而强大的指令，使得编译器和硬件设计更容易实现。
该架构的特点包括高效的流水线执行、固定长度的指令格式、延迟槽等。
二、MIPS的实验环境和工具为了学习和实践MIPS指令集，我们使用了一款名为MARS（MIPS Assembler and Runtime Simulator）的工具。
MARS提供了一个模拟器，可以在计算机上运行MIPS指令。
它还提供了汇编器和调试器，方便我们编写和调试MIPS程序。
通过MARS，我们可以观察和分析指令的执行过程，更好地理解MIPS的工作原理。
三、MIPS的基本指令和寄存器MIPS指令集包含了一系列基本指令，如加载（Load）指令、存储（Store）指令、算术运算（Arithmetic）指令、逻辑运算（Logic）指令等。
这些指令可以完成各种计算和数据操作任务。
同时，MIPS架构还提供了32个通用寄存器，用于存储和操作数据。
这些寄存器以$0、$1、$2等命名，并且有特殊用途的寄存器如程序计数器（PC）和堆栈指针（SP）等。
四、MIPS程序设计实践通过MARS工具，我们编写了一些简单的MIPS程序，以加深对MIPS指令集和寄存器的理解。
MIPS单周期CPU实验报告
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩: 实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令==> 逻辑运算指令功能：rd←rs | rt；逻辑或运算。
==>移位指令==>比较指令==> 存储器读/写指令将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。
即读取rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中的数，然后保存到rt寄存器中。
==> 分支指令功能：if(rs=rt) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4特别说明：immediate是从PC+4地址开始和转移到的指令之间指令条数。
immediate 符号扩展之后左移2位再相加。
为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将immediate放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。
12特别说明：与beq不同点是，不等时转移，相等时顺序执行。
功能：if(rs>0) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4==>跳转指令==> 停机指令三.实验原理1.时间周期：单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
mips实验报告
mips实验报告Title: MIPS实验报告Abstract:本实验报告旨在介绍MIPS（Microprocessor without Interlocked Pipeline Stages）架构及其在计算机体系结构课程中的应用。
通过实验，我们将了解MIPS指令集架构的基本原理和实现，以及如何使用MIPS模拟器进行程序设计和调试。
本报告将详细介绍MIPS架构的特点、指令集、寄存器组、内存模型等内容，并通过实验结果分析MIPS在计算机体系结构中的重要性和应用价值。
Introduction:MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集计算机（RISC）架构，广泛应用于嵌入式系统和高性能计算领域。
在计算机体系结构课程中，学习MIPS架构可以帮助学生深入理解计算机的工作原理和指令级并行处理技术。
通过实验，学生可以通过模拟器编写和调试MIPS汇编程序，加深对计算机体系结构的理解。
MIPS Architecture:MIPS架构采用精简指令集（RISC）的设计理念，包括32位寄存器、固定长度的指令格式和简单的指令集。
MIPS架构的特点包括高性能、低功耗、易于实现和优化等优点，因此在嵌入式系统和高性能计算领域得到广泛应用。
MIPS指令集包括算术运算指令、逻辑运算指令、数据传输指令、控制流指令等，能够满足各种计算需求。
MIPS Simulator:为了方便学生学习和实验MIPS架构，通常会使用MIPS模拟器进行程序设计和调试。
MIPS模拟器可以模拟MIPS处理器的运行过程，包括指令执行、寄存器操作、内存访问等，帮助学生理解MIPS指令集的工作原理和实现过程。
通过MIPS模拟器，学生可以编写和调试MIPS汇编程序，加深对计算机体系结构的理解。
Experiment Results:通过实验，我们学习了MIPS架构的基本原理和实现，包括指令集、寄存器组、内存模型等内容。
华科_HUST_微机原理_类MIPS单周期微处理器设计_实验报告
微机原理实验报告学号姓名华中科技大学专业通信1301指导教师罗杰院（系、所）电信学院类MIPS单周期微处理器设计一．实验目的1.了解微处理器的基本结构。
2.掌握哈佛结构的计算机工作原理。
3.学会设计简单的微处理器。
4.了解软件控制硬件工作的基本原理。
二．实验任务利用HDL语言，基于Xilinx FPGA nexys4实验平台，设计一个能够执行以下MIPS指令集的单周期类MIPS处理器，要求完成所有支持指令的功能仿真，验证指令执行的正确性，要求编写汇编程序将本人学号的ASCII码存入RAM的连续内存区域。
（1）支持基本的算术逻辑运算如add，sub，and，or，slt，andi指令（2）支持基本的内存操作如lw，sw指令（3）支持基本的程序控制如beq，j指令三．各模块实现原理1.指令存储器设计指令存储器为ROM类型的存储器，为单一输出指令的存储器。
设置一个程序计数器指针PC指向指令存储器，当时钟上升沿到来时，取出PC所指的指令，当时钟的下降沿到来时，修改PC的值，使其指向下一条要执行的指令。
因此其对外的接口为clk、存储器地址输入信号（指令指针）以及数据输出信号（指令）。
在本实验中调用ISE提供的IP核进行设计，设定的指令存储器大小为128字。
指令存储器模块在顶层模块中被调用。
输入为指令指针（PC）与时钟信号（clkin），输出为32位的机器指令，并将输出的机器指令送到后续的寄存器组模块、控制器模块、立即数符号扩展模块进行相应的处理。
2.数据存储器设计数据存储器为RAM类型的存储器，并且需要独立的读写信号控制。
因此其对外的接口为clk、we、datain、addr；输出信号为dataout。
当时钟上升沿到来时，如果写信号（we）为真，根据addr所表示的地址找到对应的存储单元，并将输入的数据（datain）写到对应的存储单元中；如果写信号为假，则根据addr所表示的地址，将对应存储单元的数据送到输出端（dataout）。
mips运算器设计的实验报告
mips运算器设计的实验报告MIPS运算器设计的实验报告一、引言MIPS（Microprocessor without Interlocked Pipelined Stages）是一种常见的指令集架构，被广泛应用于计算机体系结构课程中。
本实验报告旨在设计一个基于MIPS指令集架构的运算器，并对其进行详细的介绍和分析。
二、设计目标本次实验的设计目标是实现一个能够完成MIPS指令集中的算术和逻辑运算的运算器。
具体包括实现加法、减法、乘法、除法、与、或、非等运算操作，并能够正确处理各种边界情况。
三、设计原理1. 指令解析：首先，需要对输入的指令进行解析，提取出操作码和操作数。
根据操作码的不同，运算器将执行不同的运算操作。
2. 运算操作：根据操作码，运算器将执行相应的算术或逻辑运算操作。
这些操作包括加法、减法、乘法、除法、与、或、非等。
3. 结果返回：运算器将计算得到的结果返回给用户。
四、设计实现1. 指令解析：运算器首先从输入中提取出操作码和操作数。
操作码决定了运算器将执行哪种运算操作，而操作数则是参与运算的数值。
2. 运算操作：根据操作码的不同，运算器将执行相应的算术或逻辑运算操作。
例如，如果操作码是加法，则运算器将执行加法操作，并将操作数相加得到结果。
3. 结果返回：运算器将计算得到的结果返回给用户，用户可以通过输出端口获取结果。
五、实验结果经过设计和实现，本次实验成功地实现了基于MIPS指令集架构的运算器。
运算器能够正确地执行加法、减法、乘法、除法、与、或、非等运算操作，并能够处理各种边界情况。
经过多次测试，运算器的运算结果准确无误。
六、实验分析通过本次实验，我深入了解了MIPS指令集架构以及运算器的设计原理和实现方法。
在实验过程中，我遇到了一些问题，例如如何正确解析指令、如何处理边界情况等。
通过不断的调试和优化，我最终解决了这些问题，并成功实现了运算器。
七、实验总结本次实验使我对MIPS指令集架构和运算器的设计有了更深入的了解。
mips 实验报告
mips 实验报告MIPS 实验报告摘要：本实验报告介绍了MIPS（Microprocessor without Interlocked Pipeline Stages）处理器的基本结构和工作原理，以及在实验中对MIPS处理器进行了仿真和验证的过程和结果。
通过本次实验，我们深入了解了MIPS处理器的指令集架构、流水线设计和性能特点，同时也对计算机体系结构有了更深入的认识。
1. 背景MIPS处理器是一种经典的RISC（Reduced Instruction Set Computer）架构的处理器，其设计简洁高效，广泛应用于嵌入式系统和高性能计算领域。
MIPS处理器采用了五级流水线结构，包括取指、译码、执行、访存和写回等阶段，能够实现指令级并行和流水线加速，提高了处理器的运行效率和性能。
2. 实验目的本次实验旨在通过对MIPS处理器的仿真和验证，加深对计算机体系结构和处理器设计的理解，掌握MIPS指令集架构的特点和流水线设计的原理，培养学生的计算机系统分析和设计能力。
3. 实验内容本次实验主要包括以下内容：（1）MIPS处理器的指令集架构和寄存器组设计；（2）MIPS处理器的流水线结构和控制信号设计；（3）使用Verilog HDL对MIPS处理器进行建模和仿真；（4）通过仿真验证MIPS处理器的正确性和性能。
4. 实验步骤（1）熟悉MIPS指令集架构和寄存器组设计；（2）设计MIPS处理器的流水线结构和控制信号；（3）使用Verilog HDL对MIPS处理器进行建模和仿真；（4）编写测试程序，对MIPS处理器进行功能验证和性能评估；（5）分析仿真结果，验证MIPS处理器的正确性和性能。
5. 实验结果通过对MIPS处理器的仿真和验证，我们得到了以下实验结果：（1）MIPS处理器能够正确执行各类指令，并能够实现指令级并行和流水线加速；（2）MIPS处理器的性能优秀，能够在较短的时钟周期内完成指令的执行；（3）MIPS处理器的流水线结构设计合理，能够有效提高处理器的运行效率和性能。
华科微机原理实验报告
微机原理实验报告课程：微机原理指导老师姓名：学号：实验名称：Lab 02: MIPS处理器部件实现A微机原理实验报告一、实验目的本实验旨在实现MIPS处理器的部件—控制器和ALU,理解CPU控制器,理解ALU的原理,使用Verilog语言设计CPU控制器和ALU ,使用ISim进行行为仿真。
二、实验原理及说明MIPS的基本架构如图1所示，包括Control，ALU这样的组合逻辑单元，也包括如instruction memory，Data memory和Registers file存储单元。
本实验主要实现CPU Control和ALU两个部分。
（一）CPU控制器的实现CPU Control单元输入为指令的opCode字段，即操作码;以及R指令的funct编码。
操作码和Funct编码经过主控制单元的译码，给ALU，Data Memory，Registers ，Muxs等部件输出正确的控制信号。
图2. MIPS基本指令格式图: 控制模块的IO定义注：Jump指令编码是000010，Jump输出信号为1，其他输出信号都为0图3. OpCode与控制输出的编码关系图4. Funct，ALUOp与ALU Control编码关系(二) ALU的实现ALU是CPU核心的计算单元，实现诸如加，减，或，与等操作。
算术操作的编码三、实验verilog代码（一）CPU控制器的实现module Ctr(input [5:0] OpCode,input [5:0] Funct,output regRegDst,output regALUSrc,output regRegWrite,output regMemWrite,output regMemRead,output regMemtoReg,output reg Branch,output reg Jump,output reg [3:0] ALUControl);reg [1:0] ALUOp;always @(OpCode)begincase(OpCode)//R type6'b000000:beginRegDst=1; ALUSrc=0; RegWrite=1; MemWrite=0; MemRead=0; MemtoReg=0;Branch=0;ALUOp=2'b10; Jump=0;end//beq6'b000100:beginRegDst=1'bx; ALUSrc=0; RegWrite=0; MemWrite=0; MemRead=0; MemtoReg=1'bx; Branch=1;ALUOp=2'b01; Jump=0;end//lw6'b100011:beginRegDst=0; ALUSrc=1; RegWrite=1; MemWrite=0; MemRead=1; MemtoReg=1;Branch=0;ALUOp=2'b00; Jump=0;end//sw6'b101011:beginRegDst=1'bx;ALUSrc=1;RegWrite=0;MemWrite=1;MemRead=0;MemtoReg=1'bx;Branch=0;ALUOp=2'b00;Jump=0;end//Jump6'b000010:beginRegDst=0;ALUSrc=0;MemtoReg=0;RegWrite=0;MemRead=0;MemWrite=0;Branch=0;ALUOp=2'b00;Jump=1;endendcaseendalways @(ALUOp or Funct)begincasex({ALUOp,Funct})8'b00xxxxxx: ALUControl=4'b0010;8'b01xxxxxx: ALUControl=4'b0110;8'b1xxx0000: ALUControl=4'b0010;8'b1xxx0010: ALUControl=4'b0110;8'b1xxx0100: ALUControl=4'b0000;8'b1xxx0101: ALUControl=4'b0001;8'b1xxx1010: ALUControl=4'b0111;default: ALUControl=4'b0000;endcaseendendmodule(二) ALU的实现module ALU(input [31:0] SrcA,input [31:0] SrcB,input [3:0] ALUCtr,output Zero,output reg [31:0] ALURes);assign Zero=(ALURes==1'b0);always @(SrcA or SrcB or ALUCtr)begincase(ALUCtr)4'b0000: ALURes=SrcA&SrcB; //AND4'b0001: ALURes=SrcA | SrcB; //OR4'b0010: ALURes=SrcA + SrcB; //add4'b0110: ALURes=SrcA - SrcB; //substract4'b0111: ALURes=SrcA<SrcB ? 1:0; //set on less than 4'b1100: ALURes=~(SrcA | SrcB); //NORdefault ALURes=32'h0;endcaseendendmodule四、仿真测试1.代码（一）CPU控制器的实现module Ctr_tb;// Inputsreg [5:0] OpCode;reg [5:0] Funct;// Outputswire RegDst;wire ALUSrc;wire RegWrite;wire MemWrite;wire MemRead;wire MemtoReg;wire Branch;wire Jump;wire [3:0] ALUControl;// Instantiate the Unit Under Test (UUT)Ctruut (.OpCode(OpCode),.Funct(Funct),.RegDst(RegDst),.ALUSrc(ALUSrc),.RegWrite(RegWrite),.MemWrite(MemWrite),.MemRead(MemRead),.MemtoReg(MemtoReg),.Branch(Branch),.Jump(Jump),.ALUControl(ALUControl) );initial begin// R-type AddOpCode=6'b000000;Funct=6'b100000;// R-type Subtract#10;OpCode=6'b000000;Funct=6'b100010;// Lw#10;OpCode=6'b100011;Funct=6'bxxxxxx;// Sw#10;OpCode=6'b101011;Funct=6'bxxxxxx;// Beq#10;OpCode=6'b000100;Funct=6'bxxxxxx;// R-type AND#10;OpCode=6'b000000;Funct=6'b100100;// R-type OR#10;OpCode=6'b000000;Funct=6'b100101;// R-type set on less than#10;OpCode=6'b000000;Funct=6'b101010;// Jump#10;OpCode=6'b000010;endendmodule(二) ALU的实现module ALU_tb;// Inputsreg [31:0] SrcA;reg [31:0] SrcB;reg [3:0] ALUCtr;// Outputswire Zero;wire [31:0] ALURes;// Instantiate the Unit Under Test (UUT)ALU uut (.SrcA(SrcA),.SrcB(SrcB),.ALUCtr(ALUCtr),.Zero(Zero),.ALURes(ALURes));initial begin// ANDSrcA =32'hf0f0ffff;SrcB =32'h0000f0f0;ALUCtr =0;// OR#10;ALUCtr =4'b0001;// Add#10;ALUCtr =4'b0010;// Subtract#10;ALUCtr =4'b0110;// set on less than#10;ALUCtr =4'b0111;//NOR#10;ALUCtr =4'b1100;//Other situation#10;ALUCtr =4'b1111;endendmodule2.仿真截图（一）CPU控制器的实现(二) ALU的实现五、实验总结实验名称：Lab03: MIPS处理器部件实现B微机原理实验报告一、实验目的本实验旨在使读者实现MIPS处理器的部件—Data memory, Instruction memory和Registers 三大存储器件。
MIPS单周期CPU实验报告
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩: 实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令==> 逻辑运算指令功能：rd←rs | rt；逻辑或运算。
==>移位指令==>比较指令==> 存储器读/写指令将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。
即读取rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中的数，然后保存到rt寄存器中。
==> 分支指令功能：if(rs=rt) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4特别说明：immediate是从PC+4地址开始和转移到的指令之间指令条数。
immediate 符号扩展之后左移2位再相加。
为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将immediate放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。
12特别说明：与beq不同点是，不等时转移，相等时顺序执行。
功能：if(rs>0) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4==>跳转指令==> 停机指令三.实验原理1.时间周期：单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
mips实验报告
mips实验报告MIPS实验报告引言：计算机体系结构是计算机科学中的重要研究领域，而MIPS（Microprocessor without Interlocked Pipeline Stages）是一种经典的RISC（Reduced Instruction Set Computer）体系结构。
本实验报告将介绍我对MIPS实验的理解和实践，包括MIPS指令集的基本特点、实验环境的搭建、以及在MIPS架构下编写和运行程序的过程。
一、MIPS指令集的基本特点MIPS指令集是一种精简的指令集，其特点主要包括以下几点：1. 定长指令格式：MIPS指令采用32位定长指令格式，使得指令解码和执行过程更加高效。
2. 延迟槽：MIPS指令集中的延迟槽是指在分支指令后的一条指令，它总是会被执行，无论分支是否发生。
这种设计可以提高指令流水线的效率。
3. 五种指令格式：MIPS指令集包括R格式、I格式、J格式、COP0格式和COP1格式，分别用于处理寄存器相关操作、立即数操作、跳转操作、协处理器0操作和协处理器1操作。
4. 寄存器：MIPS体系结构中有32个通用寄存器，可以进行高速数据传递和操作。
二、实验环境的搭建为了进行MIPS实验，我们需要搭建相应的实验环境。
在本次实验中，我选择使用MARS（MIPS Assembler and Runtime Simulator）作为MIPS实验的模拟器。
MARS提供了一个图形化界面，可以方便地进行MIPS程序的编写、调试和运行。
搭建实验环境的步骤如下：1. 下载和安装MARS：从MARS官方网站上下载最新版本的MARS软件，并按照提示进行安装。
2. 配置MARS：打开MARS软件后，点击“Settings”菜单，选择“MIPS Assembler”选项卡。
在这里，我们可以设置MIPS汇编程序的语言类型、字符集和显示格式等。
3. 编写MIPS程序：在MARS的编辑器中，我们可以编写MIPS程序。
mips微机原理实验报告
一、实验目的1.掌握QTSPIM的调试技术2.了解MIPS汇编语言与机器语言之间的对应关系3.掌握MIPS汇编程序设计4.了解C语言语句与汇编指令之间的关系5.熟悉常见的MIPS汇编指令6.掌握程序的内存映像二、实验任务用汇编程序实现以下伪代码：要求采用移位指令实现乘除法运算。
int main(){/int K, Y ;int Z[50] ;Y = 56;for(k=0;k<50;k++)Z[K] = Y - 16 * ( K / 4 + 210) ;}三、实验要求1.完成汇编语言程序设计、调试、测试全过程2.指出用户程序的内存映像，包括代码段和数据段3.完成软件实验报告@四，实验思路初始化：在.data里声明一个长度为200的空间勇于存储Z数组，取得Z数组的地址，认为寄存器$s1,$s2分别存储k的值和y的值，对k和y的操作直接改变寄存器的值，$s0存储Z数组的地址。
计算：根据题目所提供的算式一步一步计算，所得中间结果寄存在寄存器$t0中。
针对乘除法由于乘数和除数都是2的整数指数幂函数倍，所以分别采用左移(sll)和右移(srl)来计算。
存储：每次计算完算式的答案后用sw命令将答案存储在内存中的对应地址处自增：!每一次计算后k自动增1，$s0寄存器存储的相应Z数组地址加4跳转判断：如果k大于等于50，则跳到exit处结束程序，如果k小于50则利用j命令重新开始一轮计算退出：利用 li $v0,10 和 syscall 结束整个程序五、实验过程程序源代码：.data #定义用户数据段?z:.space 200.textmain:la $s0,z #$s0=addrzli $t0,0 #$s1=k=0li $t1,56 #$s2=y=56loop:slti $t2,$t0,50 #判断k是否小于50beq $t2,$0,done #当k大于等于50时跳转srl $t3,$t0,2 #k/4addi $t3,$t3,210 #k/4+210[sll $t3,$t3,4 #16*(k/4+210)sub $t3,$t1,$t3 #y-16*(k/4+210)sw $t3,0($s0) #写进z[k]addi $s0,$s0,4 #地址移一位addi $t0,$t0,1 #k加1j loop #循环done:li $v0 10syscall调试过程：1.】2.装载程序，选择file，reinitialize and load file3.运行程序：选择run and continue2.观察程序运行结果六．代码段内存映像[00400024] 3c101001 lui $16, 4097 [z]; 5: la $s0,z [00400028] ori $8, $0, 0; 6: li $t0,0[0040002c] ori $9, $0, 56; 7: li $t1,56 [00400030] 290a0032 slti $10, $8, 50; 9: slti $t2,$t0,50 [00400034] beq $10, $0, 36 [done-0x00400034][00400038] 00085882 srl $11, $8, 2; 11: srl $t3,$t0,2 [0040003c] 216b00d2 addi $11, $11, 210; 12: addi $t3,$t3,210 [00400040] 000b5900 sll $11, $11, 4; 13: sll $t3,$t3,4 [00400044] 012b5822 sub $11, $9, $11; 14: sub $t3,$t1,$t3 [00400048] ae0b0000 sw $11, 0($16); 15: sw $t3,0($s0) [0040004c] addi $16, $16, 4; 16: addi $s0,$s0,4 [00400050] addi $8, $8, 1; 17: addi $t0,$t0,1 [00400054] 0810000c j 0x00400030 [loop]; 18: j loop [00400058] 3402000a ori $2, $0, 10; 20: li $v0 10 [0040005c] 0000000c syscall; 21: syscall七．数据段内存映像[] fffff318 fffff318 fffff318 fffff318[] fffff308 fffff308 fffff308 fffff308）[] fffff2f8 fffff2f8 fffff2f8 fffff2f8[] fffff2e8 fffff2e8 fffff2e8 fffff2e8[] fffff2d8 fffff2d8 fffff2d8 fffff2d8[] fffff2c8 fffff2c8 fffff2c8 fffff2c8[] fffff2b8 fffff2b8 fffff2b8 fffff2b8[] fffff2a8 fffff2a8 fffff2a8 fffff2a8[] fffff298 fffff298 fffff298 fffff298[] fffff288 fffff288 fffff288 fffff288[100100a0] fffff278 fffff278 fffff278 fffff278 [100100b0] fffff268 fffff268 fffff268 fffff268 [100100c0] fffff258 fffff258;八、实验总结通过这次实验，加深了我对微机原理的理论学习和汇编代码的理解，练习了Qtspim软件的使用，对以后的学习有很大的帮助。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、实验目的
1.掌握QTSPIM的调试技术
2.了解MIPS汇编语言与机器语言之间的对应关系
3.掌握MIPS汇编程序设计
4.了解C语言语句与汇编指令之间的关系
5.熟悉常见的MIPS汇编指令
6.掌握程序的内存映像
二、实验任务
用汇编程序实现以下伪代码：要求采用移位指令实现乘除法运算。
int main()
{
int K, Y ;
int Z[50] ;
Y = 56;
for(k=0;k<50;k++)
Z[K] = Y - 16 * ( K / 4 + 210) ;
}
三、实验要求
1.完成汇编语言程序设计、调试、测试全过程
2.指出用户程序的内存映像，包括代码段和数据段
3.完成软件实验报告
四，实验思路
初始化：
在.data里声明一个长度为200的空间勇于存储Z数组，取得Z数组的地址，认为寄存器$s1,$s2分别存储k的值和y的值，对k和y的操作直接改变寄存器的值，$s0存储Z数组的地址。
计算：
根据题目所提供的算式一步一步计算，所得中间结果寄存在寄存器$t0中。
针对乘除法由于乘数和除数都是2的整数指数幂函数倍，所以分别采用左移(sll)和右移(srl)来计算。
存储：
每次计算完算式的答案后用sw命令将答案存储在内存中的对应地址处
自增：
每一次计算后k自动增1，$s0寄存器存储的相应Z数组地址加4
跳转判断：
如果k大于等于50，则跳到exit处结束程序，如果k小于50则利用j命令重新开始一轮计算
退出：
利用 li $v0,10 和 syscall 结束整个程序
五、实验过程
程序源代码：
.data #定义用户数据段
z:.space 200
.text
main:
la $s0,z #$s0=addrz
li $t0,0 #$s1=k=0
li $t1,56 #$s2=y=56
loop:
slti $t2,$t0,50 #判断k是否小于50
beq $t2,$0,done #当k大于等于50时跳转
srl $t3,$t0,2 #k/4
addi $t3,$t3,210 #k/4+210
sll $t3,$t3,4 #16*(k/4+210)
sub $t3,$t1,$t3 #y-16*(k/4+210)
sw $t3,0($s0) #写进z[k]
addi $s0,$s0,4 #地址移一位
addi $t0,$t0,1 #k加1
j loop #循环
done:
li $v0 10
syscall
调试过程：
1.装载程序，选择file，reinitializeandloadfile
2.运行程序：选择runandcontinue
2.观察程序运行结果
六．代码段内存映像
[00400024] 3c101001 lui $16, 4097 [z]; 5: la $s0,z [00400028] 34080000 ori $8, $0, 0; 6: li $t0,0 [0040002c] 34090038 ori $9, $0, 56; 7: li $t1,56 [00400030] 290a0032 slti $10, $8, 50; 9: slti $t2,$t0,50 [00400034] 11400009 beq $10, $0, 36 [done-0x00400034]
[00400038] 00085882 srl $11, $8, 2; 11: srl $t3,$t0,2 [0040003c] 216b00d2 addi $11, $11, 210; 12: addi $t3,$t3,210 [00400040] 000b5900 sll $11, $11, 4; 13: sll $t3,$t3,4 [00400044] 012b5822 sub $11, $9, $11; 14: sub $t3,$t1,$t3 [00400048] ae0b0000 sw $11, 0($16); 15: sw $t3,0($s0) [0040004c] 22100004 addi $16, $16, 4; 16: addi $s0,$s0,4 [00400050] 21080001 addi $8, $8, 1; 17: addi $t0,$t0,1 [00400054] 0810000c j 0x00400030 [loop]; 18: j loop [00400058] 3402000a ori $2, $0, 10; 20: li $v0 10 [0040005c] 0000000c syscall; 21: syscall
七．数据段内存映像
[10010000] fffff318 fffff318 fffff318 fffff318 [10010010] fffff308 fffff308 fffff308 fffff308
[10010020] fffff2f8 fffff2f8 fffff2f8 fffff2f8
[10010030] fffff2e8 fffff2e8 fffff2e8 fffff2e8 [10010040] fffff2d8 fffff2d8 fffff2d8 fffff2d8
[10010050] fffff2c8 fffff2c8 fffff2c8 fffff2c8
[10010060] fffff2b8 fffff2b8 fffff2b8 fffff2b8
[10010070] fffff2a8 fffff2a8 fffff2a8 fffff2a8
[10010080] fffff298 fffff298 fffff298 fffff298
[10010090] fffff288 fffff288 fffff288 fffff288
[100100a0] fffff278 fffff278 fffff278 fffff278
[100100b0] fffff268 fffff268 fffff268 fffff268 [100100c0] fffff258 fffff258
八、实验总结
通过这次实验，加深了我对微机原理的理论学习和汇编代码的理解，练习了Qtspim软件的使用，对以后的学习有很大的帮助。
这次实验的内容相对比较简单，原理容易理解，编译的过程中遇到了一点困难，不过按照老师的方法解决了。