利用拨码开关控制数码管进行十六进制数字显示

中北大学

课程设计说明书

学生姓名:王白军学号：0706024150学院: 电子与计算机科学技术学院

专业: 微电子学

题目: 利用拨码开关控制数码管进行十六进制数字显示

指导教师：王红亮职称: 讲师

2010 年 6 月 25 日

目录

1. 课程设计目的 (2)

2. 课程设计内容和要求 (2)

2.1 设计内容 (2)

2.2 设计要求 (2)

3. 设计方案及实现情况 (2)

3.1 设计思路求 (2)

3.2 工作原理及框图 (2)

3.3 模块功能描述 (4)

3.4 仿真结果 (5)

3.5 实验箱验证情况 (5)

4. 课程设计总结 (8)

5. 参考文献 (8)

1．课程设计目的

（1）学习操作数字电路设计实验开发系统，掌握液晶显示器的工作原理及应用。（2）掌握组合逻辑电路、时序逻辑电路的设计方法。

（3）学习掌握可编程器件设计的全过程。

2．课程设计内容和要求

2.1设计内容

利用拨码开关控制数码管进行十六进制数字显示。

2.2设计要求

（1）学习掌握拨码开关控制模块、数码管的工作原理及应用；

（2）熟练掌握VHDL编程语言，编写拨码开关控制模块的控制逻辑；

（3）仿真所编写的程序，模拟验证所编写的模块功能；

（4）下载程序到芯片中，硬件验证所设置的功能，能够实现十六进制数字的显示；

（5）整理设计内容，编写设计说明书。

3．设计方案及其实现

3.1 设计思路

由于七段数码管是共阴极的，顾可以用七个电平驱动数码管的显示。通过对不同管脚的点亮，使数码管显示16进制的每个数字。可以用四个拨码开关组合成4位BCD以表示16进制。当四位BCD变化时，在输出端输出相应的高低电平以驱动七段数码管的显示。

3.2 工作原理及框图

七段共阴极数码管由数码管由abcdefg七段组成，分别对不同的引脚写高电平可以点亮。在输入端输入相应的bcd码，在输出端就会产生相应的电平以驱动数码管的显示。由于只需要16个数的显示。那么拨码开关只需用四个就可以实现16个数字的表示。

七段数码管如下图所示：

图1

由图知，如果要显示数字“0”，只需点亮abcdef段,对应的输出端电平为1111110. 要显示数字“1”，只需点亮bc段,对应的输出端电平为0110000. 要显示数字“2”，只需点亮abdeg段,对应的输出端电平为1101101. 如果要显示数字“3”，只需点亮abcdg段,对应的输出端电平为1111001. 如果要显示数字“4”，只需点亮bcfg段,对应的输出端电平为0110011. 如果要显示数字“5”，只需点亮acdfg段,对应的输出端电平为1011011. 如果要显示数字“6”，只需点亮cdefg段,对应的输出端电平为0011111. 如果要显示数字“7”，只需点亮abc段,对应的输出端电平为1110000. 如果要显示数字“8”，只需点亮abcdef 段,对应的输出端电平为1111111. 如果要显示数字“9”，只需点亮abcfg段,对应的输出端电平为1110011. 如果要显示数字“A”，只需点亮abcefg段,对应的输出端电平为1110111. 如果要显示数字“b”，只需点亮cdef段,对应的输出端电平为0011111.同理可以显示其他数字和字母。

3.3 模块功能描述

根据输出功能的要求，写出如下vhdl代码已实现所需的功能。

3.4 仿真结果

通过拨动开关对输入端依次输入BCD码，然后仿真得出以下波形图。

图2

3.5 实验箱验证情况

将程序仿真编译后下载到FPGA芯片，拨动拨码开关，可以在数码管上依次显示16进制的数字，图3是硬件的连线图。

图3

以下是拨动拨码开关显示的16进制数的截图，从0到F的显示。

图4

图5

图6

图7

4．课程设计总结

PLD的发展趋势：向高集成度、高速度方向进一步发展，最高集成度已达到400万门；向低电压和低功耗方向发展，内嵌多种功能模块RAM，ROM，FIFO，DSP，CPU方向发展；向数、模混合可编程方向发展。以此我们必须掌握FPGA的开发及应用。要实现某一功能，首先应根据要求查找相关资料，确定实现方案。然后设计输入，对输入的文件编译后波形仿真。经过仿真后下载到FPGA再进行验证，最终实现功能。

5．参考文献

1．任勇峰，庄新敏.VHDL与硬件实现速成. 北京：国防工业出版社，2005

2. 侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路设计. 西安：西安电子科

技大学出版社，1999

3. 基于FPGA的数字系统设计.西安：西安电子科技大学出版社，2008

4. 罗苑棠.CPLD/FPGA常用模块与综合系统设计实例精讲.北京：电子工业出版

社，2007