彩灯循环控制电路的设计与制作

学号：

课程设计

题目

学院

专业

班级

姓名

指导教师

年月日

目录

摘要 (3)

1设计任务及要求 (4)

2方案设计及选择 (4)

2.1 方案设计 (4)

2.2 方案的比较与选择 (8)

3单元电路的设计 (9)

4 整体电路图及原理 (15)

4.1整体电路图 (15)

4.2工作原理 (16)

5 电路调试及结果分析 (16)

5.1调试 (16)

6 结果评价与改进方法 (17)

6.1结果评价 (17)

6.2改进方法 (17)

7总结 (18)

8参考文献 (18)

摘要

多组彩灯按照一定的顺序点亮构成的电路具有很高的观赏性，在生活中有着很广泛的应用，例如广告牌，霓虹灯等。本设计中彩灯控制器可用于对霓虹灯或彩灯及节日字灯的控制，本次课程设计将对设计框图、设计电路图、单元电路图、工作原理、所用器件、电路调试等方面进行介绍，最后对本次课程设计进行总结。

关键词：循环，计数，单元电路

彩灯循环控制电路的设计与制作

1设计任务及要求

（1）8个彩灯能够自动循环点亮。

（2）彩灯循环显示且频率快慢为1S。

选作：设计具有控制彩灯左移，右移，全亮及全灭功能的电路

2方案设计及选择

2.1 方案设计

2.1.1 方案一

根据设计要求，使用计数器来实现循环，设计电路使其可实现以下功能

1）彩灯右移依次点亮的循环；

0101

2）彩灯左移依次点亮的循环：

0111 0010

3）彩灯全灭的功能；00000000 设计方案原理图

各单元电路所用器件为：

1）脉冲发生器：使用555构成的多谐振荡电路产生频率为1Hz 的脉

冲信号；

2）计数器电路：使用一片74LS192实现计数功能；

3）译码器电路：使用一片74LS138来实现译码功能；

4）逻辑门芯片：使用一片7420与非门芯片和两片7404非门芯片实现上述三种功能。

按照原理图进行设计，得到的电路图如下所示

2.1.2 方案二

同方案一，使用计数器实现循环，设计电路实现以下功能：

1）彩灯右移依次点亮的循环；

0101

2）彩灯左移依次点亮的循环：

0111

0010

3）彩灯全灭的功能；

00000000 4）彩灯全亮的功能；11111111

设计方案原理图

各单元电路所用器件为：

1）脉冲发生器：使用555构成的多谐振荡电路产生频率为1Hz的脉冲信号；

2）计数器电路：使用一片74LS163实现计数功能；

3）译码器电路：使用一片74LS138来实现译码功能；

4）逻辑门芯片：使用一片7410与非门芯片和两片7404非门芯片实现上述三种功能。

按照原理图进行设计，得到的电路图如下所示

2.2 方案的比较与选择

1从设计的要求来看，两种方案都实现了彩灯的循环控制，但方案一全亮功能未实现，方案二四种功能全实现。即左移循环，右移循环，全灭控制，

全亮控制。

2从设计的原理来看，方案一使用双时钟计数器，设计思路较为清晰，且反馈电路简单。而方案二使用的是16进制加法计数器，在进行反馈电路设计时，所需理论知识较强。其他的辅助设计较多。

3从电路的复杂程度来看，方案一明显比方案二电路简捷。

4从电路的耗材方面来看，方案一比较节省材料和费用。

综上所述，选择方案一较经济划算且电路可行性较强。

3单元电路的设计

3.1脉冲发生电路

由于上述设计中所用到的芯片全要有脉冲信号的触发才能完成相应的功能，所以就需要用到脉冲产生电路。我这里用到的是用555定时器设计的多谐振荡器，多谐振荡器的优点是在接通电源之后就可以产生一定频率和一定幅值矩形波的自激振荡器，而不需要再加输入信号。而用555定时器设计的多谐振荡器也有很多优点，由于555定时器内部的比较器灵敏度较高，而且采用差分电路形式，这样就使多谐振荡器产生的振荡频率受电源电压和环境温度变化的影响很小。接通电源后，电容C1被充电，当VC上升到2/3VCC时，使输出电压为低电平，同时放电三极管T导通，此时电容C2通过RB和T放电，VC下降。当VC下降到2/3VCC时，V0翻转为高电平。当放电结束后，T管截止，VCC通过RA 和RB 将向电容器C2充电，当VC上升到2/3VCC时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。

脉冲发生电路图

其输出信号的频率为：

f=1.43/(R1+2R2)C1

其中R1=0.8KΩ R2=1.5KΩ C1=47uF

从而算出频率f=8Hz

该频率满足设计要求

3.2 74LS192计数器电路

74LS192是双时钟方式的十进制可逆计数器。(BCD,二进制)。

◆CPU为加计数时钟输入端，CPD为减计数时钟输入端。

◆ LD为预置输入控制端，异步预置。

◆ CR为复位输入端，高电平有效，异步清除。

◆ CO为进位输出：1001状态后负脉冲输出，

◆ BO为借位输出：0000状态后负脉冲输出。

74LS192引脚排列图

74LS192功能表

设计原理说明

1）当计数器时钟UP接脉冲信号，DOWN接1，实现加计数，此时实现0000到0111的计数过程（即八进制计数），由于是异步高电平清零，故当状态为1000时，将QD接到CLR端则实现八进制加法计数。

2)当计数器时钟DOWN接脉冲信号，DOWN接1，实现减计数，此时实现0111到0000的计数过程，由于是异步低电平置数，故当状态为1001时，将QD,QA接入7420与非门的1C,1D端，将QB,QC接入7404非门的1A,2A端通过1Y,2Y端输出接入7420的1A,1B端，74201Y输出端接74192的LOAD’（置数端）端，则实现初值为7的减法八进制计数。

用74LS192设计的计数器电路如下所示