计算机组成原理 罗克露
合集下载
计算机组成原理(罗克露)第4章存储器解析
为芯片分配哪几位地址， 由哪几位地址形
以便寻找片内的存储单 成芯片选择逻辑，
元
以便寻找芯片
存储空间分配：
4KB存储器在16位地址空间（64KB）中占据
任意连续区间。
任意值 片选 芯片地址
A15…A12A11A10A9……A0
0 0 0 …… 0 0 0 1 …… 1 0 1 0 …… 0 0 1 1 …… 1 1 0 0 …… 0 1 0 1 …… 1 1 1 0 …… 0 1 1 1 …… 1
Z
W、 W：位线，完成读/写操作
（2）定义
“0”：T1导通，T2截止；
“1”：T1截止，T2导通。
（3）工作
Z：加高电平，T5、T6 导通，选中该单元。 写入：在W、W上分别加 高、低电平，写1/0。
W T5 T3 T1
Vcc
W
T4 T6
T2
读出：根据W、W上有无
电流，读1/0。
（4）保持
Z
Z：加低电平，T5、T6截止，该单元未选中，保持原状态。
按行读。 刷新一行所用的时间
刷新周期（存取周期）
刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。
CPU访存：由CPU提供行、列地址，
对主存的访问
随机访问。
动态芯片刷新：由刷新地址计数器
提供行地址，定时刷新。
4.刷新周期的安排方式
（1）集中刷新
2ms内集中安排所有刷新周期。
R/W R/W
刷新 刷新
第四章 存储子系统
本章需解决的主要问题： （1）存储器如何存储信息？ （2）在实际应用中如何用存储芯片组成具
有一定容量的存储器？
第一节 概述
存储器的分类情况
3CPU-2控制器-罗克露计算机组成原理课件(绝对与网上视频教程同步)
总线 总线
RQ/GT
若干时钟
设备使用 总线
若干时钟
CPU使用 总线
设备请求 CPU响应， 设备释放 总线权 总线权交设备 总线权
CPU 设备 CPU 设备 CPU 设备 19
3.3.4 组合逻辑控制方式的优缺点及应用 1.组合逻辑控制方式
综合化简产生微命令的条件，形成逻辑式，用 组合逻辑电路实现微命令发生器。
控制存储器 CM
（1）控制存储器CM
功能： 存放微程序。
CM属于CPU，不属于主存储器。
23
IR PSW
微地址 形成电路
微命令序列
译码器 微命令字段 微地址字段 µIR
PC
微地址寄存器
µAR
控制存储器 CM
（2）微指令寄存器 µIR
功能： 存放现行微指令。
微命令字段： 提供一步操作所需的微命令。 (微操作控制字段) 指明后续微地址的形成方式。 微地址字段： (顺序控制字段) 提供微地址的给定部分。 24
但时间安排不合理。 13
④应用场合：
用于CPU内部、设备内部、系统总线操作(各挂接 部件速度相近，传送时间确定，传送距离较近)。
（2）异步控制
①定义：各项操作按不同需要安排时间，不受统
一时序控制。
②特点：
✓ 无统一时钟周期划分； ✓各操作间的衔接和各部件之间的信息交换采 用异步应答方式。
14
例.总线的异步传送操作
④应用场合：用于异步总线操作(各挂接部件速度 差异大，传送时间不确定，传送距离较远)。
（3）同步方式的变化
①不同指令安排不同时钟周期数 指令周期长度可变，时钟周期长度不变。 ②总线周期中插入延长周期 经总线传送一次数据所用的时间(送地址、读/写)
罗克露计算机组成原理课件-3CPU-1运算部件(06级)
1 1011
1 0110
（2）双符号位：
10 1100
11 0110
（3）移位规则
左移
右移
右移
1 1011
1 1101
左移
右移
右移
11 0110
11 1011
数符不变
（单：符号位不变；双：第一符号位不变）。
左移空位补0
（第二符号位移至尾数最高位）。
第三章 CPU子系统
运算部件
寄存器
寄存器
控制部件
运算器
控制器
CONTENTS
本章主要讨论：
运算器 控制器 数据通路结构 与外部的连接
CPU工作原理
指令的执行过程
CPU组成
第一节 运算器组织
独立结构
小型存储 器结构
单口 双口
寄存器组
独立R、双口RAM用多路选择器作为ALU的输入逻辑， 单口RAM用锁存器作为ALU的输入逻辑。
0 1111
1 0110 1 1001
1. 硬件判断逻辑一（SA、SB与Sf的关系）
溢出=
SA
SB
Sf
SA
Sf
SB
2. 硬件判断逻辑二（Cf与C的关系）
溢出= Cf C
3. 硬件判断逻辑三（双符号位）
3.2.1.3 移位操作
逻辑移位
：数码位置变化，数值不变。
1. 移位类型
算术移位
X补=1 1101 Y补=1 1110
1 1011
（– 5补码）
1) X=3 Y=2
X补=0 0011 Y补=0 0010
0 0101
（+5补码）
4) X= –3 Y= 2
1 0110
（2）双符号位：
10 1100
11 0110
（3）移位规则
左移
右移
右移
1 1011
1 1101
左移
右移
右移
11 0110
11 1011
数符不变
（单：符号位不变；双：第一符号位不变）。
左移空位补0
（第二符号位移至尾数最高位）。
第三章 CPU子系统
运算部件
寄存器
寄存器
控制部件
运算器
控制器
CONTENTS
本章主要讨论：
运算器 控制器 数据通路结构 与外部的连接
CPU工作原理
指令的执行过程
CPU组成
第一节 运算器组织
独立结构
小型存储 器结构
单口 双口
寄存器组
独立R、双口RAM用多路选择器作为ALU的输入逻辑， 单口RAM用锁存器作为ALU的输入逻辑。
0 1111
1 0110 1 1001
1. 硬件判断逻辑一（SA、SB与Sf的关系）
溢出=
SA
SB
Sf
SA
Sf
SB
2. 硬件判断逻辑二（Cf与C的关系）
溢出= Cf C
3. 硬件判断逻辑三（双符号位）
3.2.1.3 移位操作
逻辑移位
：数码位置变化，数值不变。
1. 移位类型
算术移位
X补=1 1101 Y补=1 1110
1 1011
（– 5补码）
1) X=3 Y=2
X补=0 0011 Y补=0 0010
0 0101
（+5补码）
4) X= –3 Y= 2
计算机组成原理罗克露全原版
变长格式 基本指令
DL
D的位数可覆盖
DH
整个存储空间
S =（D）
● 寄存器直接寻址（寄存器寻址）
格式 操作码θ 寄存器号R
S =（R）
R所占位数少； 访问R比访问M快
用于访问固定的存储单元或寄存器。
（3）间接寻址
指令给出操作数的间接地址。
存储单元号 (数在M中)
间址单元
寄存器号 (数在M中)
● 存储器间址
便于控制 合理利用存储空间
2. 操作码结构 （1） 定长操作码 各指令θ的位置、位数固定相同。 （2）扩展操作码 各指令θ的位置、位数不固定，根据需要 变化。 关键在设置扩展标志。
例. 指令字长16位，可含有3、2、1或0 个地址，每个地址占4位。
操作码
地址码
... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ...
R提供修改量(可变)；适 4K
于处理一维数组。
基址：指令提供位移量(不变)， R提供基准量(可变)；用 于扩大有限字长指令的访 存空间。
... …...
M
学生姓名
性别 年龄
D=2
... …...
学生姓名
性别 年龄
D=2
● 基址加变址
指令给出两个寄存器号和一个地址量，寄存 器内容与地址量之和为有效地址。
1
0
实现并行 操作
1
例2 用脉冲信号表示数字代码
10 1
有脉冲 无脉冲 有脉冲
实现串行 操作
1.1.3 存储程序工作方式 1.事先编制程序 2.事先存储程序 3.自动、连续地执行程序
传统诺依曼机串行执行指令。 对传统诺依曼机的改造：增加并 行处理功能。
罗克露计算机组成原理课件-4存储器-3磁表面M(06级
圆柱面：各记录面上相同序号的磁道构成一圆柱 面。（柱面数=道数/面）
数据块 扇区（定长记录格式） 记录块（不定长记录格式），无扇区4 划分。
1.什么是传统机械按键设计？
传统的机械按键设计是需要手动按压按键触动PCBA上的 开关按键来实现功能的一种设计方式。
传统机械按键结构层图：
按
PCBA
键
开关 键
第三节 磁表面存储器
4.3.1 存储原理与技术指标
1.读写原理
存储介质：磁层
读/写部件：磁头
（1）写入 在磁头线圈中加入磁化电流（写电流），并
使磁层移动，在磁层上形成连续的小段磁化
区域（位单元）。演示
（2）读出
磁通变化的区域
磁头线圈中不加电流，磁层移动。当位单元的
转变区经过磁头下方时，在线圈两端产生感应
电势。
读出信号 1
2.技术指标 道密度：单位长度内的磁道数。 （1）记录密度 位密度：磁道上单位长度内的
二进制代码数。
非格式化容量：总位数
（2）存储容量
用位密度计算。
格式化容量：有效位数
用扇区內的数据块
（3）速度指标
长度计算。
带：平均等待时间 平均存取时间 盘：平均定位、平均旋转时间
衡量查找速度 ms
扇区：磁道上长度相同的区段。 存放数据块。
各道容量相同,各道位密度不同,内圈位密度最高。 3
非格式化容量
=内圈位密度×内圈周长×道数/面×面数 格式化容量
=字节数/扇区×扇区数/道×道数/面×面数 2）寻址信息
驱动器号、磁头号、磁道号、扇区号、扇区数
（2）硬盘信息分布与寻址信息 1）信息分布 盘组：多个盘片，双面记录。
选择磁盘组 扇区数 选择磁道 选择起始扇区
数据块 扇区（定长记录格式） 记录块（不定长记录格式），无扇区4 划分。
1.什么是传统机械按键设计？
传统的机械按键设计是需要手动按压按键触动PCBA上的 开关按键来实现功能的一种设计方式。
传统机械按键结构层图：
按
PCBA
键
开关 键
第三节 磁表面存储器
4.3.1 存储原理与技术指标
1.读写原理
存储介质：磁层
读/写部件：磁头
（1）写入 在磁头线圈中加入磁化电流（写电流），并
使磁层移动，在磁层上形成连续的小段磁化
区域（位单元）。演示
（2）读出
磁通变化的区域
磁头线圈中不加电流，磁层移动。当位单元的
转变区经过磁头下方时，在线圈两端产生感应
电势。
读出信号 1
2.技术指标 道密度：单位长度内的磁道数。 （1）记录密度 位密度：磁道上单位长度内的
二进制代码数。
非格式化容量：总位数
（2）存储容量
用位密度计算。
格式化容量：有效位数
用扇区內的数据块
（3）速度指标
长度计算。
带：平均等待时间 平均存取时间 盘：平均定位、平均旋转时间
衡量查找速度 ms
扇区：磁道上长度相同的区段。 存放数据块。
各道容量相同,各道位密度不同,内圈位密度最高。 3
非格式化容量
=内圈位密度×内圈周长×道数/面×面数 格式化容量
=字节数/扇区×扇区数/道×道数/面×面数 2）寻址信息
驱动器号、磁头号、磁道号、扇区号、扇区数
（2）硬盘信息分布与寻址信息 1）信息分布 盘组：多个盘片，双面记录。
选择磁盘组 扇区数 选择磁道 选择起始扇区
计算机组成原理-计算机系统中的并行处理-电子工业出版社--罗克露
3Δt 3 3 4 5 15Δt 时间 4 4
解决办法1： 瓶颈细分
入 1 Δt 21 Δt 22 Δt 23 Δt 3 Δt 4 Δt 出
瓶 颈 子 过 程 细 分
空间
4 3 23 2 22 21 1
1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 10Δt 时间
非线性流水线结构图
四、线性流水线的性能分析
1、吞吐率（TP）
空间 S 1 1 1 1 2
K
2 3 4 5
3 4 5 6
4 5 6
5 6
6 n n n
n
2 3 4
2 3
t
(n-1)
t
时间 t
TK
不等时间段的吞吐率
入 1 Δt 2 3Δt 3 Δt 4 Δt 出
空间
4 3 2 1
3Δt 1 1 1 1 Δt 2 2 3 2 3 4 2
“分析” 与“执行” 时间不等的重叠执行方式：
K：
分析
执行 执行 分析 执行 分析 执行
K+1： 分析 K+2：
采用先行控制的方式：
K：
分析
执行 执行 执行
执行 K+1： 分析 K+2：分析 分析
采用先行控制方式的处理器结构
指令分析器 先行操作栈 先行读数栈 运算控制器 后行写数栈 运算器 通 用 寄 存 器
解决办法2： 瓶颈并联
入
2 3Δt
1 Δt
2 3Δt 2 3Δt
3 Δt
4 Δt
出
空间
4
1 1 3 2 1 1 Δt 2 3 4 5 4 6 2
罗克露计算机组成原理课件6IO设备06级
第一页，编辑于星期三：四点 四十三分。
二页，编辑于星期三：四点 四十三分。
第三页，编辑于星期三：四点 四十三分。
第四页，编辑于星期三：四点 四十三分。
第五页，编辑于星期三：四点 四十三分。
第六页，编辑于星期三：四点 四十三分。
第七页，编辑于星期三：四点 四十三分。
第八页，编辑于星期三：四点 四十三分。
第九页，编辑于星期三：四点 四十三分。
第十页，编辑于星期三：四点 四十三分。
第十一页，编辑于星期三：四点 四十三分。
第十二页，编辑于星期三：四点 四十三分。
第十三页，编辑于星期三：四点 四十三分。
第十四页，编辑于星期三：四点 四十三分。
第十五页，编辑于星期三：四点 四十三分。
二页，编辑于星期三：四点 四十三分。
第三页，编辑于星期三：四点 四十三分。
第四页，编辑于星期三：四点 四十三分。
第五页，编辑于星期三：四点 四十三分。
第六页，编辑于星期三：四点 四十三分。
第七页，编辑于星期三：四点 四十三分。
第八页，编辑于星期三：四点 四十三分。
第九页，编辑于星期三：四点 四十三分。
第十页，编辑于星期三：四点 四十三分。
第十一页，编辑于星期三：四点 四十三分。
第十二页，编辑于星期三：四点 四十三分。
第十三页，编辑于星期三：四点 四十三分。
第十四页，编辑于星期三：四点 四十三分。
第十五页，编辑于星期三：四点 四十三分。
计算机组成原理 存储系统 电子工业出版社 罗克露
2、速度匹配
由于CPU内部操作的速度快，而存储器的读写速度相对要慢 ， 必须解决它们的速度匹配问题。有两种基本的方式：
动态RAM (DRAM)
（3）磁表面存储器 磁盘、磁带、磁鼓、磁卡等
（4） 光盘存储器
2、按存取方式分 （1） 随机存取存储器 （RAM） （2） 只读存储器 （ROM） （3）顺序存取存储器 （SAM） （4）直接存取存储器 （DAM）
4.2 半导体存储单元与存储芯片
一、六管静态 MOS 存储元与芯片
（不能将各芯片的数据线串在一起连接） ----称之为 “位的并联”，而各芯片的片选线应连在一起，合用一 个片选信号。
见下面的例子： 用4片1K*4的2114芯片组成一个 1K*16 的存储器。
CS A9 A0
2114 4
10 （1K*4）
D15 4 4
4
D0
4
WE
2114 4
10 （1K*4）
2114 4
行选线（字线Z） （Ｘ地址）
.
Vcc
T3
T4
1、电路图如右： 双稳触发器原理 。 *状态“ 0”：
T1 导通、 T2截 止 （A=0，B=1）
*状态“ 1”：
T2 导通、 T1截 止 （A=1，B=0）
T5 A
T1
W
B T6
T2
数据线（位线）
W
T7
T8
列选线(Ｙ地址)
I/O
I/O
六管静态 MOS 存储元电路图
2、 DRAM 芯片举例 （1） 2164芯片的内部结构图
128个读出放大器
128个读出放大器
A7
1/2
A6 A5 A4 A3
地 址 译 码
由于CPU内部操作的速度快，而存储器的读写速度相对要慢 ， 必须解决它们的速度匹配问题。有两种基本的方式：
动态RAM (DRAM)
（3）磁表面存储器 磁盘、磁带、磁鼓、磁卡等
（4） 光盘存储器
2、按存取方式分 （1） 随机存取存储器 （RAM） （2） 只读存储器 （ROM） （3）顺序存取存储器 （SAM） （4）直接存取存储器 （DAM）
4.2 半导体存储单元与存储芯片
一、六管静态 MOS 存储元与芯片
（不能将各芯片的数据线串在一起连接） ----称之为 “位的并联”，而各芯片的片选线应连在一起，合用一 个片选信号。
见下面的例子： 用4片1K*4的2114芯片组成一个 1K*16 的存储器。
CS A9 A0
2114 4
10 （1K*4）
D15 4 4
4
D0
4
WE
2114 4
10 （1K*4）
2114 4
行选线（字线Z） （Ｘ地址）
.
Vcc
T3
T4
1、电路图如右： 双稳触发器原理 。 *状态“ 0”：
T1 导通、 T2截 止 （A=0，B=1）
*状态“ 1”：
T2 导通、 T1截 止 （A=1，B=0）
T5 A
T1
W
B T6
T2
数据线（位线）
W
T7
T8
列选线(Ｙ地址)
I/O
I/O
六管静态 MOS 存储元电路图
2、 DRAM 芯片举例 （1） 2164芯片的内部结构图
128个读出放大器
128个读出放大器
A7
1/2
A6 A5 A4 A3
地 址 译 码
罗克露计算机组成原理课件-4存储器-1概论06级
第四章 存储子系统
本章需解决的主要问题： （1）存储器如何存储信息？ （2）在实际应用中如何用存储芯片组成具
有一定容量的存储器？
第一节 概述
存储器的分类情况
1.按存储器在系统中的作用分类
（1）主存（内存）
速度快
主要存放CPU当前使用的程序和数据。容量有限
（2）辅存（外存） 速度较慢
存放大量的后备程序和数据。 容量大
三步操作
定位（寻道）操作 等待（旋转）操作 读/写操作
平均定位（平均寻道）时间 （ms）
速度指标 平均等待（平均旋转）时间 （ms）
数据传输率
（位/秒）
（3）高速缓存
存放CPU在当前一小段时间内多次使用的程序
和数据。 速度很快
容量小
CPU
ห้องสมุดไป่ตู้
Cache
主存
外存
（2）磁表面存储器 利用磁层上不同方向的磁化区域表示信息。 容量大， 非破坏性读出， 长期保存信息， 速度慢。 作外存。
（3）光盘存储器 利用光斑的有无表示信息。 容量很大，非破坏性读出，长期保存信息， 速度慢。 作外存。
3.按存取方式分类
（1）随机存取存储器
随机存取： 可按地址访问存储器中的任一单元， 访问时间与单元地址无关。
RAM：可读可写 固存：用户不能编程 PROM：用户可一次编程
EPROM：用户可多次编程
ROM：只读不写
（紫外线擦除）
EEPROM：用户可多次编程
（电擦除） Flash Memory
速度指标：存取周期或读/写周期 （ns）
作主存、高速缓存。
（2）顺序存取存储器（SAM）
访问时读/写部件按顺序查找目标地址，访问 时间与数据位置有关。
本章需解决的主要问题： （1）存储器如何存储信息？ （2）在实际应用中如何用存储芯片组成具
有一定容量的存储器？
第一节 概述
存储器的分类情况
1.按存储器在系统中的作用分类
（1）主存（内存）
速度快
主要存放CPU当前使用的程序和数据。容量有限
（2）辅存（外存） 速度较慢
存放大量的后备程序和数据。 容量大
三步操作
定位（寻道）操作 等待（旋转）操作 读/写操作
平均定位（平均寻道）时间 （ms）
速度指标 平均等待（平均旋转）时间 （ms）
数据传输率
（位/秒）
（3）高速缓存
存放CPU在当前一小段时间内多次使用的程序
和数据。 速度很快
容量小
CPU
ห้องสมุดไป่ตู้
Cache
主存
外存
（2）磁表面存储器 利用磁层上不同方向的磁化区域表示信息。 容量大， 非破坏性读出， 长期保存信息， 速度慢。 作外存。
（3）光盘存储器 利用光斑的有无表示信息。 容量很大，非破坏性读出，长期保存信息， 速度慢。 作外存。
3.按存取方式分类
（1）随机存取存储器
随机存取： 可按地址访问存储器中的任一单元， 访问时间与单元地址无关。
RAM：可读可写 固存：用户不能编程 PROM：用户可一次编程
EPROM：用户可多次编程
ROM：只读不写
（紫外线擦除）
EEPROM：用户可多次编程
（电擦除） Flash Memory
速度指标：存取周期或读/写周期 （ns）
作主存、高速缓存。
（2）顺序存取存储器（SAM）
访问时读/写部件按顺序查找目标地址，访问 时间与数据位置有关。
计算机组成原理第七讲(除法-原码恢复余数法)(科大罗克露)
计算机组成原理第七讲(除法-原码恢复余数法)(科大罗克露)定点除法运算:若干余数与除数加减,移位。
例:0.10110 ÷0.11111--------->商为:0.10110 余数为: 0.10110 x 2-5实现除法关键:比较余数,除数绝对值大小,以决定上商。
恢复余数。
1.原码恢复余数法算法:比较两数大小可用减法试探。
2 X 余数-除数=新余数(为正,够减,商为1;为负,不够减,商为0,恢复原余数) 实例:X= -0.10110 Y=0.11111 求X/Y,给出商数Q和余数R。
设置寄存器:A:被除数,余数B:除数C:商初值:A=|X|=00.10110;B=|Y|=00.11111;-B=11.00001; C=|Q|=0.00000分步运算过程:步骤判断条件操作A=00.10110(看作余数r0)C=0.00000(Cn=0最末位)符号位SA <----- 01.01100A= 乘2r0(左移一位)A=01.011001 -B + 11.000010 r1 = 00.01101 (符号位为0,表示够减,商为1)C=0.00001--->Q12<------ 00.11010 A=乘2r1(左移一位) A=00.11010-B +11.000011 r2' = 11.11011 (符号位1,表示不够减,商为0)C=0.00010--->Q23. +B + 00.11111 (不够减,恢复余数)恢复余数r2 = 00.110104 <--------- 01.10100 A=乘2r2 (左移一位) A=00.11010-B +11.000010 r3 = 00.10101(符号位为0,表示够减,商为1) C=0.00101--->Q3 5. <----- 01.01010 A=乘2r3 (左移一位) A=01.01010-B + 11.000010 r4 = 00.01011 (符号位为0,表示够减,商为1) C=0.01011--->Q4 6 <----- 00.10110 A=乘2r4 (左移一位) A=00.10110-B + 11.000011 r5 = 11.10111 (符号位为1,表示不够减,商为0) C=0.10110--->Q5 7 +B00.11111恢复余数r6 = 00.10110Q=-0.10110R= 0.10110 x 2-5;(余数同被除数符号)X/Y = -0.10110 + 0.10110 x 2-5/0.11111结果X/Y就等于商Q加上余数R再除以除数Y;运算规则说明:1.A,B双符号位,X,Y绝对值,|X|小于|Y|。
计算机组成原理第八讲（除法-补码不恢复余数法）（科大罗克露）
计算机组成原理第八讲（除法-补码不恢复余数法）（科大罗克露）3.补码不恢复余数法（加减交替法）问题：如何判断是否够减法？如何上商？如何确定商的符号？1.判断够减：(1)同号相除。
用绝对值相减（用1表示够减，用0表示不够减）够减：余数r与被除数X,除数Y同号。
不够减：余数r与被除数X,除数Y异号。
(2)异号相除。
用绝对值相减（用1表示够减，用0表示不够减）够减：余数 r与被除数X同号，与除数Y异号。
不够减：余数r与被除数X异号,与除数Y同号2.判断规则：X补/Y补-------->1.同号：作X补 - Y补----->够减：余补r与除数补Y同号。
不够减：余补r与除数补Y异号。
X补/Y补-------->2.异号：作X补 + Y补----->够减：余补r与除数补Y异号。
不够减：余补r与除数补Y同号。
3.求商值：X补/Y补-------->1.同号：商为正；---->够减商为1 （余数r与除数R同号）不够减商为0（余数r与除数R异号）X补/Y补-------->2.异号：商为负；----->够减商为0 （余数r与除数R异号）不够减商为1（余数r与除数R同号）上商规则：商Qi= !(Sr ^ Sy) 余数与除数同号商为1，异号商为0。
4.算法表达式：（r i + 1）补=2r i补 + （1-2Q i补）Y补r i补与Y补同号，则Q i补为1，第i + 1步作2r i补 - Y补；r i补与Y补异号，则Q i补为0，第i + 1步作2r i补 +Y补；5.求商符：令X补 = r0补 r0补与 Y补 ------->同号商符号Q0补 = 1 与实际商符相反。
异号商符号Q0补 = 06.商的校正：n-1X补/Y补 = （-1 + 2-n+ ∑ 2-i Q i补） + 2-n r补/Y补 //加号前面是商，后面是余数。
i=0(1)作补码运算求n-1位商时（是假商）(2)第n位商（末位商）恒置1.(3)商符号变反。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
选择器 选择器
通用寄存器组
（2）控制器 ） 1）功能：产生控制命令(微命令 ， ）功能：产生控制命令 微命令)， 微命令 控制全机操作。 控制全机操作。 2）组成： ）组成： 微命令序列 微命令发生器
指 令 信 息 状 态 信 息 时 序 信 号
微命令产生方式（指令执行控制方式）： 微命令产生方式（指令执行控制方式）： 组合逻辑控制方式： 组合逻辑控制方式：由组合逻辑电 路产生微命令 微程序控制方式： 微程序控制方式： 由微指令产生 微命令
（2）单总线结构 ）
系 统 总 线
CPU M 接口 I/O 接口 I/O
（3）以M为中心的双总线结构 ） 为中心的双总线结构
系 统 总 线
CPU M 总线 M 接口 I/O 接口 I/O
（4）多级总线结构 ）
RAM CPU
总线控制逻辑
ROM
公共接口
局部总线
系统总线
M扩展板 I/O接口板 I/O接口板
第一章 概论
主要内容： 主要内容：
计算机的基本概念 系统硬件组成（主要部件、系统结构） 系统硬件组成（主要部件、系统结构） 计算机的性能指标
第一节 计算机的基本概念 1.1.1 冯 · 诺依曼思想
1. 用二进制代码表示程序和数据； 用二进制代码表示程序和数据； 2. 计算机采用存储程序的工作方式； 计算机采用存储程序的工作方式； 3. 计算机硬件由存储器、运算器、控制 计算机硬件由存储器、运算器、 器、输入设备和输出设备组成。 输入设备和输出设备组成。
4. 数据传输率 总线位数× 总线位数×总线时钟频率 总线带宽 = 8
（B/S） ）
5. 处理功能 （1）指令系统功能（寻址方式、指令 ）指令系统功能（寻址方式、 类型） 类型） （2）系统软件配置 ）
2. 存储器 1）功能: 存储信息。 ）功能 存储信息。 2）组成（主存储器）： ）组成（主存储器）：
地 址 寄 存 器
………… …………
译 码 器
读
数 据 寄 存 器
存储体
写 线 路
地 址 寄 存 器
………… …………
译 码 器
读
数 据 寄 存 器
存储体
写 线 路
存储体: 存放信息的实体。 存储体 存放信息的实体。 寻址系统：对地址码译码， 寻址系统：对地址码译码， 选择存储单元。 选择存储单元。
通用寄存器组
移位器
ALU
通用寄存器组：提供操作数， 通用寄存器组：提供操作数， 选择器 选择器 存放运算结果。 存放运算结果。
通用寄存器组பைடு நூலகம்
移位器
ALU
选择器 选择器
选择器：选择操作数； 选择器：选择操作数；选择控 通用寄存器组 制条件，实现各种算法。 制条件，实现各种算法。
移位器
移位器： ALU 移位器：直接或者移位 送出运算结果。 送出运算结果。
总 线
部 件 部 件 部 件
总 线
功能 内总线 局部总线 系统总线 外总线
信息 地址总线 数据总线 控制总线
格式 并行总线 串行总线
时序 同步总线 方向 单向总线 异步总线 双向总线
（1）以CPU为中心的双总线结构 ） 为中心的双总线结构
I/O 总线 接口 I/O 接口 I/O
CPU M 总线 M
1.1.2 信息的数字化表示
1. 在计算机中用数字代码表示各种信息 二进制代码 例1 用数字代码表示数据 5 -5 表示为 0 101 表示为 1 101
例2 用数字代码表示字符 A B 表示为 1000001 表示为 1000010
用数字代码表示命令、 例3 用数字代码表示命令、状态 表示为 00 启动 停止 正在工作 工作结束 表示为 01 表示为 10 表示为 11
第二节 计算机系统的硬件组成 1.2.1 主要功能部件 1. CPU 由运算器、控制器、寄存器组成。 由运算器、控制器、寄存器组成。 （1） 运算器 ） 1）功能：加工信息。 ）功能：加工信息。 2）组成： ）组成：
移位器
ALU
选择器 选择器
通用寄存器组
移位器
ALU
ALU: 通过加法器实现运算 选择器 选择器 操作（由全加器求和、 操作（由全加器求和、由进位 链传递进位信号）。 链传递进位信号）。 通用寄存器组
第三节 计算机系统的性能指标 1. 基本字长 指操作数的基本位数。 指操作数的基本位数。 它影响计算精度、指令功能。 它影响计算精度、指令功能。 2. 存储容量 （1）主存容量 ） 指存储单元个数×位数。 指存储单元个数×位数。
决定地址位数 表明编址单位
表示为：字数×字长（按字编址） 表示为：字数×字长（按字编址）或 字节数（按字节编址） 字节数（按字节编址） （2）外存容量 ） 常表示为字节数。 常表示为字节数。 字节数 外存容量与地址码位数无关。 外存容量与地址码位数无关。 3. 运算速度 （1）定点 浮点四则运算时间 ）定点/浮点四则运算时间 （2）每秒平均执行的指令条数（MIPS） ）每秒平均执行的指令条数（ ） 时钟频率（ （3）CPU时钟频率（MHz） ） 时钟频率 ）
2. 在物理机制上用数字信号 表示数字代码 数字型电信号 用电平信号表示数字代码 例1 用电平信号表示数字代码 1 高电平 低电平 高电平
1 0 1
0 1
实现并行 操作
用脉冲信号表示数字代码 例2 用脉冲信号表示数字代码 实现串行 操作
有脉冲 无脉冲 有脉冲
1.1.3 存储程序工作方式 1.事先编制程序 事先编制程序 2.事先存储程序 事先存储程序 3.自动、连续地执行程序 自动、 自动 传统诺依曼机串行执行指令。 传统诺依曼机串行执行指令。 对传统诺依曼机的改造：增加并 对传统诺依曼机的改造：增加并 行处理功能 功能。 行处理功能。
地 址 寄 存 器
………… …………
译 码 器
读
数 据 寄 存 器
存储体
写 线 路
写线路和数据寄存器： 读/写线路和数据寄存器：完成读 写 写线路和数据寄存器 完成读/写 操作，暂存读/写数据 写数据。 操作，暂存读 写数据。 控制线路：产生读 写时序 控制读/ 写时序， 控制线路：产生读/写时序，控制读 写操作。 写操作。
2. 采用通道或 采用通道或IOP的大型系统结构 的大型系统结构 （1）带通道的系统 ）
主机 通道 I/O控制器 I/O控制器
I/O
系统总线
（2）带IOP的系统 ） 的系统
CPU
M
接口 I/O
IOP
I/O总线 总线
LM
接口 I/O
3. 模型机系统结构
系统总线
CPU M
公共接口
接口 I/O
接口 I/O
3. 输入 输出设备 输入/输出设备 1）功能：转换信息。 ）功能：转换信息。 输入： 输入：原始信息 输出： 输出：处理结果 代码） （代码） 代码， 代码，送入主机 人所能接受的形式， 人所能接受的形式， 并输出
1.2.2 硬件系统结构 1. 以总线为基础的系统结构 总线： 总线：能为多个部件分时共享的 一组信息传送线路。 一组信息传送线路。
通用寄存器组
（2）控制器 ） 1）功能：产生控制命令(微命令 ， ）功能：产生控制命令 微命令)， 微命令 控制全机操作。 控制全机操作。 2）组成： ）组成： 微命令序列 微命令发生器
指 令 信 息 状 态 信 息 时 序 信 号
微命令产生方式（指令执行控制方式）： 微命令产生方式（指令执行控制方式）： 组合逻辑控制方式： 组合逻辑控制方式：由组合逻辑电 路产生微命令 微程序控制方式： 微程序控制方式： 由微指令产生 微命令
（2）单总线结构 ）
系 统 总 线
CPU M 接口 I/O 接口 I/O
（3）以M为中心的双总线结构 ） 为中心的双总线结构
系 统 总 线
CPU M 总线 M 接口 I/O 接口 I/O
（4）多级总线结构 ）
RAM CPU
总线控制逻辑
ROM
公共接口
局部总线
系统总线
M扩展板 I/O接口板 I/O接口板
第一章 概论
主要内容： 主要内容：
计算机的基本概念 系统硬件组成（主要部件、系统结构） 系统硬件组成（主要部件、系统结构） 计算机的性能指标
第一节 计算机的基本概念 1.1.1 冯 · 诺依曼思想
1. 用二进制代码表示程序和数据； 用二进制代码表示程序和数据； 2. 计算机采用存储程序的工作方式； 计算机采用存储程序的工作方式； 3. 计算机硬件由存储器、运算器、控制 计算机硬件由存储器、运算器、 器、输入设备和输出设备组成。 输入设备和输出设备组成。
4. 数据传输率 总线位数× 总线位数×总线时钟频率 总线带宽 = 8
（B/S） ）
5. 处理功能 （1）指令系统功能（寻址方式、指令 ）指令系统功能（寻址方式、 类型） 类型） （2）系统软件配置 ）
2. 存储器 1）功能: 存储信息。 ）功能 存储信息。 2）组成（主存储器）： ）组成（主存储器）：
地 址 寄 存 器
………… …………
译 码 器
读
数 据 寄 存 器
存储体
写 线 路
地 址 寄 存 器
………… …………
译 码 器
读
数 据 寄 存 器
存储体
写 线 路
存储体: 存放信息的实体。 存储体 存放信息的实体。 寻址系统：对地址码译码， 寻址系统：对地址码译码， 选择存储单元。 选择存储单元。
通用寄存器组
移位器
ALU
通用寄存器组：提供操作数， 通用寄存器组：提供操作数， 选择器 选择器 存放运算结果。 存放运算结果。
通用寄存器组பைடு நூலகம்
移位器
ALU
选择器 选择器
选择器：选择操作数； 选择器：选择操作数；选择控 通用寄存器组 制条件，实现各种算法。 制条件，实现各种算法。
移位器
移位器： ALU 移位器：直接或者移位 送出运算结果。 送出运算结果。
总 线
部 件 部 件 部 件
总 线
功能 内总线 局部总线 系统总线 外总线
信息 地址总线 数据总线 控制总线
格式 并行总线 串行总线
时序 同步总线 方向 单向总线 异步总线 双向总线
（1）以CPU为中心的双总线结构 ） 为中心的双总线结构
I/O 总线 接口 I/O 接口 I/O
CPU M 总线 M
1.1.2 信息的数字化表示
1. 在计算机中用数字代码表示各种信息 二进制代码 例1 用数字代码表示数据 5 -5 表示为 0 101 表示为 1 101
例2 用数字代码表示字符 A B 表示为 1000001 表示为 1000010
用数字代码表示命令、 例3 用数字代码表示命令、状态 表示为 00 启动 停止 正在工作 工作结束 表示为 01 表示为 10 表示为 11
第二节 计算机系统的硬件组成 1.2.1 主要功能部件 1. CPU 由运算器、控制器、寄存器组成。 由运算器、控制器、寄存器组成。 （1） 运算器 ） 1）功能：加工信息。 ）功能：加工信息。 2）组成： ）组成：
移位器
ALU
选择器 选择器
通用寄存器组
移位器
ALU
ALU: 通过加法器实现运算 选择器 选择器 操作（由全加器求和、 操作（由全加器求和、由进位 链传递进位信号）。 链传递进位信号）。 通用寄存器组
第三节 计算机系统的性能指标 1. 基本字长 指操作数的基本位数。 指操作数的基本位数。 它影响计算精度、指令功能。 它影响计算精度、指令功能。 2. 存储容量 （1）主存容量 ） 指存储单元个数×位数。 指存储单元个数×位数。
决定地址位数 表明编址单位
表示为：字数×字长（按字编址） 表示为：字数×字长（按字编址）或 字节数（按字节编址） 字节数（按字节编址） （2）外存容量 ） 常表示为字节数。 常表示为字节数。 字节数 外存容量与地址码位数无关。 外存容量与地址码位数无关。 3. 运算速度 （1）定点 浮点四则运算时间 ）定点/浮点四则运算时间 （2）每秒平均执行的指令条数（MIPS） ）每秒平均执行的指令条数（ ） 时钟频率（ （3）CPU时钟频率（MHz） ） 时钟频率 ）
2. 在物理机制上用数字信号 表示数字代码 数字型电信号 用电平信号表示数字代码 例1 用电平信号表示数字代码 1 高电平 低电平 高电平
1 0 1
0 1
实现并行 操作
用脉冲信号表示数字代码 例2 用脉冲信号表示数字代码 实现串行 操作
有脉冲 无脉冲 有脉冲
1.1.3 存储程序工作方式 1.事先编制程序 事先编制程序 2.事先存储程序 事先存储程序 3.自动、连续地执行程序 自动、 自动 传统诺依曼机串行执行指令。 传统诺依曼机串行执行指令。 对传统诺依曼机的改造：增加并 对传统诺依曼机的改造：增加并 行处理功能 功能。 行处理功能。
地 址 寄 存 器
………… …………
译 码 器
读
数 据 寄 存 器
存储体
写 线 路
写线路和数据寄存器： 读/写线路和数据寄存器：完成读 写 写线路和数据寄存器 完成读/写 操作，暂存读/写数据 写数据。 操作，暂存读 写数据。 控制线路：产生读 写时序 控制读/ 写时序， 控制线路：产生读/写时序，控制读 写操作。 写操作。
2. 采用通道或 采用通道或IOP的大型系统结构 的大型系统结构 （1）带通道的系统 ）
主机 通道 I/O控制器 I/O控制器
I/O
系统总线
（2）带IOP的系统 ） 的系统
CPU
M
接口 I/O
IOP
I/O总线 总线
LM
接口 I/O
3. 模型机系统结构
系统总线
CPU M
公共接口
接口 I/O
接口 I/O
3. 输入 输出设备 输入/输出设备 1）功能：转换信息。 ）功能：转换信息。 输入： 输入：原始信息 输出： 输出：处理结果 代码） （代码） 代码， 代码，送入主机 人所能接受的形式， 人所能接受的形式， 并输出
1.2.2 硬件系统结构 1. 以总线为基础的系统结构 总线： 总线：能为多个部件分时共享的 一组信息传送线路。 一组信息传送线路。