第3章习题与参考答案13-19

第3章习题与参考答案

【题3-1】 试画出74HC 与74LS 系列逻辑门电路的输出逻辑电平与输入逻辑电平示意图。

解：74HC 系列（5V ）： 74LS 系列：

0.5V

1.5V 3.5V

2.5 V 4.44 V

0V

V OL V IL

V IH

V t

V OH

GND

5V V CC 5V CMOS

.

.

0.5V

V OL 0.8V V IL 2.0V

V IH

1.1 V

V t 2.7V V OH 0V

GND

5V V CC

5V LS

.

【题3-2】 某逻辑门的输入低电平信号范围为-3～-12 V ，输入高电平范围为3～12 V 。若该逻辑门的输入电压值为-5 V 、-8 V 、+5 V 、+8 V ，对于正逻辑约定，这些电压值各代表什么逻辑值？若是采用负逻辑约定，这些电压值各代表什么逻辑值？ 解：－5V 、－8V 代表逻辑0； +5V 、+8V 代表逻辑1

若是负逻辑：－5V 、－8V 代表逻辑1； +5V 、+8V 代表逻辑0

【题3-

3】 CMOS 非门电路采用什么类型的MOS 管？ 解：采用一个PMOS 管和一个NMOS 管。

【题3-4】 试确定图题3-4所示的MOS 管中，哪些是导通的？哪些是截止的？

图题3-4

解：（a ）通；（b ）通；（c ）通；（d ）通

【题3-5】 试分析图题3-5所示MOS 电路的逻辑功能，写出Y 端的逻辑函数式，并画出逻辑图。

(a) (b)

图题3-5

解：(a)D C B D C A D C B A D C B A D C B A Y +=++=

(b) D C B A ABCD CD B A BCD A Y ++=++=

【题3-6】请查阅74HC04手册，确定该器件在4.5 V电源时的高电平与低电平噪声容限。

解：查手册74HC04，V CC=4.5V时：

V IHmin=3.15V，V ILmax=1.35V

20μA负载电流时：V OHmin=4.4V，V OLmax=0.1V

V NL= V ILmax－V OLmax=1.35V－0.1V=1.25V

V NH= V OHmin－V IHmin==4.4V－3.15V=1.25V

4mA负载电流时：V OHmin=4.18V，V OLmax=0.26V

V NL= V ILmax－V OLmax=1.35V－0.26V=1.09V

V NH= V OHmin－V IHmin==4.18V－3.15V=1.03V

【题3-7】某门电路的输出电流值为负数，请确定该电流是拉电流还是灌电流。

解：流出芯片的电流为负数，因此为拉电流。

【题3-8】请查阅74HC04手册，确定该器件在拉电流4 mA负载时，可否保持V OHmin> 4V （V CC=4.5V）。

解：可以保持V OH>4V，因为V OHmin=4.18V

【题3-9】请查阅74HC04手册，确定该器件在灌电流4 mA负载时，可否保持V OLmax< 0.4V （V CC=4.5V）。

解：可以保持V OL<0.4V，因为V OLmax=0.26V。

【题3-10】请查阅74HC04手册，确定该器件在驱动74HC00时的高电平与低电平扇出系数。

解：若输出高电平为V CC-0.1V时，高电平扇出系数N H=I OHmax/I IH=0.02mA/1μA=20 若扇出低电平为0.1V时，低电平扇出系数N L=I OLmax/I IL=0.02mA/1μA =20 【题3-11】查阅商业温度范围的74HC00芯片手册，回答如下问题：

（1）电源电压范围；

（2）输出高电平电压范围；

（3）输出低电平电压范围；

（4）输入高电平电压范围

（5）输入低电平电压范围；

（6）该芯片的静态电源电流；

（7）典型传播延迟时间；

（8）扇出系数。

解：（1）电源电压范围2~6V

（2）输出高电平范围：当I OH≤20μA时：（Vcc－0.1V）~Vcc

当Vcc=3V、|I OH|≤2.4mA时：2.34V~3V

当Vcc=4.5V、|I OH|≤4mA时：3.84V~4.5V

当Vcc=6V、|I OH|≤5.2mA时：5.34V~6V

（3）输出低电平范围：当I OL≤20μA时：GND+0.1V

当Vcc=3V、|I OL|≤2.4mA时：0V~0.33V

当Vcc=4.5V、|I OL|≤4mA时：0V~0.33V

当Vcc=6V、|I OL|≤5.2mA时：0V~0.33V

（4）输入高电平电压范围

当Vcc=2V时，1.5V~2V

当Vcc=3V时，2.1V~3V

当Vcc=4.5V时，3.15V~4.5V

当Vcc=6V时，4.2V~6V

（5）输入低电平电压范围；

当Vcc=2V时，0V~0.5V

当Vcc=3V时，0V~0.9V

当Vcc=4.5V时，0V~1.35V

当Vcc=6V时，0V~1.8V

（6）该芯片的静态电源电流；6V时：2μA/每封装

（7）典型传播延迟时间；

Vcc=2V时，t PHL= t PLH=75ns；

Vcc=3V时，t PHL= t PLH=30ns；

Vcc=4.5V时，t PHL= t PLH=15ns；

Vcc=2V时，t PHL= t PLH=13ns；

（8）扇出系数。

如果保证输出电流小于20μA时输出高低电平，则由于输入漏电流为±1μA，因此有扇出系数为20。

【题3-12】请叙述CMOS数字电路输入端不能悬空的原因。

解：因为CMOS电路的输入端具有非常高的输入阻抗，容易受到干扰，一旦受到干扰后，会使输出电平发生转换，产生功耗，因此输入端不能悬空，应该连接确定的逻辑电平。

【题3-13】去耦电容的安装位置与芯片电源引脚之间的距离有何关系？

解：去耦电容的作用是消除芯片动作对电源电流的影响，或是消除电源电压波动对芯片的影响，因此越接近芯片的电源引脚越好。

【题3-14】门电路有哪两个重要时间参数？各有何意义？

解：一个是输出瞬变时间，门电路的输出从一个状态向另外一个状态转换需要的过渡时间。

另外一个是传输延迟时间，是输入信号变化到输出信号变化之间需要的时间。

【题3-15】某CMOS开漏输出门驱动发光二极管，若电源电压为5V，发光二极管电流为5mA，发光管压降为1.8V，试计算上拉电阻值。

解：忽略开漏输出门的管压降，上拉电阻R≈（5-1.8）/5=0.64kΩ

【题3-16】试判断图题3-16中哪个三极管是导通或是截止的。

图题3-16

解：（a）导通；（b）截止；（c）导通；（d）截止