16位加法器设计

计算机组成原理

课程设计报告

题目 16位加法器设计B

院系信息科学技术学院

专业计算机科学与技术

班级 11计本（2）

教师

学生

学号

内容提要

本设计在其他基本加法器的基础上改进为超前进位加法器，它避免了串行进位加法器的进位延迟，提高了速度。其主要分为四章，第一章为设计概述，主要介绍设计的任务、目标，以及设计环境，第二章为总体设计方案，其主要介绍本设计中系统设计的框架。第三章为仿真测试，给出了系统在仿真环境下波形测试结果，看是否满足题目要求。第四章为设计心得总结，主要是介绍在经过本次设计后，自己的一些心得体会。最后还给出了本设计的一些参考文献。

前言

计算机组成原理是一门实践性很强的课程；其课程设计目的在于综合运用所学知识，全面掌握微型计算机及其接口的工作原理、编程和使用方法；在设计中，通过小组协作提出设计方案，进行软件设计、调试，最后获得正确的结果，可以加深和巩固对理论知识的更好掌握，进一步建立计算机应用系统体概念，初步掌握单片机软、硬件开发方法，为以后进行实际的单片机软、硬件应用开发奠定良好的基础。

本设计是利用74181、74182芯片组成了16位加法器的组间组内并行。

。

目录

1设计概述 (5)

1.1设计任务 (5)

1.2 设计要求 (5)

1.3设计环境 (5)

2总体设计方案 (6)

3仿真测试 (9)

4设计个人总结 (10)

参考文献： (10)

1设计概述

1.1设计任务

1、掌握MaxPlus2软件的使用方法。

2、熟悉74系列芯片的组成和工作过程。

3、掌握半加器，一位全加器的设计原理，掌握超前进位产生电路的设计方法。

4、正确将电路原理图下载到试验箱中。

5、正确通过实验箱连线实现一位二进制数的相加并得到正确结果。

6、完成设计实验报告。

7、完成课程设计答辩。

1.2 设计要求

1、巩固和运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。

2、学会使用MAX-PLUSⅡ软件设计电路原理图及功能模拟

3、熟悉常用的门电路

1.3设计环境

MaxPlus2

2总体设计方案

1、半加器的设计原理 半加器逻辑电路

半加器逻辑表达式 S=B A ⊕ AB C =

半加器真值表

A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1

1 1 0

2、一位全加器的设计原理 一位全加器逻辑电路

C

A B S

=1

&

74182

一位全加器逻辑表达式

进位输出()i i i i i i B A C B A C +⊕=-1

相加之和 1-⊕⊕=i i i i C B A F 一位加法器真值表

A B 1-i C F i C 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1

1

1

1

1

3、十六位并行加法器的设计思路

1. 先设计一个半加器然后两个半加器合并成一个一位的全加器，最后用16个一位的全加器组合成一个16位的全加器；

2. 先设计一个一位全加器，然后16个并联组成一个16位全加器

3. 使用4片74181和1片74182芯片采用双重分组跳跃进位组成16位并行加法器

这里我们组采用的是第三个方法来实现16位并行加法器的。

4、十六位并行加法器的设计原理

十六位并行加法器的逻辑电路

20~c c

3c

1B

1A

74181

十六位并行加法器的逻辑表达式

1111012301231232332333--+=++++=+=C B A C b b b b a b b b a b b a b a C b a C

5、ALU （74181）功能简介

74181是一种具有并行进位的多功能ALU 芯片，每片4位，构成一组，组内是并行进位。是4位的算逻单元，F 为输出的结果；S 为ALU 功能工作方式选择线：包括各种算术元算和逻辑运算等；CN 为低位进位输入，CN4为高位进位输出；GN 为进位产生函数；PN 为进位传递函数；A 、B 位两个操作数；M 位区别算术运算还是逻辑运算。

通过与74182的级联操作，可以构造更多位数的加法器。 6、ALU （74182）功能简介

74182是一个产生组与组之间并行进位信号的部件。GN0、GN1、GN2、GN3为进位生成函数输入端；PN0、PN1、PN2、PN3为进位传递函数输入端；C1为最低位进位信号输入端；CX 、CY 、CZ 为进位信号输出端；GN 、PN 为以16位为一大组的进位传递函数和进位生成函数。

3030~~b b a a

1-c

3仿真测试

波形图分析：

0-50.0ns时间段，s3-s0=0000，M=1，此时为逻辑运算求A的非，输出结果到端口F15- F0；

50.0-100.0ns时间段，s3-s0=0000，M=0，CN=1,此时为算术运算输出结果为A本身，输出到端口F15- F0。

以后个时间段同理，S3-S0用于选择工作方式，M=1时为逻辑运算，M=0且CN=1时为算术运算。

波形图分析：

74181 ALU的算术/逻辑运算功能表

工作方式及选择入S0S1S2S3 正逻辑输入或输出工作方式及选择

入S0S1S2S3

正逻辑输入或输出

逻辑运算算术运算逻辑运算算术运算

0000 A非 A 1000 A的非+B A加AB 0001 A+B的非A+B 1001 A，B异非的

非

A加B

0010 A非B A+B的非1010 B （A+B非）加

AB

0011 逻辑0 减1 1011 AB AB减1 0100 AB的非A加AB的非1100 逻辑1 A加A

0101 B非（A+B）加

AB的非

1101 A+B非（A+B）加A

0110 A，B异或A减B减1 1110 A+B （A+B非）加

A

0111 AB的非AB的非减1 1111 A A减1

根据上面功能表 0-50.0ns时间段，s3-s0=0000，M=1，此时为逻辑运算求A的非，输出结果到端口F15- F0；50.0-100.0ns时间段，s3-s0=0000，M=0，CN=1,此时为算术运算输出结果为A本身，输出到端口F15- F0。

以后个时间段同理，S3-S0用于选择工作方式，M=1时为逻辑运算，M=0且CN=1时为算术运算。

4设计个人总结

通过这次的课程设计对自己的动手能力有很大的提高，更加深入地了解了计算机组成原理这门课程，再动手设计的过程中更详细的学习了16位并行加法计算的理论，并得到了实现，通过课程设计的完成，掌握了加法器中电路的连接，加法原理，更增加了对计算机学习的兴趣，增强了自己的自信心，对以后其他课程设计打下了很好的基础。

参考文献：

1.《电子技术》清华大学出版社作者：林红周新霞主编

计算机组成原理高等教育出版社作者：唐朔飞........忽略此处.......