数字频率计电路设计与分析
东华大学数电实验-数字频率计报告
目录第一章技术指标1.1整体功能要求1.2系统结构要求1.3电气指标第二章设计原理分析2.1 测频方法分析2.2 低频信号的周期测量方法2.3 整体设计过程第三章单元电路设计3.1 测频采样定时信号及测周时基信号产生3.2计数，锁存和显示3.3控制信号产生3.4 信号选择及量切换控制3.5自校调试信号产生3.6整体电路图第四章测试与调整4.1测频采样电路的调测4.2计数，锁存和显示电路的调测4.3控制信号电路的调测4.4 信号选择及量切换电路的调测4.5测试方法步骤、记录的数据4.6整体电路图第五章设计小结参考文献第一章技术指标1.整体功能要求要求设计一个测量TTL方波信号频率或周期的数字系统。
用按键选择测量信号频率或周期。
测量值采用4个LED七段数码管显示，并以发光二极管指示测量对象：频率（周期）以及测量值的单位：Hz(s)、KHz(ms)。
频率和周期的测量范围都有4档量程。
2.系统结构要求数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期，若测量频率则进一步选择档位。
3.电气指标3.1被测信号波形：矩形波。
3.2 测量频率范围：0.1Hz~999.9KHz,分4档：第一档：100.1Hz~999.9Hz第二档：1.000kHz~9.999kHz第三档：10.00kHz~99.99kHz第四档：100.0kHz~999.9kHz3.3 测量周期范围：0.1ｕs~999.9ms第一档：1.000ms~9.999ms第二档：10.00ms~99.99ms第三档：100.0ms~999.9m第四档：1.000s~9.999s3.4 测量结果显示4位有效数字，测量精度为万分之一。
3.5 量程切换可以采用两个按键手动切换或由电路控制自动切换。
3.6 设计一个周期性方波电路输出频率/周期计调试所需的信号。
输出信号的频率范围与测量范围相同，分为四个量程。
数字频率计设计(PCB图+电路图+源程序)-课程设计
数字频率计设计(PCB图+电路图+源程序)-课程设计数字频率计设计开题报告选题意义及国内外发展状况本课题主要研究如何用单片机来设计数字频率计。
因为在电子技术中，频率的测量十分重要，这就要求频率计要不断的提高其测量的精度和速度。
在科技以日新月异的速度向前发展，经济全球一体化的社会中，简洁、高效、经济成为人们办事的一大宗旨。
在电子技术中这一点表现的尤为突出，人们在设计电路时, 都趋向于用尽可能少的硬件来实现, 并且尽力把以前由硬件实现的功能部分, 通过软件来解决。
因为软件实现比硬件实现具有易修改的优点, 如简单地修改几行源代码就比在印制电路板上改变几条连线要容易得多, 故基于微处理器的电路往往比传统的电路设计具有更大的灵活性。
单片机就属于这一类设计电路，单片机因其功能独特和廉价已在全球有数???千种成功的范例, 在国内也开发出了充电器、空调控制器、电子定时器、汽车防盗器、卫星接收机以及各种智能仪表等实用产品。
频率计也是单片机的一种很重要的应用, 价格低廉且具有实际意义。
虽然使用逻辑分析仪也可以很好的测量信号的频率等参数，但其价格太昂贵。
实现测量的数字化、自动化、智能化已成为各类仪表设计的方向，而由单片机控制的、全自动的、数字显示的频率计就符合这一设计理念。
说到用单片机设计的频率计，这里说一下单片频率计ICM7216D。
单片频率计ICM7216D是美国Intersil公司首先研制的专用测频大规模集成芯片。
它是标准的28引脚的双列直插式集成电路，采用单一的+5V稳压电源工作。
它内含高频振荡器、10进制计数器、7段译码器、位多路复用器、能够直接驱动LED显示器的8段段码驱动器、8位位码驱动器。
其基本的测频范围为DC至10MHz，若加预置的分频电路，则上限频率可达40MHz或100MHz，单片频率计ICM7216D只要加上晶振、量程选择、LED显示器等少数器件即可构成一个DC至40MHz的微型频率计，可用于频率测量、机械转速测量等方面的应用。
简易数字频率计设计报告
简易数字频率计设计报告目录一.设计任务和要求 (2)二.设计的方案的选择与论证 (2)三.电路设计计算与分析 (4)四.总结与心得..................................... 错误！未定义书签。
2五.附录........................................... 错误！未定义书签。
3六.参考文献....................................... 错误！未定义书签。
8一、 设计任务与要求1.1位数：计4位十进制数。
1.2.量程第一档 最小量程档，最大读数是9.999KHZ ，闸门信号的采样时间为1S. 第二档 最大读数是99.99KHZ ，闸门信号采样时间为0.1S.第三档 最大读数是999.9KHZ ，闸门信号采样时间为10mS.第四档 最大读数是9999KHZ ，闸门信号采样时间为1mS.1.3 显示方式（1）用七段LED 数码管显示读数，做到能显示稳定，不跳变。
（2）小数点的位置随量程的变更而自动移动（3）为了便于读数，要求数据显示时间在0.5-5s 内连续可调1.4具有自检功能。
1.5被测信号为方=方波信号二、设计方案的选择与论证2.1 算法设计频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图 2-1所示的算法。
图2-2是根据算法构建的方框图。
被测信号图2-2 频率测量算法对应的方框图 输入电路 闸门 计数电路 显示电路闸门产生整体方框图及原理频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。
被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。
基于multisim数字频率计设计
基于multisim数字频率计设计
在Multisim中设计数字频率计（Digital Frequency Counter），可以使用计数器和时钟信号来实现频率测量。
下面是一种基本的设计方法：
打开Multisim软件并创建一个新的电路设计。
从元件库中选择一个计数器元件（如74LS90或74HC161），将其放置在工作区中。
从元件库中选择一个时钟源元件（如信号发生器），将其放置在工作区中。
连接时钟源元件的输出端口到计数器元件的时钟输入端口。
根据计数器元件的位数，选择需要读取的输出位（如4位或8位），并连接到合适的显示元件（如7段数码管或LED灯）。
连接电源和接地。
配置时钟源元件的频率，以模拟待测信号的频率。
运行电路模拟，并观察数码管或LED灯上显示的计数值。
根据计数值和计数时间，可以通过简单的计算得到频率值。
这是一个简单的数字频率计的设计示例。
具体的设计过程和连接方式可能因使用的元件型号和Multisim版本而有所不同。
根据具体需求，您可以进行进一步的调整和改进，例如添加显示切换按钮、改
善精度和稳定性等。
请注意，这只是一个基本的设计示例，实际设计中可能需要考虑更多因素，如输入信号的幅值范围、滤波和抗干扰能力等。
根据具体需求，可能需要使用更复杂的电路和元件。
建议在设计和实施之前进行充分的研究和验证。
数字频率计的设计实验报告
数字频率计的设计实验报告实验名称：数字频率计的设计实验日期：2021年7月1日实验目的：设计并实现一个基于计数器的数字频率计，使用计数器测量输入信号的频率，并将结果显示在数码管上。
实验器材：FPGA开发板、数字频率计模块、计数器模块、数码管模块。
实验原理：1. 计数器模块设计一个计数器模块，用于计数示波器输入脉冲信号的时间。
计数器的计数时间可以根据需要进行调整。
2. 数字频率计模块设计一个数字频率计模块，用于将计数器的计数时间转换为输入信号的频率。
通过计算计数器的计数值来计算频率，并将结果显示在数码管上。
3. 数码管模块设计一个数码管模块，用于将数字频率计模块计算出的频率值转换为可以在数码管上显示的数码。
实验步骤：1. 搭建实验电路将FPGA开发板连接到计数器模块、数字频率计模块和数码管模块。
2. 编写Verilog代码根据上述原理，编写计数器模块、数字频率计模块和数码管模块的Verilog代码。
3. 编译代码并下载到FPGA开发板使用Xilinx Vivado软件将Verilog代码编译成比特流文件，并将比特流文件下载到FPGA开发板中。
4. 测试实验将示波器的输出信号连接到数字频率计的输入端，并将数字频率计连接到数码管。
通过计算数字频率计的输出，验证数字频率计的测量准确性。
实验结果：经过测试，数字频率计的测量准确度在实验误差范围内。
输入不同频率的信号时，数码管能够正确显示频率值。
实验总结：通过本次实验，成功设计并实现了一个基于计数器的数字频率计。
该实验不仅巩固了计数器、数码管等模块的设计知识，也提高了学生的Verilog编程能力。
在实验中，学生还学习了如何使用FPGA开发板进行数字电路实验，以及测试和验证数字电路的方法和技巧。
数字频率计设计报告
（1）四个段寄存器：代码段寄存器、数据段寄存器、附加段寄存器、堆栈段寄存器；
（2）指令指针寄存器；
数字频率计设计报告
一、设计要求
近年来，在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。
本设计实现一个由微机控制的数字频率计。具体要求如下：
1.能测量1Hz—10MHz频率范围的矩形和正弦波的频率或周期。
2.在全频率范围内测量误差≤0.1%。
3.以十进制数字显示出被测信号的频率或周期。
二、设计目的
1.进一步掌握8253、8255A的原理及应用方法。
2.熟悉数字频率计的测量原理与实现方法。
3.掌握微机化数字频率计的设计电路。
三、设计的具体实现
3.1系统概述
1.数字频率计的基本原理
频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。
图1中S1为一个三刀双掷开关，置于0时为高频挡，按频率测量法测量高频信号；置于1时为低频挡，按周期测量法测量低频信号。S2和S3分别为高频和低频分档开关。S2置于0和1时，分别对应于500KHz—5MHz频段和5MHz—10MHz频段；S3置于0和1时，分别对应于1Hz—100KHz频段和100KHz—500KHz频段。
（2）写入计数值。
若规定只写低8位，则写入的为计数值的低8位，高8位自动置0；若规定只写高8位，则写入的为计数值的高8位，低8位自动置0；若是16位计数值，则分两次写入，先写入低8位，再写入高8位。
数字频率计电路设计
数字频率计电路设计摘要:在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。
在计算机及各种数字仪表中，都得到了广泛的应用。
在CMOS电路系列产品中，数字频率计是用量最大、品种多的产品，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。
本课题主要选择以集成芯片作为核心器件，设计了一个简易数字频率计，以触发器和计数器为核心，由信号输入、隔直，触发、计数、数据处理和数据显示等功能模块组成。
放大整型电路：对被测信号进行预处理；计数器译码电路：计数译码集成在一块芯片上，计算单位时间内脉冲个数，把十进制计数器计数结果译成BCD码；显示：把BCD码译码在数码管显示出来。
设计中采用了模块化设计方法，采用适当的放大和整形，提高了测量频率的范围。
关键词:集成电路；译码电路；计数电路The frequency of digital circuit designAbstract: In digital circuits, digital frequency meter belongs to and it mainly consists of sequential circuits with function of memory flip-flop constitutes. In computer and various digital instrument have been widely used. In CMOS circuit series products, digital frequency meter is the most consumable, many varieties products, is a computer, communication equipment, audio video etc scientific research production field indispensable measuring instrument, and with many electric parameter measurement system, measurement results are very close relations, and therefore, frequency measurement becomes even more important.This topic is choose with integrated chips as the core component, designs a simple digital frequency gauge to trigger and counter as the core, the signal input, lie between straight, triggering, counting, data processing and data display function module. Enlarge integer circuit: to be measured signal pretreatment; Counter decoder circuit: count decode integration on a single chip, plan time unit, the decimal counter pulse number count the results translated into BCD; Display: put BCD in digital tube displayed decoding. Design using modular design method, the adoption of appropriate amplifier and plastic and improve the measuring range of frequencies.Keywords: integrated circuits ；decode circuit ；counting circuit目录1概述 (1)1.1课题研究背景 (1)1.2课题研究意义 (1)2整体方案设计（测量频率的方案设计） (1)3主要元器件介绍 (2)3.1 CC4518 (2)3.2 CC4553 (3)3.3 CC4013 (4)3.4 CC4011 (5)3.5 CC4069 (6)3.6 CC4001 (7)3.7 CC4071 (8)4设计任务和要求 (9)5 数字频率计工作原理 (10)6 有关单元电路的设计及工作原理 (11)6.1控制电路 (11)6.2微分、整形电路 (12)6.3延时电路 (12)6.4自动清零电路 (13)7 PCB板的制作 (13)7.1 PCB板设计的设计原则 (14)7.1.1布局 (14)7.1.2布线 (14)7.1.3焊盘 (14)7.2 PCB板电路抗干扰措施 (15)7.2.1电源线设计 (15)7.2.2地线设计 (15)7.3制板 (15)7.4焊接的基本常知识 (15)7.5元器件的安装 (16)8组装和调试 (17)总结与体会 (17)参考文献 (19)谢辞 (21)附录一 (23)附录二 (23)附录三 (23)1 概述1.1 课题研究背景数字频率计是一种基础测量仪器，到目前为止已有30多年的历史，早期设计师们追求的目标主要是扩展测量范围，再加上提高测量的精度、稳定度等，这些也是人们衡量数字频率计的技术水平，决定数字频率计价格高低的主要依据[1]。
数字频率计设计实验报告
数字频率计设计实验报告1.实验目的本实验旨在通过设计数字频率计的电路，使学生掌握数字电路的设计与运用，加深对计数器、分频器等数字电路的理解，同时熟悉数字电路及测量方法。
2.实验原理数字频率计的原理基于时间测量，将待测信号的周期或频率转化为时间或计数值，再转化为显示在数码管上的频率或周期。
其电路主要由时基、型切换及显示部分组成。
时基部分是实现数字频率计最核心的部分，具有准确的定频测量功能。
根据时基频率的稳定性，数字频率计还可分为光学时基式和晶体时基式，后者是目前数字频率计设计中较为主流和有效的方案。
型切换部分是将输入信号的周期或频率转化为电平，经一个比较器进行比较，输出脉冲后送到后端的计数器。
可分为一级型切换和两级型切换，一级型切换分频系数较小，能测量的频率范围较宽，但精度相对较低；两级型切换分频系数较多，能够实现更高的精度，但测量范围相对较窄。
显示部分主要由解码器、数码管、驱动器等构成，将计数器输出的数字部分经过解码器解码，以驱动数码管显示实际测量结果。
3.实验内容3.1电路设计本实验按照晶体时基式数字频率计的设计原理，设计一个简单的频率计电路。
时基部分采用简单的晶体振荡器电路，输入3V的电源电压，晶体振荡频率为6M，采用CD4066B型CMOS开关实现时填充寄存器与计数控制部分的切换。
型切换部分采用两级型切换，以加强精度，输入信号经过第一级分频后送到S1端，S1端接CD4066B的开关控制引脚，在S1位置上的6dB衰减电阻衰减输入信号再经过第二级分频后进入计数控制部分。
显示部分采用三片74LS47数码管显示器驱动芯片将数码转移至共阴数码管，选用CD4052B组成的位选开关循环驱动数码管。
3.2电路测试将方法频率计电路搭建完成后，接通电源，输入300Hz、3kHz、30kHz和300kHz的信号，观察数码管的测量结果。
并与示波器进行对比，计算相对误差。
4.实验结果通过实验测试，本设计可以稳定地测量300Hz至300kHz范围内的信号频率，并且测量误差相对较小。
数字显示频率计的设计1
模拟电子技术电路设计仿真作业简易数字频率计1.问题的重述数字频率既是一种十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号、方波信号、尖脉冲信号以及其他各种单位时间内变化的物理量，因此，它的用途十分广泛。
2. 频率计电路分析及设计设计要求：1.测量范围：0~9999Hz2.最大读数9999Hz,闸门信号的采样时间为1s3.采用4位数码显示4.输入信号最大幅值可以扩展设计原理：所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。
若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。
数字频率计测量频率的原理框图如下图。
其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率。
时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确的等于1s。
闸门电路由标准秒信号进行控制，当秒信号到来时，闸门开通，被测脉冲信号通过闸门送到级数译码显示电路。
秒信号结束时闸门关闭，计数器停止计数。
由于计数器记得的脉冲数N是在1s时间内的累计数，所以被测信号ui的频率为NHz。
脉冲形成电路脉冲形成电路是555电路构成的施密特触发器。
为了扩展被测信号的频率范围，输入信号u i先经过限幅器，再经过施密特触发器整形，当输入信号幅值较小时，限幅器的二极管截止，不起限幅作用。
图中电阻R3和R4的作用是将被测信号进行电平移动，因为555构成的施密特触发器的上触发电平U T+=(2/3)U CC，下触发电平U T−=(1/3)U CC。
输入信号的直流电平U IO应满足下列关系：(1/3)U CC<U IO<(2/3)U CC。
输入信号的幅度U im与直流电平幅度U IO和回差∆U T有关，一般来说，∆U T越小，对输入信号的幅度U im要求越小。
若取+U CC=+5V，则回差∆U T=1.67V。
若取U IO=2.5V，则取R3=R4=10kΩ，则输入信号的幅度U im=0.83V。
数字频率计电路设计与分析
为信号输入，是与非门变成一个受控的闸 门。 受控输入端接控制定时器输出端， 当控制定时器输出“0”时，闸门关闭， 无输出。当控制定时器输出“1”，闸门 打开，波形输出与输入相位一致，能够传 递到计数器。 3）控制定时器 控制定时器单元是由集成电路4541 和R1、RP1、C1组成。该电路输出一周期 为2s（TH和TL各为1s）的方波波形，电路 主要由R1、RP1、C1选频电路决定4541的
9 内振荡频率，再经2 分频得到上述波形，
当输出Q端为“1”时闸门打开，开始计 数，OUT端有波形输出，LED显示数字快速 变化，Q端为“0”时，闸门关闭，计数停 止，LED显示数字不再变化，保持，OUT端 无输出波形。 4）置零电路 置零电路单元主要由集成电路IC2 （4528）和R2、C2等组成。该电路是利用 脉冲的上升沿进行触发的单稳态电路， R、C大小决定置零脉冲的宽度，置零脉冲 的宽度应远小于被测信号的周期，IC2④ 脚是输入端，接4541输出端，当接收到 “1”信号上升沿时，产生一个正窄脉冲 信号，计数器置零。窄脉冲过后，计数器 恢复计数状态。 5）显示电路 显示电路单元由4片4026集成电路和 4只共阴极LED数码管组成。4026集成电路 是十进制译码、直接驱动LED电路，4为十 字分别表示千位、百位、十位、个位。① 脚为输入端，上升沿有效，⑤脚为进位信 号输出端，在本电路中又为高一位计数器 提供计数脉冲。图2是数字频率计电路原 理图。 四、结论 本电路设计结构简单，功能比较齐 全，作为电子爱好者自行设计信号源时的
》 》 电工研究
数字频率计电路设计与分析
苏州大学 王伟明
【摘要】将信号的正负变化次数计数，并且计数时间控制为1S即为频率计，本设计将定时器（定时为1S），计数器、显示器等主要部件连接起来，外加对测量信号 整形电路、计数器清零电路，内部校准信号等辅助电路有机结合，组成一个实用简单、具有较高精度的数字频率计电路，为广大电子爱好者提供参考。 【关键词】数字频率计；计数器；定时器；闸门时间；显示器；校准信号；清零电路
数字频率计设计报告
数字频率计设计报告一、设计摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案和测量结果都有密切的联系，因此频率的测量就显得更为重要。
测量频率的方法有多种，其中数字频率计测量频率具有精度高，使用方便，测量迅速，是频率测量的重要手段之一。
本文阐述了基于单片机设计了一个简单的数字频率计的过程。
二、原理电路和程序设计1、原理设计频率的定义为单位时间内信号变化周期数的倒数。
如果在单位时间T内变化了N次，则此时的频率应为f=N/T。
所以只要测出了N和T，就可以在单片机内算出频率。
本次设计采用单片机作为系统控制核心，主要包括放大整形电路、分频电路、译显示电路及51单片机模块。
2、放大设计放大电路由运算放大器LM318N组成的，R1为10kΩ，R2为100kΩ的滑动变阻器，因此可以将输入波形从10mV~1V 放大到3~5V的一般电压幅度，并对此波形进行频率测量。
放大电路图如下：放大仿真图像如下图所示：实验过程中发现测量误差较大，故改用10K电阻，以降低误差。
经实验，放大倍数达到1~10倍，符合要求。
3、整形设计整形电路采用两个非门组成的斯密特触发器。
施密特触发器电路如下图所示：斯密特触发器整形电路仿真图像如下：但施密特触发器实现的整形并不明显，导致正弦波输入的测频范围仅在0~5M，进一步的电路修改仍在进行中。
4、分频设计对于本次实验来说，10M的频率，单位时间内变化的次数已经超过了单片机的最大承受次数，故要进行分频。
实验中采用了3个74LS160进行分频，使频率分别降低10~1000倍。
分频电路如下图所示：5、51单片机模块设计单片机时钟输入为11.0592MHz，P0口接10kΩ上拉电阻。
三、程序设计测频及LCD显示程序采用C语言编写，使用了单片机中的两个定时器，定时器0作为计数频率输入，定时器1作为计时窗口计时器，每个循环为250um，理论上4000个循环可以达到1s的窗口时间。
但是此时输入频率为1kHZ的输入信号会显示1092HZ，因此该系统存在误差。
数字频率计设计方案
数字频率计设计方案•数字频率计设计方案数字频率计是直接用十进制数码来显示被测信号频率的一种测量装置。
本频率计在电路设计中充分考虑了电路简洁，功能实用，制作方便，调试简单，性能良好，成本低廉。
电路工作原理频率是单位时间里脉冲的个数，数字式频率计的测量原理分直接测频率法和测周期法两类，直接测频法是测量单位时间内被测信号的周期数。
考虑使用常见元件和降低成本，本设计采用直接测频率法，电路主要由五部分组成，其方框图如图1所示。
被测信号经放大、整形后，送入计数器进行计数；秒脉冲电路产生标准秒脉冲，经闸门控制电路形成控制信号控制计数器的工作模式；计数结果由数码管直接显示出来。
电路原理图如图2所示。
由以下几部分电路组成：1．放大整形电路由Q3、Q4、VD3、VD4、IC4及外围元件组成，对输入信号进行放大、整形处理，将被测信号变换成矩形开关信号。
输入信号由“lN ”输入端输入，C3、C4、R6、R7、VD3、VD4组成输入及限幅保护电路。
Q3、Q4组成宽频带放大器，Q3为结型场效应管、用于提高输入阻抗。
4049反向器D5、D6和电阻R14、R15构成施密特触发器，将模拟信号变换成边沿陡直的方波脉冲送入计数器CP 。
C3、C4、C5、C7为耦合电容，C6、C8为旁路电容。
2．秒脉冲产生电路秒脉冲由石英钟集成电路SM5544产生。
该集成电路内包含32．768kHz 晶振、多级分频、放大驱动电路等。
由于IC1与外接的32．768KHz 实时晶振共同构成32．768KHz 振荡器，其3脚交替输出窄脉冲信号。
脉宽31．2ms ，周期2s ，两输出脉冲时差1s ，经三极管QQ1、Q1、QQ2、Q2放大后再和与非门IC2B 作与非运算，输出周期为1s 的窄脉冲。
各点波形如图3所示。
3．闸门控制电路其作用是形成计数器所需的控制脉冲。
秒脉冲信号经八进制计数／分配器CD4022(IC3)、与非门IC2D 、IC2A 、IC2C 处理后，形成清零信号R 和闸门控制信号INH 。
数字频率计设计
数字频率计设计一、设计任务与要求1、设计任务设计并实现一个数字频率计。
2、基本要求：（1）测频率范围：10Hz ~ 10K Hz。
为保证测量精度分为三个频段：10Hz ~ 100 Hz100Hz ~ 1K Hz1 K Hz ~ 10K Hz当信号频率超过规定的频段上限时，设有超量程指示。
三个频段之间用手动切换。
（2）输入波形：低频函数信号发生器输出的方波，幅度为5V 。
（3）测量误差：σ≤±1%。
（4）显示和响应时间：测量结果用三位半导体数码管显示，要求显示数码稳定清晰。
三个频段的最大显示数分别为99.9 Hz，999. Hz，9.99 K Hz，为此需要控制小数点位置，并用两个发光二极管分别显示频率单位：Hz 或K Hz，详见表2.2。
3、扩展要求实现量程的自动转换。
二、基本工作原理频率测量的方法常用的有测频法和测周法两种。
（1）测频法测频法的基本思想是让计数器在闸门信号的控制下计数1秒时间，计数结果是1秒内被测信号的周期数，即被测信号的频率。
若被测信号不是矩形脉冲，则应先变换成同频率的矩形脉冲。
测频法的原理框图如图2-2-1所示。
图中，秒脉冲作为闸门信号，当其为高电平时，计数器计数；低电平时，计数器停止计数。
显然，在同样的闸门信号作用下，被测信号的频率越高，测量误差越小。
当被测频率一定时，闸门信号高电平的时间越长，测量误差越小。
但是闸门信号周期越长，测量的响应时间也越长。
例如，闸门信号高电平时间为1秒，被测信号频率的真值为2Hz，如图2-2-2所示。
由图2-2-1 频率测量原理框图图可知，无论被测信号的频率是多少，测量时可能产生的最大绝对误差均为±1Hz，即f测-f真=±1Hz所以，最大相对误差为σmax=（f测-f真）/ f真=±1/ f真由上式可知，在闸门信号相同时，测频法的相对误差与被测信号的频率成反比。
因此测频法适合于测量频率较高的信号。
f真=2图2-2-2 测频法的误差（2）测周法当被测信号频率较低时，为保证测量精度，常采用测周法。
基于EDA的数字频率计电路设计
基于EDA的数字频率计电路设计数字频率计是一种用于测量信号频率的电子测量仪器。
它可以将模拟信号转化为数字信号，并通过计算来获得信号的频率。
基于EDA的数字频率计电路设计使用EDA软件和模块来设计和模拟电路。
下面是关于基于EDA的数字频率计电路设计的详细介绍。
设计目标数字频率计主要是用于测量频率，因此设计目标是设计出一个稳定可靠的数字频率计电路，能够准确地测量信号的频率，并输出该信号的频率值。
设计流程1. 确定测量范围在设计数字频率计电路时，首先要确定测量的信号频率范围。
这些参数包括：频率的最低和最高值、测量的精度和分辨率。
2. 选取计数器器件基于EDA的数字频率计电路设计，需要使用一个高速、稳定、计数能力强的计数器器件。
在目前的技术条件下，常用的计数器器件有CD4040、CD4060、CD4024等，这些器件均具有高频率响应、易于使用、可编程等优点。
3. 选取稳压、滤波器件为了保证测试结果的稳定和准确，设计中需要使用稳压器件来消除电源电压的波动对仪器的影响，同时还需使用滤波器件来消除高频干扰带来的影响。
4. 连接计数器并程序设计计数器的连接应根据数据手册来实现，连通后还需要进行程序设计。
程序的设计可以使用模块化思想来进行，将输入、处理、输出等模块化。
5. 仿真验证设计在完成设计后，需要进行仿真验证，检查电路设计是否能够满足设计要求。
6. PCB绘制和电路调试如果仿真验证通过，则需要进行PCB绘制和电路调试。
PCB的设计和制作应根据原理图来完成，完成之后还需进行电路调试，确保电路能够正常工作。
总结基于EDA的数字频率计电路设计，是一项先进的电子技术，它能够利用EDA软件和模块来快速、准确地设计和模拟电路。
在设计电路时，需要考虑到测量的范围、器件的选取、程序的设计、仿真验证和PCB绘制以及电路调试等问题。
该电路的设计和制作过程较为复杂，需要有一定的电子知识和技能才能完成。
数字频率计(51单片机)
数字频率计(51单片机)数字频率计（51单片机）数字频率计（Digital Frequency Counter）是一种常用的电子测量仪器，可用于测量信号的频率。
在本文中，我们将介绍如何使用51单片机实现一个简单的数字频率计。
一、原理简介数字频率计的基本原理是通过计算信号波形周期内的脉冲数来确定频率。
在实际应用中，我们通常使用51单片机作为微控制器，通过计数器和定时器模块来实现频率计算。
二、硬件设计1.信号输入首先，我们需要将待测信号输入到频率计中。
可以使用一个输入接口电路，将信号连接到51单片机的IO口上。
2.计时模块我们需要使用51单片机的定时器/计数器来进行计时操作。
在这里，我们选择使用定时器0来进行计数，同时可以利用定时器1来进行溢出次数的计数，以扩展计数范围。
3.显示模块为了显示测量结果，我们可以使用数码管、LCD液晶显示屏等显示模块。
通过将结果以可视化的方式呈现，方便用户进行观察和读数。
三、软件设计1.定时器配置首先，我们需要对定时器进行配置，以确定计时器的计数间隔。
通过设置定时器的工作模式、计数范围和时钟频率等参数，可以控制定时器的计数精度和溢出时间。
2.中断服务程序当定时器溢出时，会触发中断，通过编写中断服务程序，实现对计数器的相应操作，例如将计数值累加，记录溢出次数等。
3.数字频率计算根据计数器的值和溢出次数，我们可以计算出信号的频率。
通过简单的公式计算，即可得到测量结果。
四、实验步骤1.搭建硬件电路，将待测信号连接到51单片机的IO口上，并连接显示模块。
2.根据硬件设计要求，配置定时器的工作模式和计数范围。
3.编写中断服务程序，实现对计数器的相应操作。
4.编写主程序，实现数字频率计算和显示。
5.下载程序到51单片机，进行测试。
五、实验结果与分析通过实验，我们可以得到信号的频率测量结果，并将结果以数码管或LCD屏幕的形式进行显示。
通过对比实际频率和测量频率，可以评估数字频率计的准确性和稳定性。
数字频率计
二 、数字频率计的设计实例（一）、.频率计测量的工作原理数字频率计是用于测量信号频率的电路。
测量信号的频率参数是最常用的测量方法之一。
实现频率测量的方法较多，在此我们主要介绍三种常用的方法：时间门限测量法、标准频率比较测量法、等精度测量法。
（1） 时间门限测量法在一定的时间门限T 内，如果测得输入信号的脉冲数为N,设待测信号的频率为f x ，则该信号的频率为 TNf x =改变时间T ，则可改变测量频率范围。
此方法的原理框图如图2-1所示，时序波形图如图2-2所示。
用时间门限测量方法测量时，电路实现起来较容易，但对产生的时间门限要求精度较高，测量的时间误差最大是正负一个待测信号周期，即x f /1t ±=∆。
图2-1 测频原理图图2-2 测频时序波形图（2）标准频率比较测量法用两组计数器在相同的时间门限内同时计数，测得待测信号的脉冲个数为N 1、已知的标准频率信号的脉冲个数为N 2，设待测信号的频率为f x ，已知的标准频率信号的频率为f 0；由于测量时间相同，则可得到如下等式：21N f N f x = 从上式可得出待测信号的频率公式为： 021f N N f x =标准频率比较测量法对测量产生的时间门限的精度要求不高，对标准频率信号的频率准确度和稳定度要求较高，标准信号的频率越高，测量的精度就越高。
该方法的测量时间误差与时间门限测量法的相同，可能的最大误差为正负一个待测信号周期，即x f /1t ±=∆。
测量时可能产生的误差时序波形如图2-3所示。
（3）等精度测量法以上介绍的两种测量频率的方法实现电路容易，但是，测量的精度与待测信号的频率有关，待测信号频率越高，测量的精度就越高，反之，测量精度越低。
为了提高测量低频时的精度，使得测量的高、低频率精度都一样，一般采用等精度测量法。
上面介绍的两种方法都是在闸门门限的控制下来实现计数器的计数开始和结束的。
当闸门门限的上升沿到来时，计数器计数开始，当闸门门限的下降沿到来时，计数器计数结束。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
置 零 电路单元 主要 由集成 电路 Ｉ Ｃ ２
（ ４ ５ ２ ８ ）和Ｒ ２ 、Ｃ ２ 等组 成 。该 电路 是 利 用 脉 冲的上升沿进 行触发 的单稳态 电路，
和Ｂ 的输 入 端 分 别 短接 ， 电路 成 为 反 相 Ｒ 、ｃ ） ｋ 小决 定置 零 脉 冲 的宽度 ，置零 脉 冲 分 。具 体来 说 ，数 字频 率 计 必须 具 备 以下 Ａ
打 开 ，波 形输 出与输 入 相位 一 致 ，能 够传
递 到计 数器 。 ３ ）控 制 定时 器 控 制 定 时 器 单 元 是 由集 成 电路 ４ ５ ４ ｌ 和Ｒ １ 、Ｒ Ｐ １ 、Ｃ １ 组 成 。 该 电路 输 出一 周 期 为２ ｓ（ Ｔ Ｈ ￣ Ｈ Ｔ Ｌ 各为 １ Ｓ ） 的方波 波 形 ， 电路 主要 由Ｒ １ 、Ｒ Ｐ １ 、ｃ １ 选 频 电路 决 定 ４ ５ ４ １ 的
信 号 ，计数 器 置零 。窄脉 冲 过后 ，计数 器 ５ ）显 示 电路 显 示 电路单 元 由４ 片４ ０ ２ ６ 集 成 电路 和
５ ４ １ 输 出端 ， 当接 收 到 相位 不 变 。 由于 门 电路输 入输 出特性 ，其 脚 是 输 入 端 ，接 ４
般 应 大 于４ ／ ５ 电源 电压 ， 否 则有 可 能无 恢 复计 数状 态 。 内置 振 荡 ： 当 ｓ Ａ 置于 “ 校 准 ”时 ， Ｉ Ｃ ３ ：Ｂ 、Ｒ Ｐ ２ 、Ｒ Ｐ ３ 、Ｃ ３ 构 成 内置振 荡 器 ，
当信 号 每 秒 变化 Ｎ 次 ，用 上 式 表示 的 关 系为 ：
，＝了 Ｎ （ Ｔ ＝ １ ｓ ）
整 形 电路 和 内置 振 荡 器 单 元 由集 成 无 输 出波 形 。
电路 ４ ０ ９ ３ 中的 Ｉ Ｃ ３ ：Ａ 和Ｂ 组 成 ， 集成 电路
０ ９ ３ 内部 结 构 是 ４ 个 双 输 入 与 非 门电 路组 由 此 可 见 ，数 字 频 率 计 在 ｌ ｓ 标 准 时 ４ 间 内，测 出信 号变 化 的次 数 ，然 后再 用 数 成 。 字 形 式 显示 出来 ，即完 成 其 功能 的 主要 部 整形 ： 当ｓ Ａ 置于 “ 外 接 ”时 ， Ｉ Ｃ ３ ：
／ １
停止 ，所计 数值 保持 不变 并被稳 定显 示 。
２ ． 单元 电路工 作 原理 分析 １ ）整 形 电路 和 内置振 荡
数 ，Ｏ Ｕ Ｔ 端 有波 形 输 出 ，Ｌ Ｅ Ｄ 显示 数 字快 速
变化 ，Ｑ 端为 “ ０ ”时 ，闸 门关 闭 ，计 数停 止 ，Ｌ Ｅ Ｄ 显示 数字 不再 变 化 ，保 持 ，Ｏ Ｕ Ｔ 端 ４ ）置 零 电路
１ ． 能产 生 １ ｓ 标准 时 间 的功 能部件 。 ２ ． 计数 部件 。
３ ． 显示 部件 。 电路 功能框 图如 图１ 所示。 三 、电路 原理 １ ． 电路 原 理 图
受 控 输 入 端接 控 制 定 时 器 输 出 端 ，
当 控 制 定 时器 输 出 “ ０ ”时 ， 闸 门关 闭 ， 无 输 出 。 当控 制 定 时 器 输 出 “ １ ”，闸门
Ｉ 一 皇王研霾…………………………一
数 字 频 率 计 电 路 设 计 与 分 析
苏州大学 王伟 明
【 摘要 】将信号的正 负变化次数计数 ，并且计数 时间控制，计数器、显示器等主要部件连接起来 ，外加对测量信号
整形 电路、计数器清零 电路 ，内部校准信号等辅助 电路有机结合 ，组成一个实用简单、具有较高精度的数字频率计电路 ，为广大电子爱好者提供参考。
电路 原理如 图２ 所 示 ， 被 测 信 号 经 “ Ｉ Ｎ ”输 入 ，经 整 形后 送 到计 数控 制 器输
１ Ｓ ）时 其波 形前 沿 触 发置 零 电路 ，使 计 数
本 文 利 用 价 格 低 廉 的 集 成 电 路
数 字 频率 计 ，并 对 具体 电路 进行 分析 。 二 、电路功 能
“ 非 门” ，两个 反 相 “ 非 门” 串联 ，则 总 输 出只 有 “ ０ ”和 “ １ ”两 种 状态 ，整 形 效 果较 好 。但 要 注 意信 号幅 度 必须 足 够大 ，
一
的 宽度 应 远 小 于 被 测信 号 的周 期 ，Ｉ Ｃ ２ ④ “ ｌ ”信 号 上 升 沿 时 ，产 生 一 个 正 窄 脉 冲
【 关键词 】数 字频率计 ；计数器 ；定 时器 ；闸门时间；显示器 ；校准信号 ；清零 电路
一
、
问题 的提 出
三 个 功 能部件 ：
为 信 号 输入 ，是 与 非 门变 成 一个 受控 的闸
门。
在 电子 信 息 领 域 ，仅 仅 电压 、 电 流 和 电 阻的测 量 已远 远 不 能满 足其 飞 速发 展
Ｃ Ｄ ４ ５ ４ １ 、４ ５ ２ ８ 、４ ０ ９ ３ 、４ ０ ２ ６ 设计 制作 一 款 入 端 ， 当控 制定 时 器跳 变 为高 电平 （ Ｔ Ｈ ：
器 瞬时 置零 ，同 时闸 门打 开 ，信 号通 过 ，
。 分频 得 到 上述 波 形 ， 频率是指在 ｌ Ｓ 时 间 内周 期 信 号 变 化 允许计 数 ，并通过 Ｌ Ｅ Ｄ 显示计 数值 。当控 制 内振 荡 频 率 ，再 经２ 端为 “ １ ” 时 闸 门打 开 ，开 始 计 的 次数 ， 单位 为Ｈ ｚ ，用ｆ 来表 示 ，周 期 用Ｔ 计 时器 为低 电平 时 ，闸 门关 闭 ，计数 技 术 当 输 出Ｑ 来表 示 ，他 们 的关 系为 ：
的 要求 ，所谓 一块 万 用表 在 手 可走 偏 天下 的 时代 也 已一 去 不 复返 。 目前 信号 频 率 、 电磁辐 射 、有 害 气体 等 等 的测 量要 求 非 常 广 泛 。价 格低 廉 、 简单 实用 的 检测 设 备是 普 通 电子 爱好 者 需求 的 目标之 一 。