数字电子技术五进制计数器,详细
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验八时序逻辑电路Multisim仿真设计
要求：（1）熟悉Multisim仿真软件
（2）利用时序逻辑芯片或触发器设计时序逻辑电路
（3）写明设计要点
（4）列出设计电路对应的状态图
（5）画出逻辑电路图
（6）利用Multisim仿真软件进行仿真的截图
五进制时序逻辑电路计数器
要求:逢五进一，能自启动
图1 状态转换
初态末态输出Q2 Q1 Q0 Q2* Q1* Q0*Y
0 0 0 0 0 1 0
0 0 1 0 1 0 0
0 1 0 0 1 1 0
0 1 1 1 0 0 0
1 0 0 0 0 0 1
1 1 1 X X X X
表1 状态表
Q1*Q0*
Q2 00 01 11 10
0 001 010 100 011
1 000 X X X
Q1*Q0*
Y 00 01 11 10
0 0 0 0 0
1 1 X X X
表3 输出卡诺图
由卡诺图易得：Y=Q2，J0=Q2’,K0=1,J1=Q0,K1=Q0,J2=Q0Q1,K2=1。
图2 逻辑图
U1
JK_FF
J Q
~Q K
RESET CLK
SET
U2
JK_FF J Q
~Q K
RESET CLK
SET
U3
JK_FF J Q
~Q K
RESET
CLK
SET 2.5V
X2
2.5V
X3
2.5V
X4
2.5V
VCC
5.0V
U4A
74ALS08M
S1
键 = 空格 GND
VCC
5.0V
图3 仿真原理图
图4 仿真运行图
图5 自启动检验
本次实验实现了逻辑电路五进制加一时序计数器的仿真，该电路在进入无效状态101、110、111时在CP时钟脉冲作用下可自启动。