集成电路制造工艺技术详解-精
_半导体_大规模集成电路工艺流程(精)
引言随着半导体器件封装的小型化、片状化、薄型化和焊球阵列化，对半导体封装技术要求越来越高。
由于封装材料复杂性的不断增加，半导体封装技术也越来越复杂，封装和工艺流程也越来越复杂。
1. （半导体）大规模集成电路封装工艺简介所谓封装就是指安装半导体集成电路芯片用的外壳，通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件连接，它起着安装、固定、密封，保护芯片及增强电热性能等方面的作用。
1.1 以焊接技术为基础的互连工艺以焊接技术为基础的互连工艺普遍采用叠层型三维封装结构，即把多个裸芯片（半导体）大规模集成电路工艺流程张琦1 韩团军2１．陕西理工学院机械工程学院；２．陕西理工学院电信系或多芯片模块(MCM沿Z 轴层层叠装、互连，组成三维封装结构。
叠层型三维封装的优点是工艺相对简单，成本相对较低，关键是解决各层间的垂直互连问题。
根据集成功率模块的特殊性，主要利用焊接工艺将焊料凸点、金属柱等焊接在芯片的电极引出端，并与任一基板或芯片互连。
目前的技术方案包括焊料凸点互连(SolderBall Interconnect和金属柱互连平行板结构(Metal Posts Interconnected Parallel PlateStructures--MPIPPS 等。
1.2以沉积金属膜为基础的互连工艺多采用埋置型三维封装结构，即在各类基板或介质中埋置裸芯片，顶层再贴装表贴元件及芯片来实现三维封装结构。
其特点是蒸镀或溅射的金属膜不仅与芯片的电极相连，而且可以构成电路图形，并连至其他电路。
其最大优点是能大大减少焊点，缩短引线间距，进而减小寄生参数。
另外，这种互连工艺采用的埋置型三维封装结构能够增大芯片的有效散热面积，热量耗散可以沿模块的各个方向流动，有利于进一步提高集成模块的功率密度，以沉积金属膜为基础的互连工艺有薄膜覆盖技术和嵌入式封装等。
2. （半导体）大规模集成电路封装工艺流程2.1 (半导体大规模集成电路封装前道工程TAPE MOUNT →SAWING →DIE ATTACH →WIRE BONDT A P E M O U N T 工程是半导体ASSEMBLY 工程中的第一道工序，其目的在于将要加工的WAFER 固定，便于自动化加工。
集成电路制造工艺
Here we can see the loading of 300mm wafers onto the Paddle.
12 英 寸 氧 化 扩 散 炉 装 片 工 序
12英寸氧 化扩散炉 取片工序 （已生长 Si3N4）
Process Specialties has developed the world's first production 300mm Nitride system! We began processing 300mm LPCVD Silicon Nitride in May of 1997.
非线性集成电路：如振荡器、定时器等电路。
数模混合集成电路(Digital - Analog IC) ： 例如 数模(D/A)转换器和模数(A/D)转换器等。
按应用领域分类
标准通用集成电路
通用集成电路是指不同厂家都在同时生产的用量极大
的标准系列产品。这类产品往往集成度不高，然而社会 需求量大，通用性强。 专用集成电路 根据某种电子设备中特定的技术要求而专门设计的 集成电路简称ASIC（Application Specific Integrated Circuit)，其特点是集成度较高功能较多，功耗较小，封 装形式多样。
• 现已进入到：
– VLSI – ULSI – GSI
小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI) 超大规模集成电路(Very Large Scale IC，VLSI) 特大规模集成电路(Ultra Large Scale IC，ULSI) 巨大规模集成电路(Gigantic Scale IC，GSI） VLSI使用最频繁，其含义往往包括了ULSI和GSI。中文中 把VLSI译为超大规模集成，更是包含了ULSI和GSI的意义。
集成电路制造工艺-应变硅技术
高速化是集成芯片制造的重要技术指标，它可通过减小集成芯片的尺 寸提高工作速度，也可通过其它措施提高工作速度，如：提高沟道载流子 的迁移率，其中应变硅技术是应用广泛的技术手段。据报道，采用应变硅 技术的MOSFET与同尺寸的体Si MOSFET相比，功耗减少三分之一，速度 提高30%，特征频率提高50%以上，器件的封装密度提高50%。
第一模块
应变硅技术简介
干法刻蚀类型及特点
应变硅技术
应变硅技术是指通过应变材料产生应力，并把应力引
1
向器件的沟道，改变沟道中硅材料的导带或价带的能带结构，
从而减小能带谷内、谷间的散射率以及载流子在沟道方向上
2
的有效质量，达到提高载流子迁移率和器件工作速度的目的。
应变硅技术简介 应力的分类
应力可分为张应力和压应力，它们对电子和空穴迁移率的影响不同。
双轴应变
单轴应变
应变-弛豫缓冲层结构应变结构
源漏端嵌入应变材料技术
绝缘层上应变结构
应力记忆技术
1
......
接触刻蚀阻挡层应变技术
浅槽隔离技术
2
......
源漏端嵌入应变材料技术是用应变材料做MOSFET的源漏端，如用SiGe和SiC分别作pMOS 和nMOS的源漏材料。
应变硅技术简介 SiGe应变力的产生
NW
PW
Si-sub
1
NW
PW
2
Si-sub
源漏嵌入SiC和SiGe应变技术
源漏嵌入SiC和SiGe制备CMOS工艺过程
4. 选择性刻蚀Si衬底，在源漏区的位置形成 凹槽。
5. 通过循环多次CVD淀积和多次湿法刻蚀 ，在nMOS的源漏区凹槽位置选择性地外延 生长单晶态的SiC薄膜，同时进行磷掺杂， 形成n型的SiC源漏区。
集成电路集成制造工艺
集成电路集成制造工艺
首先呢，得把基础的原材料准备好。
这就像是做菜之前得把菜啊、调料啥的都备齐一样。
这一步看起来好像没什么难度，不过可别小瞧它要是缺了个啥，后面可能就会有点麻烦呢！我自己就有过这样的经历，当时急急忙忙的，感觉少点东西应该没事，结果后来还是得重新弄，浪费了不少时间。
所以这一步，一定要仔细检查！
然后呢，就是对原材料进行初步处理。
这个环节根据不同的材料可能会有不同的做法。
在这一环节，你可以根据自己的设备选择不同的操作方式。
我通常会在这个环节花多一些时间，确保做得更仔细。
因为这个初步处理要是没做好，后面的工序可能就会受影响。
你是不是也觉得这一点很关键呢？
再之后就是蚀刻的步骤了。
蚀刻这个环节，感觉有点像雕刻呢。
在做这一步的时候，我有时候会不小心把不该蚀刻的地方给弄了一点点，这时候就需要重新审视前面的步骤有没有做错。
这一点真的很重要，我通常会再检查一次，真的，确认无误是关键。
最后就是封装啦。
封装就像是给集成电路穿上一件保护衣，让它能够在各种环境下正常工作。
这个步骤可以根据个人的经验稍作调整，不必完全照搬我的方法。
只要能把集成电路保护好就行啦。
集成电路制造工艺PPT课件
掺杂工艺（Doping）
掺杂：将需要的杂质掺入特定的半导体区域 中，以达到改变半导体电学性质，形成PN结 、电阻、欧姆接触。
掺入的杂质主要是： 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括：扩散（diffusion)、离
子注入(ion implantation)。
亮场版和暗场版
曝光的几种方法
接触式光刻：分辨率较高， 但是容易造成掩膜版和光刻 胶膜的损伤。
接近式曝光：在硅片和掩膜 版之间有一个很小的间隙 (10～25mm)，可以大大减 小掩膜版的损伤，分辨率较 低。
投影式曝光：利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法，目前 用的最多的曝光方式。（特 征尺寸：0.25m)
❖等离子刻蚀(Plasma Etching)：利用放电产生的游离 基与材料发生化学反应，形成挥发物，实现刻蚀。选择 性好、对衬底损伤较小，但各向异性较差。
❖反应离子刻蚀(Reactive Ion Etching，简称为RIE)： 过活性离子对衬底的物理轰击和化学反应双重作用刻蚀 。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各 向异性和选择性好的优点。目前，RIE已成为VLSI工艺 中应用最广泛的主流刻蚀技术。
–激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用。
–消除损伤
❖ 退火方式：
–炉退火
–快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)。
氧化（Oxidation）
❖ 氧化：制备SiO2层 ❖ SiO2 是 一 种 十 分 理 想 的 电 绝 缘 材 料 ， 它 的 化 学 性
集成电路制备工艺
微电子技术课程ppt
集成电路生产工艺：制膜
物理气相淀积（PVD）
PVD技术有两种基本工艺：蒸镀法和溅镀法。前 者是通过把被蒸镀物质(如铝)加热，利用被蒸镀 物质在高温下(接近物质的熔点)的饱和蒸气压， 来进行薄膜沉积；后者是利用等离子体中的离子， 对被溅镀物质电极进行轰击，使气相等离子体内 具有被溅镀物质的粒子，这些粒子沉积到硅表面 形成薄膜。在集成电路中应用的许多金属或合金 材料都可通过蒸镀或溅镀的方法制造。 淀积铝 也称为金属化工艺，它是在真空设备中进行的。 在硅片的表面形成一层铝膜。
微电子技术课程ppt
集成电路生产工艺
前部工序的主要工艺
1. 图形转换：将设计在掩膜版(类似于照相底片)上 的图形转移到半导体单晶片上
2. 掺杂：根据设计的需要，将各种杂质掺杂在需
要的位置上，形成晶体管、接触等 3. 制膜：制作各种材料的薄膜
微电子技术课程ppt
集成电路生产工艺
图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束 光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、 非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、 红外设备等)
微电子技术课程ppt
集成电路生产工艺：制膜
氧化工艺
氧化膜的生长方法，硅片放在1000C左右的氧气气氛中生长氧化层。
干氧氧化：结构致密但氧化速率极低
湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜
微电子技术课程ppt
集成电路生产工艺 杂质掺杂：扩散
替位式扩散 低扩散率 杂质离子占据硅原子的位置（Ar、P） 间隙式扩散 高扩散率 杂质离子位于晶格间隙（Au、Cu、Ni）
集成电路制造工艺
集成电路制造工艺
一、集成电路(Integrated Circuit)制造工艺
1、光刻工艺
光刻是集成电路制造中最重要的一环，其核心在于成膜工艺，这一步
将深受工业生产，尤其是电子产品的发展影响。
光刻工艺是将晶体管和其
它器件物理分开的技术，可以生产出具有高精度，高可靠性和低成本的微
电子元器件。
a.硅片准备：在这一步，硅片在自动化的清洁装置受到清洗，并在多
次乳液清洗的过程中被稀释，从而实现高纯度。
b.光刻：在这一步，光刻技术中最重要的参数是刻蚀精度，其值很大
程度上决定着最终的制造成本和产品的质量。
光刻体系中有两个主要部分：照明系统和光刻机。
光刻机使用一种特殊的光刻液，它可以将图形转换成
光掩膜，然后将它们转换成硅片上的图形。
在这一步，晶圆上的图像将逐
步被清楚的曝光出来，刻蚀精度可以达到毫米的程度。
c.光刻机烙印：在这一步，将封装物理图形输出成为光刻机可以使用
的信息，用于控制光刻机进行照明和刻蚀的操作。
此外，光刻机还要添加
一定的标识，以方便晶片的跟踪。
2、掩膜工艺
掩膜工艺是集成电路制造的一个核心过程。
它使用掩模薄膜和激光打
击设备来将特定图案的光掩膜转换到晶圆上。
使用的技术包括激光掩膜、
紫外光掩膜等。
集成电路三大核心工艺技术
集成电路三大核心工艺技术集成电路（Integrated Circuit，IC）是将电子元器件（如晶体三极管、二极管等）及其元器件间电路线路集成在一片半导体晶圆上的电子器件。
它的核心工艺技术主要包括晶圆加工工艺、印刷工艺以及封装工艺。
晶圆加工工艺是指对半导体晶圆进行切割、清洗、抛光等处理，形成器件所需要的晶圆片。
其中，切割工艺是将晶体生长过程中形成的硅棒切割成特定的薄片晶圆，通常采用钻石刀进行切割。
清洗工艺则是将晶圆片进行化学清洗，以去除表面的污染物和杂质。
抛光工艺是对晶圆片进行抛光处理，以平整晶圆表面。
印刷工艺是将电子元器件的电路线路印刷在晶圆上，形成集成电路的功能电路。
其中，最常用的是光刻工艺。
光刻工艺是将光刻胶涂在晶圆上，然后通过光刻机将设计好的电路图案投射在光刻胶上，形成光刻胶图案。
然后，用化学溶液浸泡晶圆，使得光刻胶图案中的未暴露部分被溶解掉，形成电路图案。
此外，还有电子束曝光和X射线曝光等印刷工艺。
封装工艺是将半导体芯片密封在封装盒中，以保护芯片，并方便与外部连接。
常用的封装工艺有直插封装、贴片封装和球栅阵列封装（BGA）等。
其中，直插封装是通过铅脚将芯片插入插座中，然后通过焊接来固定芯片。
贴片封装是将芯片贴在封装基片上，然后通过焊接或导电胶来连接芯片和基片。
球栅阵列封装是将芯片翻转面朝下，焊接在基片上，并通过小球连接芯片和基片。
总结来说，集成电路的核心工艺技术主要包括晶圆加工工艺、印刷工艺以及封装工艺。
通过这些工艺，我们能够制造出高度集成、小型化的集成电路，为电子产品的发展提供了强大的支持。
随着科技的不断进步，集成电路的工艺技术也在不断发展，为我们的生活带来越来越多的便利和创新。
集成电路的制造工艺与特点
集成电路的制造工艺与特点集成电路（Integrated Circuit，简称IC）是现代电子技术的核心和基础，广泛应用于各个领域。
制造一颗集成电路需要经历多道复杂的工艺流程，下面将详细介绍集成电路的制造工艺与特点。
一、制造工艺步骤：1.掺杂：首先，将硅片（制造IC的基础材料）通过掺杂工艺，添加特定的杂质元素，如硼、磷等。
掺杂过程中，杂质元素会改变硅片的电学性质，形成P型或N 型半导体材料。
2.沉积：接下来，将制造IC所需的氧化层或其他特殊材料沉积在硅片表面。
这些材料可以保护芯片，也可以作为电气隔离层或其他功能层。
3.光刻：在硅片上涂上光刻胶，并通过光刻机器曝光、显影、清洗等步骤，将设计好的电路图案转移到光刻胶上。
然后，根据光刻胶的图案，在硅片上进行蚀刻或沉积等处理。
4.蚀刻：利用蚀刻工艺，在未被光刻胶保护的区域上去除多余的材料。
蚀刻可以采用化学腐蚀或物理蚀刻等方法。
5.离子注入：通过离子注入工艺，将特定的杂质元素注入硅片中，以改变硅片的电学性质。
这个过程可以形成导线、二极管、晶体管等功能器件。
6.金属化：在硅片上涂上金属层，以形成电路的金属导线。
经过一系列的金属化工艺，如光刻、蚀刻等，可以形成复杂的电路连接。
7.封装：将完成的芯片连接到封装基板上，通过线缆与外部器件连接。
封装的目的是保护芯片，并提供外部电路与芯片之间的连接。
8.测试：对制造完成的芯片进行测试，以确保其性能和质量符合设计要求。
测试可以包括功能测试、可靠性测试等多个方面。
二、制造工艺特点：1.微小化：集成电路的制造工艺趋向于微小化，即将电路的尺寸缩小到纳米级别。
微小化可以提高电路的集成度，减小体积，提高性能，并降低功耗和成本。
2.精密性：制造集成电路需要高度精密的设备和工艺。
尺寸误差、浓度误差等都可能影响电路的功能和性能。
因此，工艺步骤需要严格控制，以确保芯片的准确性和一致性。
3.多工艺组合：集成电路的制造通常需要多种不同的工艺组合。
集成电路制造工艺流程
集成电路制造工艺流程引言：集成电路(IC)作为现代电子技术的核心，被广泛应用于计算机、通信、消费电子等领域。
集成电路制造工艺是将原始材料经过一系列加工步骤，将电路图案和其他组件集成到单片硅芯片上的过程。
本文将详细介绍集成电路制造的工艺流程。
一、晶圆制备1.材料准备：通常采用硅作为晶圆基底材料。
硅材料需经过多次高温处理来去除杂质。
2.切割：将硅原料切割成圆片形状，厚度约为0.4毫米。
3.晶圆清洗：通过化学和物理方法清洗硅片表面。
二、晶圆表面处理1.清洗：使用化学物质去除晶圆表面的有机和无机污染物。
2.二氧化硅沉积：在晶圆表面形成一层绝缘层，以保护电路。
3.光刻：通过对光敏材料进行曝光、显影和刻蚀等步骤，将电路图案转移到晶圆表面。
三、激活剂注入1.清洗：清洗晶圆表面以去除光刻过程产生的残留物。
2.掺杂：使用离子注入设备将所需的杂质注入晶圆表面，以改变材料的导电性。
四、金属化1.金属沉积：在晶圆上沉积一层金属，通常是铝或铜，以用作导电线。
2.蚀刻：使用化学溶液去除多余的金属，只保留所需的电路。
3.封装：将晶圆裁剪成多个小片，然后分别进行封装，以提供保护和连接接口。
五、测试1.功能测试：确保电路功能正常。
2.可靠性测试：对电路进行长时间运行测试，以验证其性能和可靠性。
3.封装测试：测试封装后的芯片性能是否正常。
六、成品测试和封装1.最终测试：对芯片进行全面测试，以确保其达到预期的性能指标。
2.封装：在芯片表面添加保护层，并提供引脚用于连接到其他电子设备。
结论：本文详细介绍了集成电路制造的工艺流程，包括晶圆制备、晶圆表面处理、激活剂注入、金属化、测试和封装等环节。
每一步都是为了保证集成电路的性能和可靠性。
随着科技的不断发展，集成电路制造工艺也在不断创新，以提高集成电路的性能和功能。
集成电路制造技术——原理与工艺
集成电路制造技术——原理与工艺
7
2014年6月，《国家集成电路产业发展推进纲要》
1、集成电路定位
它是信息技术产业的核心，是支撑经济社会发展和保障国家安全的战略性、基础性 和先导性产业，当前和今后一段时期是我国集成电路产业发展的重要战略机遇期和攻坚 期。
2、发展目标
到2015年，集成电路产业销售超3500亿元。移动智能终端、网络通信等部分重点 领域集成电路设计技术接近国际一流水平。32/28纳米（nm）制造工艺实现规模量产， 中高端封装测试销售收入占封装测试业总收入比例达到30%以上，65-45nm关键设备和 12英寸硅片等关键材料在生产线上得到应用。
集成电路制造技术——原理与工艺
《集成电路产业发展白皮书(2015版)》
世界创新三大重点：
一是14nm FinFET工艺芯片正式进入市场，英特尔公司在22nm的FinFET结构三栅 晶体管技术及IBM和意法半导体公司的22nm制程节点中采用的FD-SOI全耗尽技术。 二是3D-NAND存储技术走向商用。 三是可穿戴市场推动无线充电技术走向成熟。无线充电技术已经成为业界“抢攻”的重 点。
2018-2014全球集成电路市场规模及增速
1、2014年全球半导体市场规模达到3331亿美元，同比增长9%，为近四年增速之最。 2、从产业链结构看。制造业、IC设计业、封装和测试业分别占全球半导体产业整体营业收入 的50%、27%、和23%。 3、从产品结构看。模拟芯片、处理器芯片、逻辑芯片和存储芯片2014年销售额分别442.1 亿美元、622.1亿美元、859.3亿美元和786.1亿美元，分别占全球集成电路市场份额的 16.1%、22.6%、32.6%和28.6%。
到2020年，全行业销售收入年均增速超过20%，移动智能终端、网络通信、云计 算、物联网、大数据等重点领域集成电路设计技术达到国际领先水平，16/14nm制造工 艺实现规模量产，封装测试技术达到国际领先水平，关键装备和材料进入国际采购体系。
集成电路的制作工艺与流程
集成电路的制作工艺与流程
1. 晶圆制备：晶圆是集成电路的基础材料，一般采用硅（Silicon）材料制作。
晶圆的制备工艺包括晶体生长、切割和
抛光等步骤。
2. 晶圆清洗：晶圆清洗是为了去除晶圆表面的污染物，保证后续工艺步骤的顺利进行。
3. 沉积：沉积是指在晶圆表面上沉积一层薄膜，常用的沉积方法包括物理气相沉积（Physical Vapor Deposition, PVD）和化
学气相沉积（Chemical Vapor Deposition, CVD）等。
4. 光刻：光刻是将设计好的电路图案转移到晶圆表面的工艺步骤。
首先在薄膜表面涂覆一层光刻胶，然后使用光学投影机将电路图案投影在光刻胶上。
最后通过显影和蚀刻等步骤，在光刻胶上形成所需的电路图案。
5. 清洗：清洗是为了去除光刻胶和表面污染物，保证后续工艺步骤的顺利进行。
6. 金属化：金属化是在晶圆表面上沉积一层金属，常用的金属有铝（Aluminum）等。
金属化的目的是连接不同部分的电路，形成完整的电路连接网络。
7. 划线：划线是将金属化层上的金属切割成所需的电路连线。
8. 封装测试：最后一步是将制作好的芯片进行封装和测试。
封
装是将芯片封装在塑料、陶瓷或金属等材料中，以保护芯片和实现引脚的外接。
测试是通过一系列测试方法和设备来验证芯片的功能和可靠性。
以上是集成电路的制作工艺与流程的基本步骤，不同类型的集成电路可能会有些差异，但整体的工艺流程大致相同。
集成电路制造工艺步骤
集成电路制造工艺步骤
1、锅炉准备：首先进行锅炉准备，根据加工工艺计算要求，将含P、N掺杂物质化合物固化在玻璃基板上，借助专用工具锅炉加热，使其固化成晶体状。
2、光刻工艺：根据制图要求，通过光刻机将晶圆上的芯片图形照射到基板上，以形成微小的孔和槽，以形成接下来的集成电路的形状。
3、刻沟槽：运用钻削机，在玻璃基板上刻出形状精确的沟槽，以形成晶圆的位置及集成电路芯片的标识。
4、粘贴芯片：将经过P、N掺杂物质去除透明胶层后的芯片粘贴到玻璃基板上，采用夹具确保稳定，并用电烙铁固定。
5、热压焊接：将芯片焊接到印刷电路板上，将芯片上精密的组件焊接到印刷电路板上，采用热压焊接，确保质量。
6、清洁及测试：通过专用的清洁设备去除焊接的集成电路上的油污，进行严格的检测和测试，保证集成电路芯片工作正常。
集成电路的基本制造工艺
集成电路的基本制造工艺集成电路是一种将众多电子器件、电路元件、电路功能等集成在同一片半导体晶片上的电子元件。
它是现代电子技术中应用最广泛的一种电路形式，广泛应用于计算机、通信、消费电子、汽车电子和医疗设备等领域。
基本制造工艺是实现集成电路功能的关键。
集成电路的制造工艺主要包括晶圆制备、晶片制造、电路结构形成、封装和测试等几个主要步骤。
首先是晶圆制备。
晶圆是集成电路制造的基础，它是从单晶硅棒中切割得到的圆片。
晶圆材料选择纯度极高的硅，经过多道工序的精炼、提纯和晶化，最终得到高质量的硅晶圆。
然后是晶片制造。
晶圆上通过层层沉积、光刻、蚀刻、扩散等工艺步骤，制造出集成电路的电路结构。
其中，层层沉积是将材料通过化学气相沉积或物理气相沉积的方法附着在晶圆表面，用于制造导线、电容等组件；光刻是利用光刻胶和光源对晶圆进行曝光，形成预定图形，用于制造电路图案；蚀刻是通过化学反应将不需要的材料去除，使得电路结构清晰可见；扩散是在晶圆上加热，使得杂质通过扩散方法掺杂到半导体中，形成导电性。
接下来是电路结构形成。
在晶片制造的基础上，通过电路布局、连线等步骤，将各个电路组件连接起来，形成完整的电路结构。
这也是集成电路设计的关键环节，决定了电路的性能和功能。
然后是封装。
封装是将制造好的晶片保护在外部环境中的过程。
通过封装，可以保护晶片免受湿气、灰尘、机械损伤等外部因素的侵害。
封装的方式有多种，如无引线封装、双列直插封装等，选择适合的封装方式可以提高集成电路的可靠性和性能。
最后是测试。
测试是确保制造好的集成电路符合设计要求的过程。
通过测试，可以验证电路的功能、性能和可靠性，排除不合格产品，确保高质量的集成电路出厂。
综上所述，集成电路的基本制造工艺包括晶圆制备、晶片制造、电路结构形成、封装和测试等多个环节。
每个环节都是完成集成电路功能的重要步骤，需要精细的控制和严格的质量要求。
随着技术的发展，集成电路制造工艺也在不断创新和进步，为实现更高效、更小型化的集成电路提供了基础。
集成电路的基本制造工艺
集成电路的基本制造工艺集成电路（Integrated Circuit，简称IC）是现代电子技术中的重要组成部分，它将数百万个电子元件集成在一个微小的芯片上。
IC的制造工艺是一个复杂而精密的过程，涉及到多个步骤和工艺。
下面将介绍IC的基本制造工艺。
首先是晶圆制备。
晶圆是IC的基础材料，一般使用硅单晶材料。
制备晶圆的过程包括：取得高纯度的硅单晶材料，通过化学反应降低杂质含量，将硅单晶材料熔化后拉出圆柱形，再将其切割成片状。
这些片状的硅单晶材料就是晶圆。
接下来是晶圆洗净。
在IC制造过程中，晶圆表面不能有任何的杂质，因此需要对晶圆进行洗净处理。
这一步骤中，晶圆经过一系列的化学和物理过程，将表面的尘土、油脂等污染物清除，确保晶圆表面干净。
然后是层压。
IC芯片是通过在晶圆表面上涂覆多个材料层来制造的。
层压过程中，使用光刻技术将特定图案的光掩膜映射到晶圆表面，然后用化学物质将非光刻区域的材料去除，形成所需的材料层。
在层压完成后，还需要进行增强。
增强是通过在晶圆上施加高温和高压的方式加强不同材料层之间的结合。
这样可以确保材料层之间的粘合强度，提高整个芯片的可靠性。
接下来是金属沉积。
在IC制造的过程中，需要在晶圆上电镀一层金属，用于形成电子元件的导线。
金属沉积可以通过化学气相沉积或物理气相沉积等方法来实现，将金属材料沉积在晶圆表面。
最后是切割和封装。
在芯片制造完成后，需要将晶圆切割成一个个独立的芯片。
切割可以通过机械切割或者激光切割来完成。
然后，将这些独立的芯片封装在塑料或陶瓷封装体中，以保护芯片不受环境影响。
综上所述，IC的基本制造工艺包括晶圆制备、洗净、层压、增强、金属沉积、切割和封装等步骤。
这些步骤需要高精度的设备和复杂的工艺控制，以确保制造出高质量的集成电路芯片。
IC制造工艺是现代电子工业中的核心技术之一，通过将多个电子元件集成在一个微小的芯片上，实现了电子设备的高度集成和小型化。
IC的制造过程非常复杂，需要精密的设备和高度精确的工艺控制，下面将详细介绍IC制造的相关内容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Vss poly 栅
Vdd 布线通道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
沟道长度为0.15微米的晶体管 栅长为90纳米的栅图形照片
100 m 头发丝粗细
30m
50m 30~50m (皮肤细胞的大小)
1m 1m (晶体管的大小)
90年代生产的集成电路中晶体管大小与人 类头发丝粗细、皮肤细胞大小的比较
特征尺寸
沟道 长度
N沟道MOS晶体管
CMOS集成电路(互补型MOS集成电路)： 目前应用最为广泛的一种集成电路，约占 集成电路总数的95%以上。
❖
栅极 源极
导体
绝缘体
栅极
栅极
n
n
p 掺杂半导体衬底
漏极
源极
漏极 源极
漏极
衬底
衬底
n 型MOS管
耗尽型电路符号
增强型电路符号
栅极 源极
导体 绝缘体
PMOS管工艺
CMOS 管工艺
❖
CMOS制造流程
❖ 场区 NMOS有源区 场区 PMOS有源区 场区
G
S
D
DGS
NN++
PP++
P-Si
N-Si Sub
集成电路制造工艺
❖图形转换：将设计在掩膜版(类似于照
相底片)上的图形转移到半导体单晶片上
❖掺杂：根据设计的需要，将各种杂质掺
杂在需要的位置上，形成晶体管、接触等
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层
❖间隙式扩散：杂质离子位于晶格间隙：
➢Na、K、Fe、Cu、Au 等元素 ➢扩散系数要比替位式扩散大6～7个数量级
杂质横向扩散示意图
固态源扩散：如B2O3、P2O5、BN等
利用液态源进行扩散的装置示意图
离子注入
❖离子注入：将具有很高能量的杂质离子射 入半导体衬底中的掺杂技术，掺杂深度由 注入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定
Vdd A
B Out
硅单晶片与加工好的硅片
❖
WAT: wafer acceptance Test (晶片验收测试)
❖集成电路设计与制造的主要流程框架
系 统 需 求 设计
掩膜版
单晶、外 延材料
芯片制 造过程
芯片检测 封装 测试
集成电路的设计过程：
功能要求
设计创意
+ 仿真验证
行为设计（VHDL）
杂质掺杂
❖掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
➢磷(P)、砷(As) —— N型硅 ➢硼(B) —— P型硅
❖掺杂工艺：扩散、离子注入
扩散
❖替位式扩散：杂质离子占据硅原子的位：
➢Ⅲ、Ⅴ族元素 ➢一般要在很高的温度(950～1280℃)下进行 ➢磷、硼、砷等在二氧化硅层中的扩散系数
❖集成电路：
❖Integrated Circuit，缩写IC
➢通过一系列特定的加工工艺，将晶体管、 二极管等有源器件和电阻、电容等无源 器件，按照一定的电路互连，“集成” 在一块半导体单晶片（如硅或砷化镓） 上，封装在一个外壳内，执行特定电路 或系统功能
封装好的集成电路
集成电路
•集成电路的内部电路
集成电路制造工艺
❖微电子学：Microelectronics
➢微电子学——微型电子学 ➢核心——集成电路 ➢关键词：氧化，扩散，光刻，
刻蚀，离子注入;MOSFET
关键词
❖Oxidation; Photolithography; Diffusion； Ion Implantation; CVD;Package.
❖制膜：制作各种材料的薄膜
图形转换：光刻
❖光刻三要素：光刻胶、掩膜版和光刻机
➢光刻胶又叫光致抗蚀剂，它是由光敏化合物、 基体树脂和有机溶剂等混合而成的胶状液体
➢光刻胶受到特定波长光线的作用后，导致其 化学结构发生变化，使光刻胶在某种特定溶 液中的溶解特性改变
❖正胶：分辨率高，在超大规模集成电路
工艺中，一般只采用正胶
否 行为仿真
是 综合、优化——网表
否 时序仿真
是 布局布线——版图
—设计业—
后仿真 是
Sing off
集成电路芯片设计过程框架
否
From 吉利久教授
芯片制造过程 —制造业—
用掩膜版 重复
20-30次
硅片
由氧化、淀积、离子注入或蒸发 形成新的薄膜或膜层 曝光 刻蚀 测试和封装
集成电路芯片的显微照片
❖负胶：分辨率差，适于加工线宽≥3m的
线条
正胶：曝光 后可溶
负胶：曝光 后不可溶
❖
图形转换：光刻
❖几种常见的光刻方法
➢接触式光刻：分辨率较高，但是容易造 成掩膜版和光刻胶膜的损伤。
➢接近式曝光：在硅片和掩膜版之间有一 个很小的间隙(10～25m)，可以大大减 小掩膜版的损伤，分辨率较低
➢投影式曝光：利用透镜或反射镜将掩膜 版上的图形投影到衬底上的曝光方法， 目前用的最多的曝光方式
图形转换：刻蚀技术
❖湿法腐蚀：
➢湿法化学刻蚀在半导体工艺中有着广泛 应用：磨片、抛光、清洗、腐蚀
➢优点是选择性好、重复性好、生产效率 高、设备简单、成本低
➢缺点是钻蚀严重、对图形的控制性较差
干法刻蚀
❖溅射与离子束铣蚀：通过高能惰性气体离子的物
理轰击作用刻蚀，各向异性性好，但选择性较差
❖等离子刻蚀(Plasma Etching)：利用放电产生的
游离基与材料发生化学反应，形成挥发物，实现刻 蚀。选择性好、对衬底损伤较小，但各向异性较差
❖反应离子刻蚀(Reactive Ion Etching，简称为 RIE)：通过活性离子对衬底的物理轰击和化 学反应双重作用刻蚀。具有溅射刻蚀和等离 子刻蚀两者的优点，同时兼有各向异性和选 择性好的优点。目前，RIE已成为VLSI工艺 中应用最广泛的主流刻蚀技术
栅极
栅极
p
p
n 掺杂半导体衬底
p 型MOS管
漏极
源极
漏极 源极
漏极
衬底
衬底
耗尽型电路符号
增强型电路符号
CMOS反相器电路图
它由一个NMOS晶体管和PMOS晶体管配对构成，两个 器件的漏极相连作为输出，栅极相连作为输入。NMOS 晶体管的衬底与它的源极相连并接地，PMOS晶体管的 衬底与它的源极相连并接电源。
接触式
光源
光学系统
接近式
投影式
掩膜版 光刻胶
硅片
三种光远紫外线(EUV) ➢电子束光刻 ➢X射线 ➢离子束光刻
图形转换：刻蚀技术
❖湿法刻蚀：利用液态化学试剂或
溶液通过化学反应进行刻蚀的方法
❖干法刻蚀：主要指利用低压放电
产生的等离子体中的离子或游离基 (处于激发态的分子、原子及各种原 子基团等)与材料发生化学反应或通 过轰击等物理作用而达到刻蚀的目的