电流镜负载的差分放大器设计
《IC课程设计》报告——模拟部分电流镜负载的差分放大器设计
摘要
在对单极放大器与差动放大器的电路中，电流源起一个大电阻的作用，但不消耗过多的电压余度。而且，工作在包河区的MOS器件可以当作一个电流源。
在模拟电路中，电流源的设计是基于对基准电流的“复制”，前提是已经存在一个精确的电流源可以利用。但是，这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流，这个基准电流再被复制，从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不收工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置，负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长，以减小由于边缘扩散所产生的误差。而且，短沟器件的阈值电压对沟道长度有一定的依赖性。因此，电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。
目录
1设计目标 (1)
2相关背景知识 (2)
3设计过程 (6)
3.1 电路结构设计 (6)
3.2 主要电路参数的手工推导 (6)
3.3 参数验证（手工推导） (7)
4 电路仿真 (9)
4.1 用于仿真的电路图 (9)
NMOS： (9)
PMOS (9)
整体电路图 (10)
4.2 仿真网表（注意加上注释） (10)
4.3 仿真波形 (13)
5 讨论 (17)
6 收获和建议 (17)
参考文献 (19)
1设计目标
设计一个电流镜负载的差分放大器，参考电路图如下：
2相关背景知识
据题目所述，电流镜负载的差分放大器的制作为0.35um CMOS 工艺，要求在5v 的电源电压下，负载电容为2pF 时，增益带宽积大于25MHz ，低频开环增益大于100，同时功耗和面积越小表示性能越优。
我们首先根据0.35um CMOS 工艺大致确定单个CMOS 的性能，即在一定值的W/L 下确定MOS 管在小信号模型中的等效输出电阻和栅跨导，然后记下得到的参数并将其带入到整体电路中计算，推导电流镜负载的差分放大器电路中的器件参数，例如，小信号模型的增益、带宽、功耗等，再分析是否满足题目中的各项指标的要求。若不满足，则依据摘要理所说的，调节晶体管的宽度，然后用调整后的参数进行仿真、验证，直到符合要求为止。
相关背景知识：
1. 差分式放大器
差分式放大器是由两个各项参数都相同的三端器件（包括BJT 、FET ）所组成的差分式放大电路，并在两器件下端公共接点处连接一电流源。差分式又分为差模和共模信号：输入电压Vid 为Vi1和Vi2的差成为共模电压；另外，若输入电压Vic 为VI1和Vi2的算术平方根，则称为共模电压。当输入电压是共模形式时，，即在两个输入端各加入相同的信号电压，在差分放大电路中，无论是温度变化，还是电源波动引起的变化，其效果相当于在两个输入端加入了共模信号，两输出端输出的共模电压相同，故双端输出时输出电压为零；当输入电压是差模形式时，即在电路的两个输入端各加一个大小相等、极性相反的信号电压，一管电流将增加，另一管电流则减小，所以在两输出端间有信号电压输出。而差分放大器正是利用共模输入的特点来克服噪声信号和零点漂移的。此题要求用双端差模信号输入，单端输出，相应的计算公式如下：
1. 差模输入电压：12
id i i v v v =-
2. 共模输入电压：()
122
i i ic v v v +=
3. 差模输出电压：
12
od o o v v v =-
4. 共模输出电压：12
2
o o oc v v v += 5. 双端输入——单端输出的差模电压增益：
2(2||
v
d m
d s d s
A g
r
r
=
6. 双端输入——单端输出的等效栅跨导：
m g = 222
ox W u C k
L ???? ? ?
?=
? ? ? ??
??
?
7. 双端输入——单端输出的等效输出电阻：
22221o ds D r r I ==
λ 44441
o ds D r r I ==
λ
8.
带宽公式：()2||41
2L o o BW C r r π=
9. 增益带宽积：2m
L g GBW C π=
10.NMOS 管电流公式：()()2
D n OX GS TH 1I C ()V V 12DS W V L
μ=
-+λ 11. 参数
1
L
λ∝
12. 当MOS 处于饱和区域时有如下：
()()2nCox D m GS TH GS TH W I g V V V V L ??===μ- ?-??
P 管和N 管中n μ需从lib 库文件中读取
2.
电流镜负载差分放大电路分析与设计
传统运算放大器的输入级一般都采用电流镜负载的差分对。如上图所示。
NMOS 器件M1 和M2 作为差分对管，P 沟道器件M4，M5 组成电流源负载。电流0 I 提
供差分放大器的工作电流。如果M4 和M5 相匹配，那么M1 电流的大小就决定了M4 电流的大小。这个电流将镜像到M5。如果GS 1 GS 2 V =V ，则Ml 和M2 的电流相同。这样由M5 通过M2 的电流将等于是OUT I 为零时M2 所需要的电流。如果GS 1 GS 2 V >V ，由于0 D 1 D 2 I = I + I ， D 1 I 相对D 2 I 要增加。D 1 I 的增加意味着D 4 I 和D 5 I 也增大。但是，当GS 1 V 变的比GS 2 V 大时， D 2 I 应小。因此要使电路平衡， OUT I 必须为正。输出电流OUT I 等于差分对管的差值，其最大值为0 I 。这样就使差分放大器的差分输出信号转换成单端输出信号。反之如果GS 1 GS 2 V 假设M1 和M2 差分对总工作在饱和状态，则可推导出其大信号特性。描述大信号性能的相应关系如下： 12ID GS GS V V V =-=- (7-1) 012D D I I I =+ (7-2) 式(7-1)中，ID V 表示差分输入电压。 上面假设了M1 和M2 相匹配。将式(7-1)代入(7-2)中得到一个二次方程，可解出 1D I 和2D I 分别为： 24 122 0012 00i 224D ID ID I I V V I I ??ββ=+- ??? (7-3) 24 1 2 2 002200i 224D ID ID I I V V I I ??ββ= -- ??? (7-4) 图7-2 是归一化的M1 的漏电流与归一化差分输入电压的关系曲线，也即是CMOS 差分放大器的大信号转移特性曲线。 图7-2 差分放大器大信号转移特性 该放大器的小信号特性参数等效跨导m g == 从图7-2 可以看出，在平衡条件下，M2 和M5 的输出电阻02r 、05r 分别为： 0220 12 D D r I I = 22=λλ (7-5) 055012 D D r I I = 55= λλ (7-6) 于是该放大器的电压增益为： ( )0502||V m A g r r == (7-7) 从公式(7-7)虽然可以说明在一定工艺条件下晶体管参数对其的影响，但是 实际上因为从输出管的漏端看到的输入阻抗最大只能达到100 K Ω ，如果该电路的输入跨导只有5mS ，那么这种结构能够提供的最大增益也只有40dB 。不能满足现在电子产品对电路的需要。其增益曲线见图7-3。 图7-3 基本的差分的增益特性 3设计过程 3.1 电路结构设计 电路由两部分构成：上方的双输入——单输出的差分放大电路，下方的MOSFET 镜像电流源。 3.2 主要电路参数的手工推导 按照题目要求，计算出电路各器件的尺寸。 题目要求：低频电压增益V A >100 增益带宽积GBW>25MHZ 负载电容L C =2PF 而()2||41 2L o o BW C r r π= 2m L g GBW C π= 所以()2||42L o o C r r π>=25410? 2m L g C π>25610? 而2 22 1 ds D r I = λ 4441ds D r I =λ 所以2244 1 D D >=610π 而在电路中，2D I =4D I ，那么就要算出2λ和 4λ。 而()()2 D n OX GS TH 1I C ()V V 12DS W V L μ= -+λ，故分别对NMOS 和PMOS 仿真可以得到()() 12 21 211=1D DS DS D W I L V V W I L ++λλ，故通过单管的仿真即可求出相应的λ，然后得出2D I 的范围。我们仿真得出的n=0.01647λ,p=0.02751λ,故2D I ->71.4323uA 。 然后从 2m L g C π>25610?可推出：m g >() 410π-。而 m g =2m g =且 2 2x 22ox W u C k L ??? ? ? ? = ? ? ? ?? ???。所以要求W,则得出2x ox u C ，而在仿真以后我们仿真后发现0.35um 工艺的2x ox u C 为2.04? () -410 ，故2 W L ?? ? ? ?? ?>3.38。 3.3 参数验证（手工推导） 根据上节的电路器件尺寸，通过手工推导出电路要求设计的各项指标。 并将计算出来的指标与要求进行对比。如果实际电路未能达到设计要求，则还需返回上一节的计算和推动过程，直至所设计电路符合题目要求。 取 2 W L ?? ? ? ?? ?=12，则有2 2x 22ox W u C k L ???? ? ? = ? ? ? ?? ???，所以 () 321.2210k -=?。取 270D I A = μ，则 () -4210m g =?，故增益带宽积为 2 =41.702m L g G B W M H Z C π=>25MHZ ，满足题目要求。 取 270D I A =μ， 则5 2244 1 2||4= =3.2510D D ro ro ?，故 () 42||41 =24.48102L o o BW C r r π=?，所以 =170.34V A >100，满足要求： 全部性能都满足要求。 但是为了使性能更好，我们不断修改参数，反复返回上一节的计算和推动过程，并进行多次仿真，最终得到了满足题目中的性能指标要求并使面积很小的器 件参数是：2 W L ?? ? ? ?? ?=10， 2144D I A =μ，则根据公 式2m g =， 2 2x 22ox W u C k L ???? ? ? = ? ? ? ?? ???可计算 出() -4210 m g =?，故 2 =60.962m L g GBW MHZ C π= >25MHZ 。 然后 522 4 412||4==1.5 D D ro ro ?，故()42||41 =50.30 102 L o o BW C r r π= ?，所以 =121.19V A >100,满足性能要求。 4 电路仿真 4.1 用于仿真的电路图NMOS： PMOS 整体电路图 4.2 仿真网表（注意加上注释） 仿真NMOS单管特性的网表为： * Project N * Innoveda Wirelist Created with Version 6.3.5 * Inifile : * Options : -f -d -# -m -z -x * Levels : * .LIB 'c:\synopsys\CMOS_035_Spice_Model.lib' TT *0.35umCMOS工艺元件库的调用路径 M1 1 2 0 0 N_33 L=1UM W=4UM *NMOS的d在节点1，g在节点2，s在节点0,衬底在节点0，型号是33，长为1um，宽为4um VGS 2 0 4V *GS分别在节点2和节点0，且VGS=4V VDS 1 0 5V *DS分别在节点1和节点0，且VDS=5V .DC VDS 0 6 0.2 *以直流形式从0到6每间隔0.2采一个VDS .PRINT DC i(m1) *显示直流电流i的波形 .op * DICTIONARY 1 * GND = 0 *.OPTIONS INGOLD=2 .option list node post .END 仿真PMOS单管特性的网表为： * Project P * Innoveda Wirelist Created with Version 6.3.5 * Inifile : * Options : -f -d -# -m -z -x * Levels : * .LIB 'c:\synopsys\CMOS_035_Spice_Model.lib' TT *0.35umCMOS工艺元件库的调用路径 M1 1 2 0 0 P_33 L=1UM W=4UM *PMOS的d在节点1，g在节点2，s在节点0,衬底在节点0，型号是33，长为1um，宽为4um VGS 2 0 -4V *GS分别在节点2和节点0，且VGS=-4V VDS 1 0 -5V *DS分别在节点1和节点0，且VDS=-5V .DC VDS 0 -10 0.2 *以直流形式从-10到0每间隔0.2采一个VDS .PRINT DC i(m1) *显示直流电流i的波形 .op * DICTIONARY 1 * GND = 0 *.OPTIONS INGOLD=2 .option list node post .END 由于有电路图直接生成的网表并不能用于Hspice仿真，还需要进行一些修改，如加上元件库、修改“.OPTION”后面的内容、加上仿真激励和最终观看的节点电路参数名称等。故最后用于Hspice仿真整体电路的网表为： * Project ll * Innoveda Wirelist Created with Version 6.3.5 * Inifile : * Options : -f -d -# -m -z -x * Levels : * .lib 'D:\vf\CMOS_035_Spice_Model.lib' tt *0.35umCMOS工艺元件库的调用路径 Vdd 2 0 5V *正电源电压在节点2和0之间，且电压为直流5V Vss 8 0 -5v *负电源电压在节点8和0之间，且电压为直流-5V COUT 3 0 2PF *负载电容在节点3和0之间，且值为2PF MP1 4 4 2 2 P_33 L=1U W=1U *P1MOS管的d在节点4，g在节点4，s在节点2，衬底在节点2，33是该MOS 管的型号，长为1um，宽也为1um。 MP2 3 4 2 2 P_33 L=1U W=1U *P2MOS管的d在节点3，g在节点4，s在节点2，衬底在节点2，33是该MOS 管的型号，长为1um，宽也为1um。 MN1 4 5 6 6 N_33 L=1U W=10U *N1MOS管的d在节点4，g在节点5，s在节点6，衬底在节点6，33是该MOS 管的型号，长为1um，宽为10um。 MN2 3 1 6 6 N_33 L=1U W=10U *N2MOS管的d在节点3，g在节点1，s在节点6，衬底在节点6，33是该MOS 管的型号，长为1um，宽为10um。 MN4 6 7 8 8 N_33 L=1U W=1U *N4MOS管的d在节点6，g在节点7，s在节点8，衬底在节点8，33是该MOS 管的型号，长为1um，宽为1um。 MN3 7 7 8 8 N_33 L=1U W=1U *N3MOS管的d在节点7，g在节点7，s在节点8，衬底在节点8，33是该MOS 管的型号，长为1um ，宽为1um 。 Ibias 0 7 DC=144UA *镜像电流源的输入电流在节点0和7之间，直流值为144uA V1I104 1 0 DC=0 AC=1V *在节点1和节点0之间输入的直流电压源的值为1V V1I91 5 0 0V *在节点5和节点0之间输入的直流电压源的值为0V .AC dec 10 1K 10MEG *采用交流分析，从1KHZ 到1MHZ ，每10倍频采10个点 .PRINT VDB(3) *以分贝为单位显示节点3的电压值 .op * DICTIONARY 1 * GND = 0 .OPTIONS LIST NODE POST .END 4.3 仿真波形 宽长比为4的NMOS 的单管仿真波形： 用波形上标出的那两点根据公式()() 12 21 211=1D DS DS D W I L V V W I L ++λλ（注意：VDS 应取绝对值）计算 出P 管的 λ=0.02751. 仿真得出的数据如下： subckt element 0:m1 model 0:n_33 region Saturati id 59.0529u ibs -1.220e-20 ibd -2.0137f vgs 1.0000 vds 5.0000 vbs 0. vth 649.0192m vdsat 309.2478m beta 859.8757u gam eff 703.3935m gm 286.8670u gds 9.6295u gmb 103.9145u cdtot 4.5668f cgtot 21.1318f cstot 30.6363f cbtot 20.9675f cgs 17.3549f cgd 718.6948° 因为ms g DS V =β，且ms g =x ox W u c L ??=β ???,所以 () m x ox GS T g u c W V V L =-。再直接由公式()m x ox GS T g u c W V V L ?= -计算出x ox u c ?=2.04( ) -410? 宽长比为4的NMOS 单管的仿真波形： 用图中所标示出的两点根据公式 () () 12 2 1 21 1 =1 D DS DS D W I L V V W I L + + λ λ计算出NMOS的 λ =0.01647。 仿真得到的数据如下所示： subckt element 0:m1 model 0:p_33 region Saturati id -1.420e-04 ibs 4.877e-19 ibd 1.118e-08 vgs -2.000e+00 vds -5.000e+00 vbs 0. vth -8.475e-01 vdsat -1.001e+00 beta 2.118e-04 gam eff 3.505e-01 gm 2.039e-04 gds 2.561e-06 gmb 3.877e-05 cdtot 4.120e-15 cgtot 1.792e-14 cstot 2.563e-14 cbtot 1.661e-14 cgs 1.590e-14 cgd 5.294e-16 然后因为ms g DS V =β，且ms g =x ox W u c L ??=β ???,所以 () m x ox GS T g u c W V V L =-，再根据公式()m x ox GS T g u c W V V L ?= -计算出N 管的x ox u c ?=-4.43()-510?。 整体电路仿真的波形如下图所示： 在图中可以看到中频带的增益为40.3db ，fH=33.95MHZ ，满足题目中的指标要求，并且面积很小。 仿真得到的参数为： subckt element 0:mp1 0:mp2 0:mn1 0:mn2 0:mn4 0:mn3 model 0:p_33 0:p_33 0:n_33 0:n_33 0:n_33 0:n_33 region Saturati Saturati Saturati Saturati Saturati Saturati id -73.0477u -73.0477u 73.0477u 73.0477u 146.0953u 144.0000u ibs 4.810e-19 4.810e-19 -1.316e-20 -1.316e-20 -6.117e-20 -6.030e-20 ibd 13.6994f 13.6994f -2.1174f -2.1174f -662.8755a -393.0403a vgs -2.9234 -2.9234 939.0857m 939.0857m 2.4080 2.4080 vds -2.9234 -2.9234 3.0157 3.0157 4.0609 2.4080 vbs 0. 0. 0. 0. 0. 0. vth -883.5904m -883.5904m 655.5127m 655.5127m 604.5963m 605.0418m vdsat -1.6748 -1.6748 261.3564m 261.3564m 1.1759 1.1757 beta 41.0553u 41.0553u 1.7577m 1.7577m 131.9767u 131.9678u gam eff 350.4870m 350.4870m 703.3935m 703.3935m 703.3941m 703.3941m gm 55.2858u 55.2858u 446.9920u 446.9920u 123.6864u 121.9343u gds 3.0253u 3.0253u 1.1727u 1.1727u 1.6612u 2.0334u gmb 10.7829u 10.7829u 163.1524u 163.1524u 42.2528u 41.8515u cdtot 1.4329f 1.4329f 10.2119f 10.2119f 1.1672f 1.3546f cgtot 4.8447f 4.8447f 41.9087f 41.9087f 4.5501f 4.5512f cstot 6.2189f 6.2189f 61.6284f 61.6284f 5.9252f 5.9260f cbtot 5.5444f 5.5444f 41.7235f 41.7235f 5.4130f 5.5979f cgs 3.6486f 3.6486f 35.3279f 35.3279f 3.1121f 3.1132f cgd 115.3669a 115.3669a 1.4636f 1.4636f 125.2040a 126.3313a 5 讨论 设计参数的各项对比如下： 6 收获和建议 本次的IC课程设计使我受益匪浅。 大二下我们已经深入的学习过《模拟电子技术基础》和《微电子器件与IC 设计基础》这两门课程的理论知识了，但是对于实践方面的知识我们一无所知。感谢有这门课程，使我们学会将课堂上的纯理论知识变成生活中实用的部分。 我谈谈我做课设的感受吧。刚看到题目——一张图，几个指标就构成了题 目的全部时，完全不知道从何下手。然后就通过各个渠道打听我们这个题目的用意。还好，有前人做过相关的题目，我们就仔细的找相关的资料，看到底题目的用意是什么。通过不断的努力，我们终于了解了相关的背景知识以及理论知识，正准备着手开始做的时候，突然发现老师要求使用的软件都是以前从来没用到过的，于是又开始另一轮对软件的使用方法的搜索。很可惜，找不到具体的相关知识，甚至我们在安装viewlogic 软件时，都出现了问题，安上去以后根本就用不了。我们只好等着第一次答疑。可是，令我们很郁闷的是，学长的软件使用知识是准备第二次答疑才讲，我们只好先搁置了。第二次答疑听了助教的讲解后，还不是十分明白，但是助教给了我们相关的教程。毕竟是一种全新的软件，一种全新的语言，所以我们花了很长的时间来熟练软件的使用。软件熟悉后，我们就开始有条不紊地进行了。 我们在进行胆管方阵的过程中遇到了一个问题，就是我们仿真出来的PMOS 的沟道长度调制系数居然全是负数。我们分析了我们使用的公式，发现它就应该是负数，因为PMOS 的VDS<0，而求λ使用的公式是： ()() 12 21 211=1D DS DS D W I L V V W I L ++λλ，可以看出计算是没有问题的。可是，为什么与理论值不符呢？苦恼了很久，终于在助教那儿找到了答案。他说，这里的VDS 应该用绝对值来算。但是为什么要用绝对值来算呢，理论依据是什么，我还是不太清楚。 除了这个问题，其它的我们进行得很顺利。可是在进行检验时，却发现很多数据都不对劲，像栅源跨导gm 这个参数，我刚开始用的是在将宽长比取了一个值后，通过仿真结果得到要求gm 的相关参数，如u 、cox 等，然后就把这些定值给邱出来了。但是，我根本没有发现，我们用的是整体仿真电路仿的，而在CMOS 的双输入——单输出的差分放大电路里，只能求出N2管的值。结果，我就用一个仿真电路将P 、N 管的u.cox 都求出来了，然后就用的这组数据进行的计算。最后发现仿真出来的指标和我手工计算的所有指标都相差非常远，就觉得有问题了。当我再次仔细认真的看差分放大电路时我才明白过来，用差分放大电路求的只能是T2管的参数。于是，我们就在单管的仿真里重新计算了参数，总算与仿真值有一定的相关性了。最后也经过不断的修改参数，不断的计算，终于理论和仿真都达到了要求，而且性能还很好。 但是我总觉得我的课设还没有结束，因为其中还有很多未知的东西等着我去深究，还有viewlogic 和Hspice 两款强大的软件等着我去深入的了解他们的使用方法，和适用的范围。这次课设通过不断的计算不断的修改参数来调整性能，不仅使我的理论知识得到了加强，还使我分析问题、思考问题和解决问题的能力得到了加强，而且提高了我理论联系实际的能力，培养了我认真、仔细的好习惯。 参加全国大学生电子设计大赛的同学们加 油了！ 低频功率放大器设计与总结报告 作者：王汉光 一、任务 设计并制作一个低频功率放大器，要求末级功放管采用分立的大功率MOS 晶体管。 二、要求 1．基本要求 （1）当输入正弦信号电压有效值为5mV时，在8Ω电阻负载（一端接地）上，输出功率≥5W，输出波形无明显失真。 （2）通频带为20Hz～20kHz。 （3）输入电阻为600Ω。 （4）输出噪声电压有效值V0N≤5mV。 （5）尽可能提高功率放大器的整机效率。 （6）具有测量并显示低频功率放大器输出功率(正弦信号输入时)、直流电源的供给功率和整机效率的功能，测量精度优于5%。 2. 发挥部分 （1）低频功率放大器通频带扩展为10Hz～50kHz。 （2）在通频带内低频功率放大器失真度小于1%。 （3）在满足输出功率≥5W、通频带为20Hz～20kHz的前提下,尽可能降低输入信号幅度。 （4）设计一个带阻滤波器，阻带频率范围为40～60Hz。在50Hz频率点输出功率衰减≥6dB。 （5）其他。 摘要： 本系统采用了NE5534p作为前级的电压放大电路来给低通功率放大电路提供输入电压，通过低通功率放大电路将功率放大，由双踪示波器对整个系统的输入输出端进行监测，调节可变电阻，使输出波形无明显失真，从而使输出功率达到指定的输出功率要求。输入的频率范围为20Hz~20kHz。 一．概述： 本系统通过信号发生器输入电压为5mV，频率在20Hz~20kHz范围内的信号，对信号进行功率放大，低通功率放大器模块由+/-15V的直流电源提供，通过前级放大电路将输入电压放大，再由低通功率放大电路进行功率放大。在此期间，用示波器监测低通功率放大模块的输入输出端，观察波形是否失真，以及测量最大最小不失真频率。 二．系统工作原理及分析： 此系统由三部分组成，分别为电源模块、前级放大模块、低频功率放大模块。 如图所示： 目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12) 采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端 大功率功率放大器电路设计 大功率功率放大器电路设计 一. 设计理念及实现方式 (1)能推4Ω、2Ω等双低音的“大食”音箱以及专业类大粗音圈的各类专业箱。 (2)要省电、噪声小，发热量小。 (3)音质要好，能适合家居使用和专业使用。 第一点的实现就是要有大的推动功率。由于目前居室客厅面积有不断扩大的趋势，100W ×2以下功放已显得有些“力不从心”，所以本功放设计为4ΩQ 时360W ×2，2Ω时720W ×2。 第二点的实现就是电路工作在静态时的乙类小电流，靠大水塘级电容和电阻进行滤波降噪，使功放级噪声极小。而电路的工作状态又决定了电路元件的发热量很小，与一般乙类电路相当。配备的大型散热系统是为了应付连续大功率、低阻抗输出时的安全、可靠。 第三点的实现是本功放板的主要目标。目前公认的是：甲类、MOS、电子管音质好，所以本功放要达到甲类、MOS、电子管的音质。 二.大功率输出的实现 要实现大功率，首先是电源容量要大。本功放配置的电源是在截面积为35mm ×60mm的环形铁心上绕制的环牛。一次侧为1.0mm线绕484圈，二次侧为1.5mm双线并绕100圈。 整流为两只40A全桥做双桥整流，滤波为4只47000 uF电容 2只2.7kΩ电阻并接在正负电源上，使电压稳定在±62V。如电压过高可减小电阻到2.2kΩ，过低可加大电阻到3kΩ，功率用3W以上的。 除电源外，要实现大功率输出，特别是驱动“大食”音箱，要求功放输出电流能力要强，本功放每声道选用6对2SD1037管做准互补输出，可驱动直流电阻低达0.5Ω的“大食”音箱。所以4Ω时360W×2、2Ω时720W×2是有保障的。 三. 甲类、MOS、电子管音质的实现 目前人们公认的甲类、MOS、电子管的音质最好，所以本功放电路设计动态时工作于甲类的最佳状态，偏流随信号大小而同步增减，所以音质是有技术保障的。而在此工作状态下，即使更换几只一般的MOS管，对音质的提高也不明显。下面给出其原理图，如图1所示。从图1上可见到本原理图相当简洁，比一般乙类或甲乙类准互补电路还节省元件。而通过在电路板上改变一只电阻的接法就可方便地在本电路与准互补乙类或甲乙类之间变换。 四.绿色环保概念的实现 对本功放来说，实现低耗电、低噪声污染、低热辐射污染是通过以下措施实现的： (1)本功放空载时只有小电流级工作，而功率管基极电压只有0.45V，基本上是截止的，所以比一般乙类耗电少，属节电型功放。 功放与音箱的功率配置 在专业扩声领域里，音响器材的配置是十分考究的，其中功放与音箱的配置是最重要的，虽然，一些音箱生品使用说明中向用户推荐了所配功放的具体牌号或型号，但还是有局限性，因为用户经常面对诸多型号的功放，无从下手。 功放与音箱的配置所涉及的方面很多，例如功放牌号、功率管类型的选择及低灵敏度音箱应配置哪种功放等。功放与音箱的具体配置，一般来说与设计人员的经验、爱好、听音习惯等因素有关，很难找到一个统一的标准。有时我们会遇到一些用户或设计人员为了节省开支常给音箱配置较小功率的功放，有些用户又为了所谓的“功率储备充足”给音箱配置很大功率的功放。显然，这样做都是不合适的。重要的是，这样配置会给设备造成损坏。在功放与音箱配置中，功放功率的确是关键，也就是说，功放功率的确定原则应该是统一的。 大家都知道，在进行厅堂声学设计后，需要根据一系列计算确定音箱功率，然后再由音箱功率确定功放功率，但是究竟两者功率如何选配才能达到最佳匹配呢？ 首先，在人耳听域的20Hz~20kHz内，真正集中大量能量的音乐信号一般在中、低、频段，而高频段能量仅相当于中、低频段能量的1/10。所以，一般音箱高音损失的功率比低音喇叭低得多，以求高低音平衡；而功放好比一个电流调制器，它的输入音频信号的控制下，输出大小不同的电流给音箱，使之发生大小不同的声音，在一定阻抗条件下，要想让标称功率为200W的功放达到400W或几倍的输出其实很容易，只是功放的失真（THD）将会大大地增加，这种失真主要产生在中、低频信号中的高频谐波，其失真越大，高频谐波能量就越大，而这些高频失真信号都将随高频音乐信号一同进入高音头，这就是为什么小功率功放推大音箱会发生烧高音头的原因。而在不少人的概念里，只要功放功率大，就有可能烧音箱。虽然有些功放没有失真指示，但由于设备配置已经先天不足，失真有可能在使用中时有发生，这时失真指示已失去意义。况且，由于使用者的经验和素质的限制，功放的失真往往容易被忽略。 其次，功放与音箱的功率配置与目标响度以及所使用场合也有一定的关系。在一定目标响度下，应该让音乐信号的动态在每件器材上都能得到充分的保证，如果功放功率太大，其增益设置很小时，响度已达到要求，但这时功放的增益就限制了信号的动态范围。所以，功放功率不能太大；否则，既然浪费开支，又会带来响度和音乐动态无法兼顾以及音箱负荷过重的麻烦。根据以往经验，一般语言、音乐扩音场所和大动态的迪厅等场所是有区别的。有一般扩音场所信号起伏小，不需要功放长时间或很快提供很大电流给音箱，所以功放功率应该比要求强劲有力的大动态扩音场所的功率要小；另外，所谓的“功率储备”也应该针对音箱而言，值得注意的是，功放的选定必须由音箱决定，不应该有“功率储备”的概念去配置功放。换句话说，在一定的目标响度下，音箱可以比设计值大一些，以备不同用途，而功放的功率应该严格由音箱决定，没有太大的灵活性。 总之，功放与音箱功率配置的具体标准应该是：在一定阻抗条件下，功放功率应大于音箱功率，但不能太大。在一般应用场所功放的不失真率应是音箱额定功率 全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择 运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 低噪声前置放大器电路的设计方法 收藏此信息打印该信息添加：不详来源：未知 前置放大器在音频系统中的作用至关重要。本文首先讲解了在为家庭音响系统或PD A设计前置放大器时，工程师应如何恰当选取元件。随后，详尽分析了噪声的来源，为设计低噪声前置放大器提供了指导方针。最后，以PDA麦克风的前置放大器为例，列举了设计步骤及相关注意事项。 前置放大器是指置于信源与放大器级之间的电路或电子设备，例如置于光盘播放机与高级音响系统功率放大器之间的音频前置放大器。前置放大器是专为接收来自信源的微弱电压信号而设计的，已接收的信号先以较小的增益放大，有时甚至在传送到功率放大器级之前便先行加以调节或修正，如音频前置放大器可先将信号加以均衡及进行音调控制。无论为家庭音响系统还是PDA设计前置放大器，都要面对一个十分头疼的问题，即究竟应该采用哪些元件才恰当？ 元件选择原则 由于运算放大器集成电路体积小巧、性能卓越，因此目前许多前置放大器都采用这类运算放大器芯片。我们为音响系统设计前置放大器电路时，必须清楚知道如何为运算放大器选定适当的技术规格。在设计过程中，系统设计工程师经常会面临以下问题。 是否有必要采用高精度的运算放大器？ 输入信号电平振幅可能会超过运算放大器的错误容限，这并非运算放大器所能接受。若输入信号或共模电压太微弱，设计师应该采用补偿电压(Vos)极低而共模抑制比(CMRR)极高的高精度运算放大器。是否采用高精度运算放大器取决于系统设计需要达到多少倍的放大增益，增益越大，便越需要采用较高准确度的运算放大器。 运算放大器需要什么样的供电电压？ 这个问题要看输入信号的动态电压范围、系统整体供电电压大小以及输出要求才可决定，但不同电源的不同电源抑制比(PSRR)会影响运算放大器的准确性，其中以采用电池供电的系统所受影响最大。此外，功耗大小也与内部电路的静态电流及供电电压有直接的关系。 输出电压是否需要满摆幅？ 低供电电压设计通常都需要满摆幅的输出，以便充分利用整个动态电压范围，以扩大输出信号摆幅。至于满摆幅输入的问题，运算放大器电路的配置会有自己的解决办法。由于前置放大器一般都采用反相或非反相放大器配置，因此输入无需满摆幅，原因是共模电压(Vcm)永远小于输出范围或等于零(只有极少例外，例如设有浮动接地的单供电电压运算放大器)。增益带宽的问题是否更令人忧虑？ 是的，尤其是对于音频前置放大器来说，这是一个非常令人忧虑的问题。由于人类听觉只能察觉大约由20Hz至20kHz频率范围的声音，因此部分工程师设计音频系统时会忽略或轻视这个“范围较窄”的带宽。事实上，体现音频器件性能的重要技术参数如低总谐波失真(TH D)、快速转换率(slew rate)以及低噪声等都是高增益带宽放大器所必须具备的条件。 图1，建议选用的放大器 深入了解噪声 在设计低噪声前置放大器之前，工程师必须仔细审视源自放大器的噪声，一般来说，运算放大器的噪声主要来自四个方面： 热噪声(Johnson)：由于电导体内电流的电子能量不规则波动产生的具有宽带特性的热噪声，其电压均方根值的正方与带宽、电导体电阻及绝对温度有直接的关系。对于电阻及晶体 专业课程设计任务书 第一周课题（四选一） 1．1M调幅接收机设计 要求：中心频率f0=1MHz，低频信号频率f m=10kHz。 2．锁相频率合成器设计 要求：锁相环使用C4046芯片，频率范围为10k~100k，步进10k。 3．LC低通滤波器设计 要求：设计一五阶Butterworth低通滤波器，截止频率为1.6MHz，输入、输出阻抗为50Ω 4．差分编码器（码发生器和编码器）设计 要求：码发生器输出一n=4的m序列伪码，码元传输速率10kB 第二周课题（三选一） 5．FSK调制解调系统设计 要求：码元传输速率1kB，载波频率分别为300kHz和600kHz 6．高频小信号放大器设计 要求：中心频率f0=1MHz，通频带30kHz<2Δf0.7<50kHz，电压增益不低于15dB 7．高频LC振荡电路设计制作 要求：（1）设计一个LC正弦波振荡电路 （2）电路采用单电源12V （3）可采用考毕兹，克拉波或西勒振荡器电路稳定输出频率 （4）振荡频率在1-2MHz连续可调 （5）在频率范围内输出峰峰值大于4V且无明显失真 课题一 课程设计报告内容索引 内容页码 1、课程设计题目 (5) 2、主要技术指标（电路功能及其精度等） (5) 3、方案论证及选择 (5) 4、系统组成框图 (8) 5、单元电路设计及说明 (9) 6、总体电路图 (10) 7、元器件列表 (10) 8、总结 (10) 9、参考文献 (11) 一、课程设计题目 差分编码器设计 要求：码发生器输出N=4的序列伪码，码元传输速率10KB 二、主要技术指标 1、码发生器输出n=4的序列伪码 2、码元传输速率为10KB 三、方案论证及选择 方案一 1基本原理： DQPSK（Differential QuadriPhase-Shift Keying，差分四相正交相移健控）是在QPSK（四相正交绝对调相）的基础上作的改进，它克服了QPSK信号载波的相位模糊问题，用相邻码元之间载波相位的相对变化来表示两位二进制数字信息。常用的DQPSK系统的方框图如图1所示，信息源来的信码先通过串/并变换电路分成两路并行二进制信号，再送入差分编码器实现两路二进制（即四进制）的差分编码。由于格雷码有其自身的优点，即判决接收到一个信号码元时，如发生错误，最容易判为它相邻的信号码元，即最多错一比特，所以送入QPSK四相绝对调制器要用格雷码。由于差分编码器是对自然二进制作差分编码，所以要在差分编码器和QPSK调制器之间做一个二－格变换电路，把双比特自然二进制码变换为双比特格雷码，再输入QPSK调制器。 课程名称：电路与电子技术实验Ⅱ指导老师：成绩：__________________ 实验名称：仪用放大器的应用电路设计类型：___________________同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填） 三、主要仪器设备（必填）四、操作方法和实验步骤 五、实验数据记录和处理六、实验结果与分析（必填） 七、讨论、心得 一、实验目的和要求 1.学习并了解仪用放大器与运算放大器的性能区别。 2.掌握仪用放大器的电路结构及设计方法。 3.掌握仪用放大器的测试方法。 4.学习仪用放大器在电子设计中的应用。 二、实验内容和原理 1. 仪用放大器 仪用放大器是一种精密差动电压放大电路。 在实际的生产生活中，实际的信号获取单元经常需要面对强噪声背景下的微弱信号，这些强噪声将以共模的形式进入测量单元。虽然运放具有共模抑制比，但信号电压和共模电压一起被传送到输出端，将降低放大器的有效输出范围。 2.基本差动放大器与带输入缓冲的差动放大器 基本差动放大器：带输入缓冲的差动放大器： 3.标准的三运放构成的仪用放大器 造成差动放大器误差的两个主要因素为：运算放大器的参数和电阻器匹配的精确度。 若在输入运算放大器周围增加匹配电阻，把增益设臵放在前端实现，就构成了仪用放大器。 仪用放大器的传输函数为： 运放A1、A2 为同相差分输入方式。同相输入可以大幅度提高电路的输入阻抗，减小电路对微弱输入信号的衰减；差分输入可以使电路只对差模信号放大，而对共模输入信号只起跟随作用，来提高共模抑制比。 4.单片仪用放大器 5.双孔梁应变式传感器 力传感器单元是这个实验的传感器，为信号输入部分。它内部含有由4个全桥电路。 2.5Gb/s和 3.125Gb/s速率级CMOS限幅放大器* 胡艳，王志功**，冯军，陶蕤 （东南大学射频与光电集成电路研究所，南京市四牌楼2号，210096） 摘要：本文采用TSMC 0.35μm CMOS工艺实现了可用于SONET/SDH 2.5Gb/s和3.125Gb/s 速率级光纤通信系统的限幅放大器。通过在芯片测试其输入动态范围超过40dB，输出摆幅为400mVp-p，功耗250mW，含信号丢失检测功能，可以满足商用化光纤通信系统的使用标准。 关键字：光纤通信，限幅放大器，CMOS工艺，SONET/SDH Design of CMOS Limiting Amplifier for SDH 2.5Gb/s and 3.125Gb/s Systems HU Yan, WANG Zhi-gong, FENG Jun, TAO Rui (Institute of RF- & OE-IC’s, Southeast University, Nanjing 210018,China) Abstract: In this paper, a limiting amplifier was realized in TSMC 0.35μm CMOS technology for the use of SDH 2.5 Gb/s and 3.125 Gb/s systems. Evaluated via on-wafer testing, this limiting amplifier offers an input dynamic range of more than 40dB, provides a constant output 400mVp-p and includes a module of loss detection. Therefore, this limiting amplifier can meet the requirement of optical communication system. Key words: optical communication; limiting amplifier; CMOS technology; SONET/SDH 1引言 随着人们对信息服务的种类和质量要求的不断提高，同步光纤网/同步数字序列（SONET/SDH）应运而生并不断发展。光纤通信具有很多其它通信方式不可比拟的优点，例如：成本低，可靠性高，通信容量大等。目前2.5Gb/s的系统已得到普遍应用。 在光纤通信系统中，限幅放大器（LA）具有广泛的应用：首先，可用于含无源滤波器的时钟恢复电路中，以抑制由于输入信号码型不同而引起的时钟信号的幅度变化；其次，可用于光接收机的主放大器；第三，可用作数据和时钟处理电路的输入输出缓冲部分。目前主要采用GaAs或双极性硅工艺生产[1]。 CMOS工艺虽不具有GaAs或双极性硅工艺的速度优势，但随着CMOS工艺的不断发展，CMOS工艺已经达到比较高的速率。根据仿真结果0.35μm、0.25μm和0.18μm 工艺的特征频率分别为13.5GHz、18.6GHz 和49GHz。因此采用CMOS工艺设计高速的限幅放大器具有良好的前景。 全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择 运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω = 电流镜负载的差分放大器设计 摘要 在对单极放大器与差动放大器的电路中，电流源起一个大电阻的作用，但不消耗过多的电压余度。而且，工作在饱和区的MOS器件可以当作一个电流源。 在模拟电路中，电流源的设计是基于对基准电流的“复制”，前提是已经存在一个精确的电流源可以利用。但是，这一方法可能引起一个无休止的循环。一个相对比较复杂的电路被用来产生一个稳定的基准电流，这个基准电流再被复制，从而得到系统中很多电流源。而电流镜的作用就是精确地复制电流而不受工艺和温度的影响。在典型的电流镜中差动对的尾电流源通过一个NMOS镜像来偏置，负载电流源通过一个PMOS镜像来偏置。电流镜中的所有晶体管通常都采用相同的栅长，以减小由于边缘扩散所产生的误差。而且，短沟器件的阈值电压对沟道长度有一定的依赖性。因此，电流值之比只能通过调节晶体管的宽度来实现。而本题就是利用这一原理来实现的。 一、设计目标（题目） (3) 二、相关背景知识 (4) 1、单个MOSTFET的主要参数包括： (4) 三、设计过程 (5) 1、电路结构 (5) 2、主要电路参数的手工推导 (6) 3、参数验证（手工推导） (7) 四、电路仿真 (7) 1、NMOS特性仿真及参数推导 (7) 2、PMOS特性仿真及参数推导 (10) 3、最小共模输入电压仿真 (12) 4、电流镜负载的差分放大器特性仿真及参数推导 (14) 五、性能指标对比 (18) 六、心得 (18) 一、设计目标（题目） 电流镜负载的差分放大器 设计一款差分放大器，要求满足性能指标： ● 负载电容pF C L 1= ● V VDD 5= ● 对管的m 取4的倍数 ● 低频开环增益>100 ● GBW(增益带宽积)>30MHz ● 输入共模范围>3V ● 功耗、面积尽量小 参考电路图如下图所示 设计步骤： 1、仿真单个MOS 的特性，得到某W/L 下的MOS 管的小信号输出电阻和跨导。 2、根据上述仿真得到的器件特性，推导上述电路中的器件参数。 3、手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输入共模范围。 什么是限幅器 微波限幅器是一种自控衰减器, 是一种功率调制器件。当信号输入功率较小时无衰减通过，当输入功率增大到超过某一值时，衰减会迅速增大，这一功率值称为门限电平，输入功率超过门限电平后，输出功率不再增加。实际工作中，限幅器基本上都是为整机需要而专门设计的。常用于微波扫频信号源或相位检测系统中，使输出信号幅度保持稳定。功率限幅器设计用于通信、遥感、雷达系统和高频仪器领域电子元件的输入保护。它针对不同的工作频率、需承受的微波功率、微波脉冲宽度、占空比等要求进行设计.微波限幅器通常用在接收机的放大器或混频器的前面保护它们，免受强信号的影响而烧毁。在扫频仪或测相系统中可使输出幅度保持恒定。限幅器一般由输入端口和输出端口上的隔直流电容器和集成式二极管限幅器电路组成。集成电路包含着透过50欧姆传输线并联的平面掺杂阻挡层(PDB)或Schottky二极管。限幅器在低输入电平时有很低的插入损耗和线性特性，可提供对瞬态或短时间过载的保护。它们有很低的插入损耗和回波损耗，可为您的设备提供安全保护，避免因过大射频功率、直流电压瞬变或静电放电(ESD)导致损坏。 微波限幅器主要参数定义 1.限幅电平：限幅器开始限幅时的功率值。 2.插入损耗：输入电平低于门限电平时输入信号损耗，一般在-10dBm 下测试。 3.承受功率：能承受的最大输入功率（脉冲功率，脉冲平均功率，连续波功率）。 4.恢复时间：以输入脉冲终止开始，到限幅器损耗比插入损耗大3dB为止的时间。 限幅器原理是什么? 理想限幅器是一个无记忆的非线性电路。理想限幅器应具有放大和限幅的双重功能，且要求其放大量为无穷大、限幅是瞬时的。通常限幅器是由非线性限幅器件和一个带通滤波器组成，调频波通过它时，首先由非线性器件将其超过限幅电平E的那部分幅度切去，然后经带通滤波器滤出其基波分量，以使输出电压的频率仍和输入的频率一致。实际设计中，我们采用在一个近似中频带宽的限幅器中加入适量的正反馈，就能够明显地改善它的削弱比，起到几级无正反馈但其它结构相同的限幅器的作用。 限幅器常用在接收设备的前级，对超过门限的大功率输入信号限幅，起到保护后级敏感电路和器件的作用。限幅器的峰值输入功率是在脉冲调制占空比为1%(脉宽10μS，6GHz 以下；脉宽1μS，6GHz 以上)的条件下测试的结果。插损和驻波比是在输入连续波功率-10dBm的条件下测试的结果。 压缩/限幅器的调整及应用 人类的听感动态范围能承受的最大响度和能感受的最安静声音响度的范围可达100万：1（即106倍）听感的动态范围达120dB。扩声系统声音重放的动态范围由于受电子设备的限制，远比人耳的动态范围小很多。最低声音的响受系统中不相关噪声的限制，使小的声音信号淹没在噪声中而无法听到；最大声音的响度受信号削波的限制，使音乐信号中的特大峰值被“砍头”（削波），不仅 第4节 差分放大器设计 [学习要求] 掌握差分放大器的主要特性参数及其测试方法；学会设计具有恒流源的差分放大器及电路的调试技术。 [重点与难点] 重点：差分放大器的传输特性及差模特性。 难点：恒流源的镜像电流；输入输出信号的连接方式对性能的影响。 [理论内容] 一、具有恒流源的差分放大器 具有恒流源的差分放大器，应用十分广泛。特别是在模拟集成电路中，常作为输入级或中间放大级，电路如图1所示。其中，T 1、T 2称为差分对管，常采用双三极管如5G921或BG319等，它与电阻R Bl 、R B2、R Cl 、R C2及电位器RP 共同组成差分放大器的基本电路。T 3、T 4与电阻R E3、R E4、R 共同组成恒流源电路，为差分对管的射极提供恒定电流。均压电阻R 0I 1、R 2给差分放大器提供对称差模输入信号。晶体管T 1与T 2、T 3与T 4的特性应相同，电路参数应完全对称，改变RP 可调整电路的对称性。由于电路的这种对称性结构特点及恒流源的作用，无论是温度的变化，还是电源的波动(称之为共模信号)，对T 1、T 2两管的影响都是一样的。因此，差分放大器能有效地抑制零点漂移。 图1具有恒流源的差分放大器 1、输入输出信号的连接方式 如图1所示，差分放大器的输入信号与输出信号可以有4种不同的连接方 .id V . od V 式： ·双端输入—双端输出连接方式为①—A'—A ，②—B'—B ；③—C ，④—D 。 ·双端输入—单端输出连接方式为①—A'—A ，②—B'—B ；③、④分别接一电阻 RL 到地。 ·单端输入—双端输出连接方式为①—A ，②—B —地：③—C ，④—D 。 ·单端输入—单端输出连接方式为①—A ，②—B —地：③、④分别接一电阻R L 到地。 连接方式不同，电路的特性参数有所不同。 2、静态工作点的计算 静态时，差分放大器的输入端不加信号。对于恒流源电路的电流值 .id V 0 4444422I I I I I I I Q C Q C Q C Q C Q B R ≈≈+=+=β （1） 故称为0I R I 的镜像电流，其表达式为 407.0E EE R R R V V I I +??== （2） 上式表明，恒定电流主要由电源电压0I EE V ?及电阻R 、4E R 决定 对于差分对管T1、T2组成的对称电路，则有 2021I I I Q C Q C == （3） 21 01121C CC C Q C CC Q C Q C R I V R I V V V ?=?== （4） {}(){}mA I mV mA I mV r mA mA E be ?++?=?++?=226130026)1(3000ββ （5） 可见差分放大器的静态工作点，主要由恒流 源电流的大小决定 0I 二、主要特性参数及其测试方法 1、传输特性 传输特性是指差分放大器在差模信号输 全差分套筒式运算放大器设计 1、设计内容 本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器，采用镜像电流源作为偏置。为了获得更大的输出摆幅及差模增益，电路采用了共模反馈及二级放大电路。 本设计所用到的器件均采用SMIC 0.18μm的工艺库。 2、设计要求及工艺参数 本设计要实现的各项指标和相关的工艺参数如表1和表2所示： 3、放大器设计 3.1 全差分套筒式放大器拓扑结构与实际电路 图1 全差分套筒式放大器拓扑结构 图2 最终电路图 3.2 设计过程 在图1中，Mb1和M9组成的恒流源为差放提供恒流源偏置，且M1，M2完全一样，即两管子所有参数均相同。Mb2、M7和M8构成了镜像电流源，M5、M6和M7、M8构成了共源共栅电流源，M1、M2、M3、M4构成了共源共栅结构，可以显著提高输出阻抗，提高放大倍数（把M3的输出阻抗提高至原来的（gm3 + gmb3）ro2倍。但同时降低了输出电压摆幅。为了提高摆幅，控制增益，在套筒式差分放大器输出端增加二级放大。 本设计中功率上限为10mW，可以给一级放大电路分配3mA的电流。设计要求摆幅为3V，所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。我们可以平均分配每个管子的过驱动电压。根据漏电计算流公式(1)（考虑沟道长度调制效应），可以计算出每个管子的宽长比。 I D=1 2μn C ox W L (V GS?V TH)2(1+λV DS)(1) 其中，C ox等于ε/t ox，μn和t ox可以从工艺库中查找。 4、仿真结果 经过调试优化之后的仿真结果如以下各图所示： 图3 增益及相位裕度 从图中可以看出，本设计的低频增益达到了74.25dB，达到了预期要求。3dB 带宽为35kHz左右，比较小，可见设计还有改进的余地。 当CL为2pF时，相位裕度： PM=180°+∠βH(ω)=180°?125.5°=54.5° 电源电压为1.8V时，输出摆幅如下图所示，达到了3V。 题目五：实用低频功率放大器 一、设计任务与要求: (一)、任务： 设计并制作具有弱信号放大能力的低频功率放大器。 其原理示意图如下： (二)、要求： 1．在放大通道在正弦信号输入电压幅度为(5-700)mV，等效负值载电阻R1。：812下，放大通道应满足： a、额定输出功率P oK≥10W； b、带宽BW≥(50-1000)HZ； c、在P oK下和BW内的非线性失真系数≤3％； d、在P oK下的效率≥55％； e、在前置放大级输人端交流短路接地时，R L=8Ω上的交流声功率≤10mV。 2。自行设计并制作满足设计要求的稳压电源。 (三)、发挥部分(选作部分)： 1. 测放大器的时间响应： a、方波发生器：由外供正弦信号源经变换电路产生正、负极性的对称方波。频率为1000HZ；上升和下降时间1≤uS；峰一峰值电压为200mV b、用上述方波激励放大通道时，在R8下，放大通道应满足 (1)、额定验出功率P ok≥10W； (2)、P oK下，输出波形上升或下降时间12≤uS； (3)、在P oK下，输出波形顶部斜降≤2％ (4)、在P oK下，输出波形过冲电压≤5％ (四)、设计电路、画布线图、编写调试步骤以及调试方法：根据任务要求，设计该低频功率 放大电路及电源电路，要求有电路、有参数及设计过程，画出布线图，并在面包板上插接、调试。 (五) 答辨： 答辨前必须完成下列资料 1．设计说明书：方案选择、设计过程、原理图、布线图及说明； 2．总结调试方法、测试技术指标： 整理原始记录数据 故障处理、(出现何现象、原因及解决办法)。 (六)、参考元器件型号： STK465 集成功率放大电路 uA741 0P-27／0P-37 电阻、电容、电位器、稳压块等。 你问的是这个问题吗？ 下图：是二极管限幅电路，电路（a）是并联单向限同上电路，电路（b）是串联单向限幅电路；电路（C)是双向限幅电路，三种电路的工作原理相同，现以电路（C）说明：分析电路原理时认为二极管的正向电阻Rf为零反向电阻Rr为无限大，当Ui>E1时，D1导通，则Uo=E1；反之，当Ui 导通，u O s＝E；当uｉ低于E时，D截止，u O＝uｉ。它的限幅特性如图Z1610所示。显然，这是一个上限幅器。 将上、下限幅器组合在一起，就组成了如图Z1611所示的双向限幅电路，它的限幅特性如图Z1612所示。当输入一个振幅较大的正弦信号时，输出波形见图Z1613。 2．三极管限幅器 利用三极管的截止和饱和特性也可构成限幅电路（如图Z1614所示），这类电路还兼有放大作用。为了满足一些较高的技术要求，还可以用集成运放构成限幅电路。 备做一个限幅电路的整理，在学校内学的如下图： 设计课题 设计一个具有恒流偏置的单端输入-单端输出差分放大器。 学校：延安大学 一： 已知条件 正负电源电压V V V V EE cc 12,12-=-+=+；负载Ω=k R L 20；输入差 模信号mV V id 20=。 二：性能指标要求 差模输入电阻Ω>k R id 10；差模电压增益15≥vd A ；共模抑制 比dB K CMR 50>。 三：方案设计及论证 方案一： 方案二 方案论证： 在放大电路中，任何元件参数的变化，都将产生输出电压的漂移，由温度变化所引起的半导体参数的变化是产生零点漂移的主要原因。采用特性相同的管子使它们产生的温漂相互抵消，故构成差分放大电路。差分放大电路的基本性能是放大差模信号，抑制共模信号好，采用恒流源代替稳流电阻，从而尽可能的提高共模抑制比。 论证方案一：用电阻R6来抑制温漂 ?优点：R6 越大抑制温漂的能力越强； ?缺点：<1>在集成电路中难以制作大电阻； <2> R6的增大也会导致Vee的增大（实际中Vee不 可能随意变化） 论证方案二 优点：（1）引入恒流源来代替R6,理想的恒流源内阻趋于无穷，直流压降不会太高，符合实际情况； （2）电路中恒流源部分增加了两个电位器，其中47R的用来调整电路对称性，10K的用来控制Ic的大小，从而调节静态工作点。 通过分析最终选择方案二。 四：实验工作原理及元器件参数确定 ?静态分析：当输入信号为0时， ?I EQ≈(Vee-U BEQ)/2Re ?I BQ= I EQ /(1+β) ?U CEQ=U CQ-U EQ≈Vcc-I CQ Rc+U BEQ 动态分析 ?已知：R1=R4,R2=R3 测量放大电路的设计 作者： 【摘要】：测量放大器能够将微弱的电信号进行放大，在生活中应用也十分广泛，如在自动控制领域，往往需要用电压信号进行控制，也就必然离不开电压测量放大器，由于测量放大器应用十分广泛，因而现在已经有集成的测量放大器供使用了。本次设计就是围绕测量放大器展开的，测量放大器主要是通过运用集成运放将所测量的信号进行不失真的放大，并且不对所测量的电路产生影响，这就是需要放大器有高的输入电阻和较高的共模抑制比。 【关键字】：放大电路二阶高通有源滤波器二级低通有源滤波器 一、设计技术与要求： 如图所示，测量放大器由基本测量放大器、二阶高通有源滤波器、二阶 低通有源滤波器三部分组成。 1、性能技术指标： （1）输入阻抗Ri>1m? （2）电压放大倍数Au≥1000（即输入信号Ui-p=1mv时，输出信号Uop-p>1v （3）频带宽度B=10?10KHZ （4）共模抑制比Kcmr>80dB 二：基本测量放大电路 如下图：放大器电路有两个同相放大器和一个基本差动放大电路组合而成；该电路具有输入阻抗高、电压增益容易调节，输出不包含共模信号等优点。若不接R时，该电路由于引入了串联负反馈，所以其差模输入电阻Rid和共模输入电阻Ric都很大；当接入电阻R后，由于R很小，则R与Rid(或Ric)并联后，该电路的差模输入电阻Rid≈2R，共模输入电阻Ric≈R/2。其中RL是负载电阻。 基本放大电路有（前置放大电路组成）下： 图（1） 1其中放大倍数： Aud1==1+2R2/R1=81 Aud1’==1+2R2/R1=31 2其中放大倍为： Aud2==Rf/R3=20 由上可知在前置放大电路中，总的放大倍数为： Aud==Aud1·Aud2=81·20=1620 Aud==Aud1’·Aud2=31·20=620 由以上电路图（2）可观察到，Ri1是一个高输入阻抗的模块的组合放大电路，即输入电阻 Ri1=∞Ω>1MΩ 但由于引入了电阻R，因此，其引入的R达到要求的指标，两个R串联电阻之和2R满足： R>0.5MΩ 为了有更好显示效果，取标称值R=1.2MΩ。 同时，共模抑制比K CMR ，由于放大电路由两级放大电路组成，K CM R1 表示第 一级放大电路的共模抑制比， K CMR2 表示第二级放大电路的共模抑制比，即该型运放的共模抑制比，则 K CMR = K CM R1 ·K CMR2 其中，K CM R1=Aud1/Auc1，K CMR2 = Aud2/Auc2。 又Aud1≥1，K CM R1 ≥1，因此有; Aud1≈1+2R2/R1=81，Aud1==1+2R2/R1=31， Auc1≈1 则有K CM R1=Aud1/Auc1≈Aud1≈81，K CM R1 =Aud1/Auc1≈Aud1≈31，低频功率放大器电路设计
采用折叠式结构的两级全差分运算放大器的设计
大功率功率放大器电路的设计
什么是压缩限幅器
全差分运算放大器设计
低噪声前置放大器电路的设计方法
差分编码器设计和高频小信号放大器的设计
仪用放大器的应用电路设计
2.5Gb 和3.125Gb 速率级CMOS 限幅放大器
全差分运算放大器设计
电流镜负载的差分放大器设计概要
限幅器的作用
差分放大器设计
全差分套筒式运算放大器设计
实用功放电路设计
限幅电路
差分放大器设计的实验报告
测量放大电路的设计