一种基于锁相环的数字频率合成器的设计(1)
数字锁相环的频率合成器设计
数字锁相环的频率合成器设计摘要：近几年来，无线通讯获得飞速发展。
随着其应用领域的不断扩张，市场对低功耗、低造价、高性能、高集成度的收发机的需要也越来越高。
在无线通信收发机中包含一个很重要的模块，频率合成器，它通过产生一系列与参考信号具有同样精度和稳定度的离散信号，为频率转换提供基准的本地震荡信号。
频率合成器设计的优劣直接影响到无线通信收发机的性能、成本，故其实现方式一直是一个挑战。
而本次课程设计仅考虑方案的实用性，即是实验室环境的局限性以及电子器件的价格等因素。
关键词：数字锁相环，分频，频率合成器一、选题的背景与意义随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。
数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。
锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的。
本文主要介绍了仿真技术的概念、特点、发展情况及其在控制系统的应用；分析了MATLAB/SIMULINK的功能及如何在MATLAB语言提供的仿真环境SIMULINK 下实行控制系统的仿真，并对数字锁相环进行仿真。
利用计算机对控制系统进行仿真与分析，是研究控制系统的重要手段；MATLAB软件、MCGS组态软件可成功地用于控制系统的仿真、分析及监控，在科研、生产和教学等领域具有广泛的应用前景和推广价值，从上面两方面看来，本课题数字锁相环技术的matlab/simulink仿真具有一定的研究价值。
二、研究内容与拟解决的主要问题本设计从模拟锁相环研究出发，掌握锁相环的基本工作原理，了解环路失锁、捕获、跟踪过程及环路锁定条件等。
掌握数字锁相环的工作原理，并用MATLAB语言对该系统进行设计，给出数字锁相环电路各个主要模块的设计过程及仿真结果，得到该系统的顶层电路。
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计随着现代技术的进展，具有高稳定性和精确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模的进展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高精确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理1.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位(PD)、压控(VCO)、环路(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制。
他的被控制量是相位，被控对象是压控振荡器。
1所示，假如锁相环路中压控振荡器的输出信号频率发生变幻，则输入到相位比较器的信号相位θv(t)和θR(t)必定会不同，使相位比较器输出一个与相位误差成比例的误差Vd(t)，经环路滤波器输出一个缓慢变幻的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
1.2 锁相环频率合成器原理2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源举行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号举行分频，分频之后返回到相位比较器输入端与参考信号举行比较。
当环路处于锁定时有f1=f2，由于f1=fr/M，f2=fo/N，所以有fo=Nfr/M。
只要转变可变分频器的分频第1页共3页。
锁相式数字频率合成器设计
信息科学与技术学院通信原理课程设计课题名称：数字频带通信系统的建模与设计学生姓名：王太程2011508199学院：信息科学与技术学院专业年级：电子信息工程2011级指导教师：钟福如讲师完成日期：二○一四年七月十日目录第0章引言 (2)第1章 (4)1.1 设计任务要求及方案论证 (4)1.1.1 任务要求 (4)1.1.2 锁相环频率合成的原理 (4)1.1.3锁相环频率的合成与应用(调制与解调) (6)1.1.4锁相环在调制中的应用 (7)1.1.5 锁相环在解调中的应用 (8)1.1.6 锁相环在频率合成电路中的应用 (9)1.2 仿真工具SYSTEMVIEW简介 (9)1.3 电路的设计与调试 (10)1.3.1 三环式锁相环频率合成电路 (10)第2章 (12)2.1 仿真的结果及分析 (12)第3章 (14)参考文献 (15)第0章引言锁相环（Phase Lock Loop），简称PLL，是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。
他的被控制量是相位，被控对象是压控振荡器。
如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
锁相环是构成频率合成器的核心部件。
主要由相位比较器(Phase Discriminator)、压控振荡器(Voltage Control Oscillator)、环路滤波器(Loop Filter)组成。
锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。
锁相环路系统在各个领域都有很多的用途，发展将势不可挡。
锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。
基于单片机的锁相环频率合成器设计
基于单片机的锁相环频率合成器设计摘要：本文介绍了一种基于单片机的锁相环（PLL）频率合成器设计。
该频率合成器采用了数字式频率合成技术，可实现在1MHz至40MHz的频率范围内的频率锁定。
系统采用C8051F340单片机作为主控芯片，通过程序控制实现倍频器、除频器和加减频器的频率合成，而将合成后的频率与参考信号进行比较并通过反馈控制调整产生高精度、稳定的合成信号。
实验测试表明，该频率合成器具有良好的稳定性和合成精度。
关键词：锁相环，频率合成器，单片机，数字式频率合成，反馈控制Abstract:This paper describes a design of phase-locked loop (PLL) frequency synthesizer based on single-chip microcontroller. The frequency synthesizer integrates the digital frequency synthesis technology and can achieve frequency lock within the frequency range of 1MHz to 40MHz. The system usesC8051F340 single-chip microcontroller as the main control chip, which controls the frequency synthesis of the multiplier, frequency divider and adder/subtractor through programming. The synthesized frequency is compared with the reference signal and feedback control is used to adjust the generated frequency to achieve high-precision and stable synthesis signal. Experimental tests show that the frequency synthesizer has good stability and synthesis accuracy.Keywords: Phase-locked loop, frequency synthesizer, single-chip microcontroller, digital frequency synthesis, feedback control正文：引言锁相环（PLL）频率合成器是一种常用的高频信号源。
基于CD4046锁相环的数字频率合成器电路设计
文章编号 ： １ ６ ７ ４ － ４ ５ ７ ８ （ ２ ０ １ ３ ） ０ ５ － ０ ０ ０ ９ － ０ ３
应 用 实 践
基于 Ｃ Ｄ ４ ０ ４ ６锁 相 环 的 数 字频 率 合 成 器 电路 设 计
刘艳红
（ 国营第七 八五 厂 ， 山 西 太原 ０ ３ ０ ０ ２ ４ ）
定时器产生 的电信号作为输入信 号 （ 参 考信号 ） ｆ ｉ 输入 ４ ０ ４ ６
相位 比较器一端 ， 从 压控 振荡 器输 出信 号 ｆ ｎ经 可预置 分频 器（ Ｊ ７ 、 ｒ 分频 ） 合 成后 得反 馈信 号 ｆ ｂ加 到相 位 比较 器 的另 一 端， 两个输入信号在相 位 比较 器 中进行 相位 或频率 比较 ， 然
信号处理技术 ， 它能严格跟踪相干信号频率 。利用锁 相环构 成的频率 合成 器电路结构 简单 ， 输 出频率 成分 频谱 纯度 高 ，
是一个较好的频率 转换 系统 。
１ 电路总体 设计 思路
该锁相环数字频率合成器 实现的主要 技术 指标为 ： 输 入 频率 ｆ ｉ ＝１ ０ ０ Ｈ ｚ ； 输 出频率 ｆ ｏ ＝１ ０ ０ Ｈ ｚ ～９ ９ ． ９ ｋ Ｈ ｚ ； 分频 系数 Ⅳ为 １— ９ ９ ９之间的任意整数。其 总体框 架如图 １所示 ：
摘 要： 主要介绍 Ｃ Ｄ ４ ０ ４ ６锁相环 数字频率合成器的构成 电路及原理 。Ｃ Ｄ ４ ０ ４ ６锁相 环数 字频 率合成 器主要 由 振荡源电路 、 １ ／ Ｎ可预置分频 器以及锁相 环电路 构成。其功能是将一给定 频率的输入信号 经频 率合成后产 生一 系 列的 Ⅳ倍频 率的输 出信号 。此频 率合 成器具有 系统稳定 、 精确度 高、 较 高的可选择 性与实用性等特 点。 关键词 ： 频率合成 ；锁相环 ；Ｃ Ｄ ４ ０ ４ ６ ；分频 器 中图分类号 ： Ｔ Ｎ ７ ４ ２ ． １ 文献标识码 ： Ａ
一种级联锁相环频率合成器的设计与实现
一种级联锁相环频率合成器的设计与实现随着信息科技的发展，频率合成技术变得越来越重要。
由于频率合成器不仅能够提供精确控制的信号，而且具有高灵敏度、高精度、高稳定性和可靠性等优越特性，在很多领域，尤其是语音和数据传输领域，频率合成器被广泛应用。
级联锁相环（Cascaded Phase-Locked Loop，CPL）技术是一种先进的频率合成技术，能够提高抑制失真的能力，降低合成器的时钟数量，改进合成器的频率设计和合成器的工作稳定性。
因此，研究一种基于CPL技术的频率合成器具有重要意义。
本文以一种基于CPL技术的频率合成技术为研究对象，主要包括三个部分：基本原理、技术设计和实验验证。
首先，介绍CPL技术及其基本原理，着重介绍锁相环结构、锁相技术和差分分频结构等技术要素，并结合实际应用场景分析其优点和缺点。
其次，讨论多级CPL 合成器的技术设计，指出本研究中采用的多级CPL结构，分析各部分的构建原理，给出各部分的参数设定及其实现方法，并阐明其和其他结构的不同。
最后，给出通过FPGA实现本研究基于CPL技术的合成器系统，并对其进行实验验证，从实验结果可以看出，相比于传统合成器，本研究的基于CPL技术的合成器系统，具有较高的频率精度和稳定性，在信息传输领域有着更高的应用价值。
从以上内容可以看出，基于CPL技术的频率合成器已经成为一种先进的合成技术，具有抑制失真、降低合成器时钟数量、改进合成器频率设计及工作稳定性等优越性能，它受到了电子行业及其他行业的高度重视。
未来，将结合实际应用不断优化之前的CPL技术，构建更
先进的CPL合成器，并将其运用于更广泛的领域，以满足用户不断变化的应用需求。
一种基于锁相环的数字频率合成器的设计
入信号 ， 后经固定分频电路 分频 ， 成为 Ｐ Ｄ一端的输 人参考频率 Ｆ 。 Ｃ Ｖ Ｏ的输出信号频率 经可预置分频 器进行 Ｊ 分频后输入 Ｐ ７ ｖ Ｄ的另一端。这两种信号进行 比 较， 当其有相位差时 ，Ｄ便 向低通滤波器 （ Ｐ ） 出一 Ｐ ＬＦ 输 个对应 于 相位 差 的误差 电压 。Ｌ Ｆ将误 差 电压 中 的高 频 Ｐ 分量和噪声滤除 ， 并向 Ｖ Ｏ输送一个控制 电压 ， Ｃ 使 发 生改变 ， 从而使 Ｐ Ｄ的输入相位差逐渐消失， 使锁相环路
（ 西安近代化学研究所 ， 陕西 西安 ７ ０ ６ ） １０ ５
摘 要： 现代电子技术对信 号源频率 的准确度 、 稳定度要求愈来愈高 ， 而一个信 号源输 出频率的精度建立在主振器的稳定度上 。当前产生高精度 ， 高
稳定度的频率源主要是 石英晶体振荡器 和原子振荡器等 。然而它们只能产生单一 的频率 。 且造价 昂贵 。于是 ， 本文设计出一种数 字锁相环频率合成 器 。它能够输出若干高精度 。 高稳定度 的， 可调 的频率值 。 具有 电路简洁 ， 操作方便 ， 造价低 廉等优点 。本设计 可广泛应用 于需要输 出稳 定的信号频 率 的场合 。 关键词 ： 数字锁相环 ； 分频 ； 频率合 成器
最 终锁 定 。这 时 ， ： 有
ｆ
＝
ｆ
，
图 ２ 套 环 式 振 荡 器
即有 ＝ ‘ ／ ＝ ‘ ＮＭ Ｎ
此 电路 易 起振 ， 采用 一 块 “ 非 ” 电路 。前 三 级 它 与 门
可见 随 』 ｖ的变化而改变 ， 从而实 现频率输 出可
调 的 目的。
门电路组成无稳 态振荡器 。最 后一个 门电路作缓 冲输 出 。由 尺 ， 。尺 ， ２ 英 晶体及 第二 个 门组成 的第 二个 。Ｃ ，：ｃ 石
基于cd4046锁相环的数字频率合成器电路设计
基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。
4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
基于CD4046锁相环的频率合成器设计
三、确定电路组成方案
原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
图2 1——999分频器
五、锁相环参数设计
本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=7001~7999，则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围：
fmax=800.00KHz
fmin=700.00KHz
则fmax/fmin=1.1
使用相位比较器PC2
（三）、N分频的设计
根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：
PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10)=1时，计数器清零。
3、拨动拨码盘，测输出频率
拨码盘
输出频率f（Hz）
输出波形
7000
700.00K
方波
7001
700.10K
方波
7051
705.10K
方波
7551
755.10K
基于MC1648锁相环频率合成器的毕业设计论文
摘要频率合成器是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用。
频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此锁相环频率合成已获得广泛的应用。
而VCO作为其中一个必不可少的重要部件,其质量可以左右整个环路的性能。
负阻集成LCVCO由于具有工作频率高、波形好、频稳度高、相位噪声低、性能可靠等优点,适于作为甚高频和特高频VCO。
关键词：MC1648；锁相环；频率合成器AbstractThe frequency synthesizer with high accuracy and high stability of the standard frequency of one or a few as the reference frequency, which leads to multiple or large amount of output frequency, accuracy and stability of the output and the reference frequency is consistent. There are widely applied in communication, radar, measurement and control, instruments and other electronic systems. Frequency synthesizer has the direct frequency synthesizer, DDS and PLL frequency synthesizer in three basic models, the former two belongs to the open loop system, so there is short frequency conversion time, resolution is higher, and the PLL frequency synthesizer is a closed loop system, the frequency conversion time and resolution is not as good as the first two good, but it has the advantages of simple structure, low cost. And the output frequency accuracy inferior to the former two, thus PLL frequency synthesis has been widely applied. VCO is one of the essential components, the performance of quality around the whole loop. Negative resistance integrated LCVCO because of the high operating frequency, a good waveform, frequency stability, low phase noise, high performance and reliable, suitable for VHF and UHF VCO. Therefore the PLL frequency synthesis based on MC1648.Key words：MC1648；PLL Frequency ；Synthesizer毕业论文（设计）原创性声明本人所呈交的毕业论文（设计）是我在导师的指导下进行的研究工作及取得的研究成果。
基于锁相环的频率合成器的设计
1570 引言无线电通信系统需要多个能任意切换的频率源,系统对频率源的稳定度、准确度有一定的要求。
频率源可以采用频率合成技术来实现。
频率合成技术利用标准参考频率源,合成出多个频率。
1 频率合成器1.1 锁相环路的组成锁相环路是频率合成器的核心。
锁相环路由鉴相器、滤波器和压控振荡器组成,计算输入输出量之间的相位差,以获得输出频率对输入频率的锁定,是相位负反馈控制。
图1为本次设计中的频率合成器框图,频率合成核心部分采用集成锁相环芯片MC145146、RC有源比例积分滤波器、变容二极管压控振荡器、前置分频器MB540L,输出级采用共源放大电路,单片机设置频率合成芯片的分频系数、根据按键输入控制频率在数码管上显示。
1.2 锁相环频率合成器的工作原理1.2.1 压控振荡器变容二极管压控振荡器电路如图2所示。
可变电压VVCO通过L32加到二极管两端,二极管的结电容随着电压发生变化,从而引起振荡器的输出频率发生改变,实现电压控制频率。
L32为扼流圈。
在本电路中,采用分收稿日期:2020-10-20课题项目:本文系2018年江苏省高校优秀中青年教师和校长赴境外研修项目、2018年东南大学毫米波国家重点实 验室开放课题的阶段性研究成果作者简介:黄丽薇(1982—),女,江苏镇江人,硕士,副教授,研究方向:电子信息工程、通信与信息系统教学。
基于锁相环的频率合成器的设计黄丽薇 徐玉菁(东南大学成贤学院,江苏南京 210088)摘要:使用锁相环集成芯片为核心设计频率合成器,以解决无线电通信系统需要多个频率源的问题。
使用变容二极管压控振荡器、锁相环集成芯片MC145146、RC有源比例积分滤波器实现锁相环路,结合电源部分、频率设置部分和输出部分,可产生多个稳定的频率信号。
关键词:锁相环；频率合成；MC145146中图分类号:TP273文献标识码:A文章编号:1007-9416(2020)12-0157-03DOI:10.19695/12-1369.2020.12.49设计开发图1 频率合成器框图图2 LC 正弦波振荡器电路Copyright©博看网 . All Rights Reserved.第 38 卷 数字技术与应用 158或耦合电容选陶瓷电容,电阻可以选用金属膜电阻[1]。
基于数字式锁相环频率合成器的设计与实现
基于数字式锁相环频率合成器的设计与实现————————————————————————————————作者：————————————————————————————————日期：四川师范大学本科毕业设计基于数字式锁相环频率合成器的设计与实现学生姓名院系名称专业名称班级学号指导教师完成时间2014年5月14日基于数字式锁相环频率合成器的设计与实现电子信息工程专业学生姓名指导老师摘要随着通信信息技术的快速发展，信号产生的方式多种多样,然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用，数字式锁相环频率合成器在频率频率稳定度和频谱纯度上，频率输出个数上有着巨大的优势,是其他器件所不能代替的！因此在军用和民用雷达领域，各种导航器以及通信领域广泛运用!基于此，本人设计了一个由晶体振荡器和分频器,锁相环路（鉴相器，低通滤波器,压控振荡器）组成的数字式锁相环频率合成器,晶体振荡器的作用是产生一个固定的频率，然后通过分频器得到一个基准频率，锁相环路对基准频率进行频率合成，到最后，合成后的频率经过放大器，使不同的频率的幅度稳定在一定的范围内，这样的话不会是信号不会随着输出频率的变化而减少!数字式锁相环频率合成器是开环系统的，频率转换时间很短，分辨率也较高,结构相对简单，成本也不高,输出的频率在稳定度和精准度上也有很大的优势.但是，由于毕业在即时间紧张，本人经验有些不足，希望老师和同学们帮助与指导。
关键词:锁相环频率合成晶体振荡器分频器锁相环路The Design and Implementation of Digital Pll Frequency SynthesizerAbstract With the rapid development of communication technology，signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity，frequency output factor has a huge advantage，is cannot replace by other device！So in the field of military and civilian radar，navigator，and widely used communication field。
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计
张坤;陈义;张子才
【期刊名称】《现代电子技术》
【年(卷),期】2007(30)19
【摘要】由频率合成技术获得的信号源具有高频率稳定度和准确度,并且能方便地改变频率,其中频率合成方法有直接式和间接式两种.锁相环频率合成器是目前应用较为广泛的一种频率合成技术.简要介绍了锁相环频率合成器的原理以及集成锁相环CD4046的内部电路构成,给出了一个基于CD4046的频率范围和频率间隔均可调的频率合成器的设计实例.该方案简单易行且易于调试,具有较高的实用价值.【总页数】3页(P110-111,114)
【作者】张坤;陈义;张子才
【作者单位】河北大学,河北,保定,071000;河北大学,河北,保定,071000;河北大学,河北,保定,071000
【正文语种】中文
【中图分类】TN742.1
【相关文献】
1.基于锁相环的频率合成器设计和显示 [J], 程伟;张启军
2.一种基于锁相环法的X频段频率合成器设计 [J], 郑龙;王若涵
3.基于CDCE913锁相环频率合成器的设计 [J], 何继爱;陈兴
4.基于ADF4360-8的锁相环频率合成器的设计与实现 [J], 谢亮;芦旭;吴成英;杨建
青;樊战友
5.基于锁相环的频率合成器的设计 [J], 黄丽薇;徐玉菁
因版权原因，仅展示原文概要，查看原文内容请购买。
锁相式数字频率合成器的设计实验报告解析甄选范文
锁相式数字频率合成器的设计实验报告解析实验四锁相式数字频率合成器的设计一． 实验目的1. 掌握锁相环及频率合成器原理。
2. 利用数字锁相环CD4046设计制作频率合成器。
3. 利用有源滤波器将CD4046输出方波。
二． 实验仪器1． DSO-2902示波器/逻辑分析仪一台 2． 模拟信号源一台 3． 锁相环电路板一个 4． 微机一台5． 微机专用直流电源一台 三． 实验原理1．锁相频率合成器原理锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。
即将某一基准频率经过锁相环（PLL ）的作用，产生需要的频率。
原理框图如图4-1所示。
图4-1 锁相环原理框图由图4-1可知，晶体振荡器的频率i f 经M 固定分频后得到步进参考频率REF f ，将REF f 信号作为鉴相器的基准与N 分频器的输出进行比较，鉴相器的输出d U 正比与两路输入信号是相位差，d U 经环路滤波器得到一个平均电压c U ，c U 控制压控振荡器（VCO ）频率0f 的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。
锁定后的频率为0//i REF f M f N f ==即()0/i REF f N M f N f ==⋅。
当预置分频数N 变化时，输出信号频率0f 随着发生变化。
锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。
2.CD4046锁相环工作原理数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。
鉴相器有两个共用输入端INPCA和INPCB，输入端INPCA既可以与大信号直接匹配，又可直接与小信号相接。
自偏置电路可在放大器的线性区调整小信号电压增益。
鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。
由于CD4046的两个鉴相器输入信号均为数字信号，所以称CD4046位数字锁相环。
基于锁相环的频率合成电路设计
基于锁相环的频率合成电路设计近年来，随着高精度信号计算机应用的不断普及，频率合成技术已经成为精密信号采集、处理和测量的重要工具。
为了实现频率合成的精确控制，基于锁相环的频率合成电路设计是一种非常实用的解决方案。
锁相环的设计能够实现精确的频率合成，从而提高功率、电压和信号精度。
锁相环是由一个振荡器，一个频率参考电路和一个外部参考信号构成的一种系统。
振荡器电路能够根据外部参考信号调整自身的输出频率。
其根据比较器的输出信号，控制振荡器内部电路的频率参数，实现锁定频率的目的。
为了满足实际应用要求，基于锁相环的频率合成电路设计的核心问题在于如何设计一个稳定、噪声低、参考电路响应快的锁相环系统。
在设计之前，必须先确定系统的应用频带、功率要求以及系统的近似精度。
振荡器是锁相环电路设计的核心部件，它决定了锁相环系统的整体性能。
振荡器主要包括晶体振荡器和单片机振荡器两种类型，晶体振荡器可以提供高精度的调谐功能，而单片机振荡器可以提供低成本的实时控制功能。
而频率参考电路是锁相环系统的关键部分，它负责将外部输入的参考信号转换为振荡器可接受的形式。
电路的设计应该考虑频率参考电路的无相位和负载能力以及它的噪声特性。
此外，频率参考电路应考虑参考信号的频率范围和信号强度，以便准确控制振荡器振荡频率。
最后，系统的设计还必须考虑信号处理器的参数，其既需要考虑信号处理器的灵敏度，又需要考虑其处理的信号的频率范围和外部参考电压的大小。
总的来说，基于锁相环的频率合成电路设计既具有优异的精度又具有良好的稳定性，可以满足多种应用的需求。
它的设计必须考虑振荡器的性能、频率参考电路的特性和信号处理器的参数。
同时，为了提高和优化系统性能，可以采用虚拟仿真技术进行仿真和调试，评估不同结构和参数的效果。
在实际应用中，基于锁相环的频率合成电路设计可以用于高精度信号处理、实时监控和测量等多种应用。
它可以提升实验精度，改善系统的可靠性和稳定性，也可以有效提高系统的测量精度和信号处理能力。
基于锁相环的频率合成电路设计-技术方案
基于锁相环的频率合成电路设计-技术方案0 引言锁相环简称PLL,是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。
由于锁相技术的发展，该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。
自从20世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。
如今，PLL 技术主要应用在调制解调、频率合成、彩电色幅载波提取、雷达、FM 立体声解码等各个领域。
随着数字技术的发展，还出现了各种数字PLL器件，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。
随着现代电子技术的飞快发展，具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环及频率合成器的原理1.1 锁相环原理PLL是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因PLL可以实现输出信号频率对输入信号频率的自动跟踪，所以PLL通常用于闭环跟踪电路。
PLL在工作的过程中，当输出信号的频率与输入信号的频率相同时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是PLL名称的由来。
PLL通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，PLL组成的原理框图如图1所示。
PLL中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。
鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图2所示。
锁相环频率合成器的设计
锁相环频率合成器的设计1方案设计在本系统中需要用到高性能的频率源作为混频信号的本振。
频率合成器的方案主要有三种：直接式、间接式和直接数字频率式。
直接式频率合成尽管有频率转换快的优点，但是其体积大的弱点无法适应现代系统要求。
直接数字式由于其工作频率较低且成本昂贵也不宜采用。
间接式频率合成技术是运用锁相和数字分频器相结合的技术对信号频率进行四则运算，谐波分量是利用锁相环的窄带滤波特性加以滤除的，由于它不采用传统的谐波发生器、倍频器等器件，从而使频率合成器结构简单，造价低，并且有良好的相位噪声特性，所以我们采用间接式频率合成方案。
间接式频率合成器的具体实现方案由很多，主要有混频锁相式、取样锁相式和数字分频锁相式三种。
我们采用的是数字分频锁相式的。
其原理方框图如图所示：图1锁相环频率合成器原理图本电路由晶体振荡器、单片PLL、环路滤波器、相位补偿、VC等组成。
由于频率综合器要求较高的频谱纯度、捷变速度和频率点数，我们采用了单片PLL中包含双模式的鉴频鉴相器，它具有既能降低相位噪声的模拟工作状态，又能提高鉴相频率，增加环路带宽的数字工作状态的双重功能，也即当环路进行频率捕捉时，它以鉴频工作方式工作，当进入相位锁定区域，就转为鉴相方式工作，所以它能够使环路快速自动入锁，无需扩捕电路。
因此，在电路设计过程中，不需要加入频率预制时间，这样有助于提高频率捷变时间。
同样，也能降低相位噪声。
另外，对于输出频率大于2GHZ勺本振源，我们采用倍频法来得到微波毫米波段的输出信号。
需要在锁相环的输出后附加微波毫米波倍频组件，以得到更高的频率。
2 各电路部件勺实现2.1单片PLL为了满足小体积的要求，我们采用单片PLL频率合成技术，单片PLL频率合成技术是现代频率合成技术的一大革命，它使得P、L、S波段实现小型化、低相位噪声频率合成器成为可能。
在本方案中，我们采用Q323睐实现。
美国QUALCO公司推出的Q3236单片PLL 芯片，其性能优良，工作频率在0〜2GHz除此之外，Q3236还具有以下特性：1)内设前置十10/11分频器2)输入灵敏度范围-10dBm〜+10dBm3)鉴相器增益高达302mv4)输入驻波比小于2：15)程序控制端口TTL/CMO兼容，8bit串行的或并行的数据线6)锁定指示7)参考分明比在1 〜16之间8)2〜128分频器的工作频率可达300MHz，90〜1295分频比的工作频率可达2GHzQ3236还包括以下几个功能部件：1)高速参考信号线性接收管和高速VCO的输出信号的线性接收器2)可以高频工作的十10/11双模前置分频器3)由M和A计数器组成的吞脉冲计数分频器4)可编程的参考分频器5)数字鉴频/鉴相器6)锁定/失锁检测电路7)TTL/CMO兼容的并行接口和8位数据总线接口使用Q323睐实现锁相环路，只需外加一阶环路滤波器和VCO参考分频比和分频比均采用外部控制模式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
)
θ r
(
S
)
=
1
G (S) + G (S)
/N
式中 G ( S )是开环传递函数 ,且
G ( S ) = KV ·F ( S ) /S
KV = Kd Ko /N 112 初步估算
举例说明 ,假设设计的要求为
( a)频率范围 ( fo ) : (10～1000) KHz; ( b)频率分辨力 : 10KHz;
则 M = fI / fref = 4000 /10 = 400。 2 单元电路的设计
211 晶振电路的设计
本设计中的晶体振荡电路采用套环式振荡器电路 ,
如图 2所示 。
图 2 套环式振荡器
此电路易起振 ,它采用一块“与非 ”门电路 。前三级 门电路组成无稳态振荡器 。最后一个门电路作缓冲输 出 。由 R1 , C1 , R2 , C2 石英晶体及第二个门组成的第二个 内环 ,可提供一个接近晶体谐振频率的振荡频率 ,并呈现 电容性 。
fI M
=
fo N
, 即有
:
fo
= fi ·N /M
= N ·fref
可见 , fo 随 N 的变化而改变 ,从而实现频率输出可 调的目的 。
设上图中 PD 的增益为 Kd , LF的传递函数为 F ( S ) , VCO的增益系数 Ko ,则可得到单环锁相频率合成器中环
路的闭环传递函数为
θ o
(
S
36
《计量与测试技术 》2006年第 33卷第 6期
一种基于锁相环的数字频率合成器的设计
D esign of F requency S yn thes ize r B ased on D ig ita l P hase L ocked L oop
张红武 李 菲
(西安近代化学研究所 ,陕西 西安 710065)
作者简介 :严宏剑 ,男 ,助理工程师 。工作单位 : 新疆阿克苏地区质量与计 量检测所 。通讯地址 : 843000 新疆阿克苏市英巴格路 12号 。 收稿时间 : 2006 - 03 - 28
(上接第 37页 )
图 6 CD4046的环路滤波器
3 总体电路的测试 晶振电路实测的输出信号频率为 3199992MHz。当
LF是线性低通滤波器 ,其功用是滤除 PD 输出误差
电压信号中的高频分量 ,起到平滑作用 ,以保证环路的稳
定性 ,改善环路的跟踪性能和噪声特性 。
本设计中采用图 6所示的无源比例积分滤波器 。其
时间常数 τ = ( R1 + R2 ) C1 , 通常选择 R2 取值为 R1 的
10% ～30% ,这既可消除环路的过激和振荡 ,又有较快的
图 3 固定式分频器
4518中一块电路级联最大可记数到 99,可用作固定 分频器 。4518中输入脚是复零端 RA 和 RB ,时钟输入端 CKA 和 CKB ,时钟选通端 CEA 和 CEB 。用 Q 输出兼作进 位 。复零端不用其功能时就接地 。进位取自 Q4 的下跳 边沿送往下一级 CE端去计数 ,更多位的级联均可如此 处理 。CKA 送入计数时钟 ,上跳边沿完成计数 (这时 CEA 须加高电平 ) 。 213 可预置式分频器的设计
图 5 数字锁相环 4046的管脚功能框图
CD4046 外 围 的 阻 容 元 件 R1 , R2 和 C1 的 选 择 对 VCO 的振荡频率以及线性度有着直接的影响 。若采用
补偿电阻 R2 时 (R2 ≠∞) , VCO 的频率为 :
若 V IVCO = VSS ,则 fM IN = 1 /R2 ( C1 + 32PF) 若 V IVCO = VDD ,则 fMAX = 1 /R1 ( C1 + 32PF) + 1 /R2 ( C1
锁相环与其它有相同功能的线路相比有可实现理想 的频率控制 、良好的窄带跟踪特性 、良好的调制跟踪特性 和低门限特性等优点 。
频率合成是将一基准频率经过功能电路 (如锁相 环 )的作用 ,产生所需的任意频率 。利用锁相环可构成 频率合成器 。本设计中的数字锁相频率合成器的原理方 框图如图 1所示 。
图 1 数字锁相环频率合成器原理方框图
其工作原理为 :晶振电路产生一个高精度 ,高稳度输 入信号 fI ,后经固定分频电路 M 分频 ,成为 PD 一端的输 入参考频率 Fref 。VCO 的输出信号频率 fo 经可预置分频 器进行 N 分频后输入 PD 的另一端 。这两种信号进行比 较 ,当其有相位差时 , PD 便向低通滤波器 (LPF)输出一 个对应于相位差的误差电压 。LPF将误差电压中的高频 分量和噪声滤除 ,并向 VCO 输送一个控制电压 ,使 fo 发 生改变 ,从而使 PD 的输入相位差逐渐消失 ,使锁相环路 最终锁定 。这时 ,有 :
PD 和 VCO 两 部 分 可 用 单 片 集 成 数 字 锁 相 环 CD4046来完成 。这种锁相环采用 CMOS电路工艺 ,由于 其工作稳定可靠 ,电路简单 ,功耗极低和低成本等优点 , 在低 、中频段上较之其它方案具有更多的优越性 。由于 输出信号是方波信号 ,其幅度大 ,锁定范围和捕捉范围均 较理想 ,适合不同的应用领域 。CD4046的框图及功能引 脚如图 5所示 。
( a)输出电压 : Vpp > 3V; ( b)频率稳定度 :Δf / f≤10 - 5 。
由假设 要 求 知 , 其 频 率 分 辨 力 为 10KHz, 则 fref = 10KHz,由于 fo 的最大值为 1000KHz,则分频数 = 1000 / 10 = 100,所以 N = 1—100。同样 ,若选取晶振为 4MHz,
1 设计原理和方框图 111 原理和方框图
所谓锁相环路 ,是一个实现相位自动锁定的控制系 统 。其基本组成包括鉴相器 PD ( Phase Detector) ,环路滤 波器 LF (Loop Filter)和压控振荡器 VCO (Voltage Control O scillactor) 。其中 ,鉴相器 ( PD )也称作相位比较器 。
+ 32PF)
通常 , R1 , R2 和 C1 取以下范围为宜 : 10KΩ ≤R1 , R2 ≤1MΩ;
VDD = 5V 时 , C1 ≥100PF; VDD = 10V 时 , C1 ≥50PF。
根据假设要求 ,可取 R1 , R2 和 C1 的值分别为 : R1 = 10KΩ , R2 在 不同 频段 分 别 取 10KΩ , 100KΩ , 1MΩ 三个值 , C1 = 100PF。 215 环路滤波器的设计
环路锁定时 , CD4046的相位脉冲输出端 (1脚 )输出一个 稳定的高电平信号 。同时 ,本设计的输出信号的电压值 VPP大于 3V ,符合要求 。
在调试过程中可发现 , CD4046 的锁定范围是随着 R2 阻值的改变而变化的 。从小到大 ,根据实际不同输出 频率的要求 , R2 值依次取 1MΩ , 100KΩ 和 10KΩ。 4 结束语
VCO 是电压 —频率转换器 ,其瞬时频率 WV ( t)是控 制电压 Vc ( t) 的函数 。在环路锁定点附近可近似为直
37
线 ,且有控制方程 : W v ( t) =W o + KoVc ( t) ,式中 Ko = tgα 是控制特性的斜率 ,它表示单位控制电压可使 VCO 角频 率变化的大小 ,又称为 VCO 的控制灵敏度或增益 ,单位 为 [ rad / s·v ]。
严宏剑 :传感器技术在生产实践中的研究与应用
R1 , C1 , R2 , C2 的取值只要使不接晶体时振荡频率约 为晶体频率的 70% ～90%即可 。该电路可选 1MHz至 20MHz的晶体 。根据假设要求 ,选晶振为 4MHz。 212 固定式分频器的设计
固定式分频器可 采用 双 BCD 码 同步加 法计 数器 4518来实现 20 ×20 = 400的分频 。其电路模块图如图 3 所示 。
其次 ,是应变片和粘接胶 。影响应变片稳定性的是 箔材本身 ,制造应变片的电阻合金种类很多 ,其中以康铜 合金使用最广 ,它有较好的稳定性 ,高的疲劳寿命及小的 电阻温度系数 ,是理想的丝栅制造材料 。此外 ,制造应变 片过程中应消除不良影响而造成的不稳定性 。如 :丝栅 与基底胶的粘接强度 ,应变片与弹性体间的粘帖强度 ,基 底胶内应力的释放等等 ,都是不稳定因素 。另外 ,应变片 的粘帖 ,也是非常关键的要素之一 ,这一工作的好坏 ,直 接影响胶的粘接质量 ,乃至测量精度 ,如果帖片不严格 , 技术不熟练 ,即使使用最好的应变片也无济于事 。
目前传感器属高新技术的瓶颈工业 ,它的地位非常 重要 ,由于历史的原因 ,我国的传感器技术比较落后 。改
革开放以后 ,民营企业和股份制公司已经蓬勃发展起来 , 传感器的发明创造不断涌现 ,有望能迅速赶上世界先进 水平 。但是目前这些企业多属技术人员经营 ,力量单薄 , 引进资金缺乏渠道 ,难以参与国内外的激烈竞争 。要改 变这种局面 ,可采取以下多种办法 。其一 ,走大联合的道 路 ,不仅要将分散孤立的传感器企业横向联合起来 ,而且 还要把同一类产品从科研 、生产 、流通到使用的有关单位 和个人纵向联合起来 ,发挥优势互补 、利益与共的作用 。 其二 ,发挥学会 、协会的重要作用 ,寻求发展机会 ,这也是 国外发达国家的企业普遍采用的方法 ,协会侧重从事业 内企业 、组织的协调工作 ,学会要多搞学术 、技术交流活 动 ,这样群策群力 ,共同发展 。其三 ,宣传推广与学术活 动结合起来 ,无论是业内企业还是学会 、协会 ,应该在努 力搞好本身的生产与工作的同时 ,注重产品的外在包装 与宣传 ,把生产 、学术研究与推广应用结合起来 ,把参加 研讨会和展览会结合起来 ,把新闻媒体和展览公司结合 起来 ,必将得到较好的效果 。这也是我国传感器技术发 展所能够走向顶峰的必经之路 。
工作速度 。本设计中取 R1 = 470KΩ , R2 = 47KΩ , C1 =