多路智力竞赛抢答器设计实验报告
多路抢答器设计报告
数电课程设计报告——多路抢答器的设计姓名班级学号指导老师1、引言在电视和学校中我们会经常看到一些抢答的节目，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性，比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。
为了使这种不公平不发生，只有靠电子产品的高准确性来保障抢答的公平性。
2、设计任务及系统功能简介基本功能（1）设计一个可容纳8组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
（3）设置一个主持人“复位”按钮。
扩展功能（4）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。
3、原理方框图如图3-1所示为抢答器的结构框图，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成检测数码管工作情况。
图3-1 抢答器结构框图4、实现的原理与电路抢答器总体方框图如图4-1所示为总体方框图。
其工作原理为：接通电源后，后台工作人员将检测开关S置“检测”状态，数码管在正常清除下，显示“”；当后台工作人员将检测开关S置“抢答”状态，主持按系统清除按键，抢答器处于禁止状态，编号显示器灭灯；主持人松开，宣布“开始”，抢答器工作。
选手按动抢答按键，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，优先抢答选手的编号一直保持到主持人将系统清除为止。
如果再次抢答必须由主持人再次按动系统清除按键。
图4-1 总体方框图单元电路设计总电路设计如图4-2所示。
本抢答器使用优先编码器74LS148、锁存器 74LS279和译码显示器74LS48实现数显抢答的功能，与其他抢答器电路相比，有结构简单、成本低、制作方便的优点。
多路智力抢答器设计报告
多路智力抢答器设计报告宁德师范学院电子技术课程设计报告班级20XX级电气班姓名邱锦沃学号B20XX052128 指导老师袁秋凤设计时间20XX-5-21~20XX-5-30题目多路智力抢答器1 设计任务与要求设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参赛，他们分别的编号是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮编号与选手或是代表队的编号对应，分别是S1、S2、S3、S4、S5、S6、S7、S8。
给主持人一个控制开关，用来控制系统的清零和抢答的开始。
抢答器具有数据锁存和显示功能。
抢答开始后，若有选手或是代表队按抢答按钮，编号立即锁存，并在LED数码管上显示抢答选手的编号，同时蜂鸣器发出蜂鸣提示。
此外，要封锁输入电路，禁止其他选手或是代表队抢答，优先抢答选手或是代表队的编号一直持续到主持人将系统清零为止。
2 设计方案抢答按钮优先编码电路锁存器译码电路主持人控制按钮控制电路译码显示报警电路图1 八路数显智力抢答器原理框图3 电路设计原理1、接通电源后，支持人将开关拨到“清除”状态，抢答器处于静止状态，编号显示数码管灭，等主持人将开关置“开始”位置后，抢答器处于等候状态，此时可以进行抢答；2、抢答器完成，优先判断抢答的编号，并将编号进行锁存，然后通过译码器将编号显示在七段数码管上，并且蜂鸣器发出蜂鸣提示；3、如果再次抢答必须主持人操作“清除”和“开始”状态的开关，即需要主持人清零。
4 电路组装与调试电路组装本设计的电路载体是选用一块单面电路板。
根据仿真图，在电路板上合理排版，同时，检查元器件是否安装错误。
排好版后使用电烙铁将元器件固定于电路板，使用电烙铁时不能将烙铁头接触元器件太久，否则温度过高将会烧坏元器件，使在电路问题排查时难度加大。
在用焊锡来布置电路导线时，不能使焊锡导线太粗，否则影响弱电流流过。
电路调试电路安装完成后，接下去的过程应是观察显示数码管是否正常亮，主持人按键开关是否有清零作用，八个选手或是代表队按键开关能否进行锁存，数码管显示编号是否一致，蜂鸣器是否发出蜂鸣，每个选手按键重复调试一遍，对应功能失效则寻找相关器件导线，寻找问题并解决，达到完美实现多路智力抢答器功能。
智力竞赛抢答装置实验报告
智力竞赛抢答装置实验报告智力比赛抢答装置试验报告一、试验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用；2、认识智力比赛抢答器的工作原理；3、了解简答数字系统设计、调试及故障排解办法。
二、试验原理下图为四人用的智力比赛抢答装置线路，用以推断抢答优先权。
智力比赛抢答器装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端，引脚罗列间附录；F2为双4输入与非门74LS20；F3是由74ＬＳ００组成的多谐振荡器；Ｆ４是由７４ＬＳ７４组成的四分频电路；Ｆ３、Ｆ４组成抢答器中的ＣＰ时钟脉冲源。
抢答开头时，由主持人清除信号，按下复位开关Ｓ，７４ＬＳ１７５的输出Ｑ１～Ｑ４全为０，全部发光二极管ＬＥＤ灯均熄灭，当主持人宣布“抢答开头”后，首先做出推断的参赛者立刻按下开关，对应的发光二极管点亮，同时，通过与非门Ｆ２送出信号锁住其余３个抢答者的电路，不再收受其他信号，直到主持人再次清除信号为止。
三、试验设备与器件（1）+5V直流电源（2）规律电平开关（3）规律电平显示器（4）双踪示波器（5）数字频率计（6）直流数字电压表（7）74LS175，74LS20，74LS74，74LS00四、试验内容（1）测试各触发器及各规律门的规律功能。
测试办法参照数字电子技术基础试验的有关内容，推断器件的好坏。
（2）按图10-1接线，抢答器五个开关接试验装置上的规律开关，发光二极管接电平显示器。
（3）断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4举行调试，调节多谐振荡器10kΩ电位器，使其输出脉冲频率约4kHz，观看F3和F4输出波形及测试其频率。
（4）测试抢答器电路功能。
接通+5V电源，CP端接试验装置上延续脉冲源，取重复频率约1kHz。
1）抢答开头前，开关K1，K2，K3，K4均置“0”，预备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。
抢答开头，K1，K2，K3，K4某一开关置“1”，观看发光二极管的亮、灭状况，然后再将其他三个开关中任一个置“1”，观看发光二极管的亮、灭有否转变。
关于多路抢答器设计实验报告
本科学生设计性实验报告项目组长学号成员专业电子信息工程班级实验项目名称多路抢答器指导教师及职称开课学期2014 至2015 学年上学期上课时间2014 年11 月28 日学生实验报告(三)一、实验综述1、实验要求：（1）设计一个智力竞赛抢答器，可同时提供八名选手参加比赛，按钮的编号为1、2、3、4、5、6、7、8。
（2）给主持人设置一个控制开关，用来控制系统的清零。
（3）抢答器具有数据锁存和显示的功能。
主持人将系统复位后，参赛者按抢答开关，则该组指示灯亮，并显示出抢答者的序号，同时发出报警声音。
（4）设置计分电路。
每组在开始时预置100分，抢答后由主持人控制，答对加10分，答错减10分。
（5）选做：增加抢答器定时抢答功能。
抢答时间可预设，当主持人启动开始键后，定时器开始减计数并显示，参赛选手在设定时间内进行抢答，如果定时时间到，无人抢答，定时器发出短暂的声响，本次抢答无效，封锁输入电路，禁止选手超时后抢答。
2、实验所用仪器及元器件：（1）74LS1488 线－3 线优先编码器引出端符号：0－7 编码输入端(低电平有效)；EI 选通输入端(低电平有效)A0、A1、A2 编码输出端(低电平有效)GS 宽展端(低电平有效)；EO 选通输出端真值表：（2）74LS13874LS138:3 线－8 线译码器当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，138 还可作数据分配器。
管脚图：引出端符号：A、B、C 译码地址输入端;G1 选通端/(G2A)、/(G2B) 选通端（低电平有效）;Y0～Y7 译码输出端（低电平有效）功能表：(3)74LS4774LS47:10线－4线优先编码器（BCD输出）74LS47为10线－4线优先编码器，共有54/74147和54/74LS147两种线路结构型式，主要电特性的典型值如下：147将9条数据线（1－9）进行4线BCD编码，即对最高位数据线进行译码。
路抢答器实验报告
路抢答器实验报告一、实验目的本次实验的主要目的是设计并实现一个多路抢答器，以深入理解数字电路的基本原理和应用，掌握逻辑门、计数器、编码器、译码器等数字集成电路的使用方法，提高电路设计和调试的能力。
二、实验原理1、抢答电路采用锁存器实现抢答功能。
当有选手按下抢答按钮时，对应的锁存器被触发，将输入信号锁存，同时阻止其他选手的输入信号。
2、编码电路使用编码器将抢答者的编号转换为对应的二进制编码。
3、译码显示电路通过译码器将编码后的二进制信号转换为可在数码管上显示的数字，从而显示出抢答者的编号。
三、实验设备及材料1、数字电路实验箱2、 74LS 系列数字集成电路芯片，如 74LS175（四 D 触发器）、74LS148（8 线 3 线优先编码器）、74LS48（七段显示译码器）等3、数码管4、按钮开关5、电阻、电容等电子元件6、导线若干四、实验步骤（一）电路设计1、根据实验原理，画出多路抢答器的电路原理图。
确定各个芯片的引脚连接方式，以及与外部元件的连接关系。
2、设计合理的布局，使得电路简洁、易于布线和调试。
（二）芯片选择与安装1、从实验箱中选取所需的数字集成电路芯片，如 74LS175、74LS148、74LS48 等。
2、按照电路原理图，将芯片正确插入实验箱的插座中，注意芯片的方向和引脚的对应关系。
（三）布线连接1、使用导线将芯片的引脚与外部元件（如按钮开关、数码管、电阻、电容等）按照电路原理图进行连接。
2、确保连接牢固，避免虚接和短路现象。
（四）电路调试1、接通实验箱电源，首先检查各芯片的电源和地引脚是否连接正确，电源电压是否正常。
2、逐个按下抢答按钮，观察数码管的显示是否正确，锁存功能是否有效。
3、检查是否存在竞争冒险现象，如有，通过增加滤波电容或修改电路等方法进行消除。
五、实验结果与分析（一）实验结果1、当无人抢答时，数码管显示“0”。
2、当有选手按下抢答按钮时，数码管立即显示该选手的编号，并且其他选手的抢答无效。
智力竞赛抢答器实验报告
一:实验目的:1: 掌握抢答器的工作原理及其设计方法.2:掌握设计性试验的实验方法.3:掌握焊接技术..二:实验原理:1: 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7 . 8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是1、2、3、4、5、6、7 . 8。
2: 接通电源前，抢答按钮与清零按钮都未按下。
接通电源后，主持人清除开关处于工作状态，抢答器处于工作状态，编号显示器显示为0，蜂鸣器未鸣响（为方便控制，电路设计为清除开关按下时是清零状态，未按下时为工作状态）。
等一轮抢答完成后（七段数码管显示出优先抢答队员编号，并蜂鸣器鸣响），主持人将清零开关按下数码管清为零，蜂鸣器停止鸣响。
然后先后把各队员抢答按钮与主持人清零按钮复位。
即可进入下一轮抢答。
原理为：电路中清零按钮控制D 触发器集成块74LS175清零端低电平输入，按下时清零端输入为低电平（清零端低电平有效），未按下时输入高电平。
清零后D 触发器集成块74LS175 Q`端输出全变为高电平，使编码器74HC147（有效输入电平为低电平）无有效低电平输入，七段数码管上显示为0。
3.抢答时，队员按下抢答按钮的时间有先后次序，电路中每个抢答按钮连接一个D 触发器，当一抢答按钮按下后其对应的触发器锁存住信号，Q`端输出有效低电平，同时通过反馈电路使D 触发器集成块得脉冲信号终止输入，从而使其他D 触发器停止工作，抢答后也无法锁存。
达到有先输入有先锁存功能.4:工作电路图如下:a b c d eg f LTBILEDA CB三:实验仪器:1.制好的抢答器电路板一块2.按要求的电阻.电容.二极管.开关若干，八段led数码管一个..3.焊锡.烙铁四.实验方法及步骤:1:了解电路构成,按要求准备好要的器材.2:将电器元件分好类,便于操作.进行焊接工作.3:焊接好后,进行调试工作.五.实验结论：通过这次八路抢答器的设计，我发现了以往学习中的许多不足，也让我掌握了以往许多掌握的不太牢的知识，感觉学到了很多东西。
多路智力竞赛抢答器设计实验报告
微机原理课程设计多路智力竞赛抢答器设计院系：电气及自动化工程系班级：通信一班学号：学生：八多路智力竞赛抢答器设计目录一前言 (1)1设计容及要求 (1)2实验容及方法 (2)3工作过程简介 (2)二、正文 (4)1系统概述 (4)2单元电路设计方案和原理说明 (4)抢答器电路设计 (4)定时电路设计 (6)3电路的安装与调试 (8)4心得与体会 (9)三、元器件明细表 (10)四、参考文献 (10)前言一、设计容及要求：设计容：本课题要求设计一台可供8名选手参加比赛的智力竞赛抢答器。
设计要求：1．基本功能(1)抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
用来控制系统清零（编号显示数码管灭灯）和抢答的开始。
(3)抢答器具有锁存与显示功能。
即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。
同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清除为止。
2．扩展功能(1)抢答器具有定时抢答功能。
要求定时器开始倒计时，并用定时显示器显示倒计时时间。
(2)参赛选手在设定时间（30秒）抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效，系统封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
二、实验容及方法1．组装调试抢答器电路。
2．设计可预置时间的定时电路，并进行组装和调试。
当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。
3．完成定时抢答器的联调，注意各部分电路之间的时序配合关系。
然后检查电路各部分的功能，使其满足设计要求。
三，工作过程简介定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。
多路电子抢答器实训报告
一、实训目的本次实训旨在通过设计和制作多路电子抢答器，使学生掌握电子电路的基本原理和实际操作技能，提高学生的动手能力和创新能力。
通过实训，学生能够了解电子抢答器的结构、工作原理和设计方法，熟悉相关电子元件和电路设计软件的使用。
二、实训内容1. 电子抢答器原理与设计（1）电子抢答器原理：电子抢答器是一种用于竞赛、讲座等场合的抢答装置，具有抢答优先、锁存显示、定时报警等功能。
本实训设计的电子抢答器采用数字电路和单片机技术实现。
（2）电子抢答器设计：设计一个八路电子抢答器，包括以下功能：①输入：8个抢答开关，1个复位开关；②显示：LED数码管显示抢答编号；③报警：扬声器发出报警声；④优先锁存：优先抢答的编号一直保持，直到主持人复位；⑤定时抢答：主持人可设定抢答时间，时间到则报警。
2. 电子元件与电路设计（1）电子元件：本次实训主要使用以下电子元件：①数字电路芯片：74LS00（与门）、74LS20（或门）、74LS32（异或门）等；②数码管：共阴极或共阳极LED数码管；③扬声器：8Ω、0.5W；④单片机：如51系列单片机；⑤按键：抢答开关、复位开关；⑥电阻、电容、二极管等。
（2）电路设计：根据电子抢答器功能要求，设计电路原理图，主要包括以下部分：①抢答开关电路：由8个抢答开关、电阻、电容和晶体管组成，实现抢答信号的产生和放大；②锁存电路：由与门、或门、异或门等数字电路芯片组成，实现抢答编号的锁存；③显示电路：由数码管和单片机组成，实现抢答编号的显示；④报警电路：由扬声器、晶体管和电阻等组成，实现报警声的产生；⑤单片机控制电路：由单片机、按键、电阻等组成，实现定时抢答、复位等功能。
3. 软件设计（1）软件环境：使用C语言进行单片机编程，采用Keil uVision 5集成开发环境。
（2）软件设计：编写单片机程序，实现以下功能：①初始化：设置单片机IO口、定时器等；②抢答：检测抢答开关状态，判断抢答优先级，锁存抢答编号；③显示：更新数码管显示抢答编号；④报警：定时抢答，时间到则报警；⑤复位：按复位开关，清除抢答编号，恢复初始状态。
多路(十路)智力竞赛抢答器设计报告(完全版)
多路智力竞赛抢答器设计报告一、题目：任务设计一个多路智力竞赛抢答器。
设计要求1、基本要求（1）设计一个4路（1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。
（2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。
2、发挥部分（1）扩展为10路（1～10）智力竞赛抢答器。
（2）设计抢答最长时间（30秒）限制和倒计时显示。
二、设计方案选取与论证：获得如图所示十路30秒倒计时抢答器的原理图。
原理图由倒计时部分和抢答器部分组成。
1、原理分析抢答器部分原理：用10个选手按键通过二极管直接控制4511输入端，一旦按键接通，4511则使7段数码管显示相应的数字。
初始状态个位和十位数码管均显示“10”，其锁存端电位为0。
在显示数字1—9时，十位数码管保持显示“0”，a 段输出是高电平，与个位数码管的f 端输出进行运算后接入4511的锁存端。
将个位数码管的g 端输出也接至此锁存端。
观察4511真值表：可知，和g 端输出在1—10的显示过程中至少其中之一输出高电平。
故，当抢答器部分因为按键的输入导致4511输出使得数码管显示从“00”跳变到“01”—“10”的数字时，使得两个4511连接起来的锁存端电位同时从低电平跳变为高电平，从而实现锁存功能。
锁存以后，无论按键如何输入，也不会改变数码管显示，仅当清零按键清零之后才可使锁存端电位置零。
倒计时部分原理：倒计时部分与抢答器部分的连接控制（1）抢答器部分4511的锁存端（2）倒计时部分555的端。
倒计时部分由555定时器组成多些振荡器，产生时间脉冲，由两片74LS192计数器芯片实现减法计数。
当主持人开关打开时，倒计时预置初始数值为30减数至0，当计数至0时，锁存555使振荡器不再输出脉冲，并通过与抢答器部分的连接使抢答器部分4511的锁存端置高电平，因此当计时器从30秒倒计时至0期间无按键输入后，会同时锁存倒计时部分和抢答器部分，知道主持人开关清零为止。
智力竞赛抢答器实训报告
一、实验背景随着各类竞赛活动的普及，如何公正、高效地判定抢答者的优先级成为一个重要问题。
为此，我们设计并制作了一台适用于四人智力竞赛的抢答器。
该抢答器通过数字电路实现，能够实时显示倒计时时间，并在选手抢答成功时发出蜂鸣声，指示抢答者的优先级。
二、实验目的1. 熟悉数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。
2. 掌握智力竞赛抢答器的工作原理。
3. 了解简答数字系统设计、调试及故障排除方法。
三、实验原理1. D触发器：D触发器是一种基本的数字电路单元，具有存储一位二进制信息的功能。
在本实验中，我们使用D触发器74LS175作为抢答器的核心元件，实现选手抢答信号的锁存和优先级判断。
2. 分频电路：分频电路用于将输入信号的频率降低，以满足抢答器对倒计时时间的需求。
在本实验中，我们使用74LS74组成的四分频电路，将输入时钟信号分频，产生倒计时所需的时钟脉冲。
3. 多谐振荡器：多谐振荡器是一种能够产生周期性方波信号的电路。
在本实验中，我们使用74LS00组成的多谐振荡器产生抢答成功时的蜂鸣声。
4. CP时钟脉冲源：CP时钟脉冲源为抢答器提供统一的时钟信号，保证各个单元电路同步工作。
四、实验步骤1. 电路设计：根据实验原理，设计抢答器的电路图，包括D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路。
2. 元器件选型：根据电路图，选择合适的元器件，包括D触发器、分频电路、多谐振荡器、CP时钟脉冲源、数码管、按键、蜂鸣器等。
3. 电路搭建：按照电路图，将选好的元器件焊接在电路板上，连接好各个引脚。
4. 电路调试：检查电路连接是否正确，使用示波器等工具检测各个单元电路的波形，确保电路正常工作。
5. 功能测试：进行抢答器功能测试，包括倒计时显示、抢答成功蜂鸣声、优先级判断等。
五、实验结果与分析1. 倒计时显示：抢答器能够正常显示倒计时时间，从9秒开始倒计时，直到0秒。
2. 抢答成功蜂鸣声：当选手抢答成功时，抢答器能够发出蜂鸣声，提示选手抢答成功。
多路抢答器实验报告
多路抢答器实验报告多路抢答器实验报告1. 引言多路抢答器是一种常用于教育培训和竞赛活动中的设备，它能够提高学生的积极性和参与度，促进知识的掌握和巩固。
本实验旨在通过对多路抢答器的实际应用和效果评估，探讨其在教学中的作用和意义。
2. 实验设计本次实验采用了一种基于无线电频率的多路抢答器系统，包括一个主机和多个从机。
主机通过无线信号发送问题，从机通过按键进行抢答，并将结果发送回主机进行统计和显示。
实验分为两个阶段，第一阶段是在课堂环境中进行的，第二阶段则是在竞赛场景下进行的。
3. 实验过程在第一阶段，我们将多路抢答器引入到课堂教学中。
教师通过主机发送问题，学生通过从机进行抢答。
实验结果显示，相比传统的抢答方式，多路抢答器能够更好地激发学生的积极性和参与度。
学生们在抢答过程中表现出更高的主动性和竞争性，积极思考问题并迅速作出回答。
同时，多路抢答器还能够提供实时的抢答结果和排名，使得教师能够更好地了解学生的学习情况，及时给予指导和反馈。
在第二阶段，我们将多路抢答器应用于竞赛活动中。
通过设置不同的题目和难度，我们模拟了一个竞争激烈的场景。
实验结果显示，多路抢答器能够有效提高竞赛的紧张感和刺激性。
选手们在限定的时间内进行抢答，争分夺秒，力争成为第一个回答正确的人。
与传统的抢答方式相比，多路抢答器能够更公平地评判选手的答题速度和准确性，避免了主观因素的干扰。
4. 实验结果分析通过实验数据的统计和分析，我们得出以下结论：- 多路抢答器能够有效提高学生的积极性和参与度，激发学生的学习兴趣和动力。
- 多路抢答器能够提供实时的抢答结果和排名，方便教师进行教学管理和评估。
- 多路抢答器能够提高竞赛活动的紧张感和刺激性，增加参与者的竞争意识和动力。
5. 实验结论本次实验的结果表明，多路抢答器在教育培训和竞赛活动中具有重要的作用和意义。
它能够提高学生的学习积极性和参与度，促进知识的掌握和巩固。
同时，多路抢答器还能够提供实时的抢答结果和排名，方便教师进行教学管理和评估。
四人智力竞赛抢答器课程设计报告（最终5篇）
四人智力竞赛抢答器课程设计报告（最终5篇）第一篇：四人智力竞赛抢答器课程设计报告一、设计题目四人电子抢答器二、设计功能1．基本功能（1）抢答器同时供4名选手比赛，分别用4个按钮key5 ~ key8表示。
（2）设置一个系统重置和抢答控制开关start（key1），该开关由主持人控制。
（3）抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
2.扩展功能（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（30秒）。
当主持人启动“开始”键后，定时器进行减计时。
（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
（3）在设定的抢答时间内如果定时时间已到，无人抢答，本次抢答无效，3.自主功能（1）抢答器具有自动计时功能，当有选手抢答答题时间（10秒）自动开始。
（2）报警电路设计：当答题时间和抢答时间将到或结束（还剩3秒时）发出蜂鸣声结束答题。
（3）每个选手有一个记分板，答对题目可以由主持人控制start 键给予加分。
每加一分响一次。
（4）长按start可以自动准备计时和系统清零，短按开始计时和暂停。
三、原理电路设计：1、方案抢答电路：使用74175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74148作为编码器，对输入的型号进行编码。
输出在共阳数码管显示主持人电路：（1）利用2个74168计数器作为倒计时的芯片，当主持人按下抢答按钮时，2个74168被置29，同时将开始倒计时。
假如在30秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。
（2）利用4个74160分别控制4位选手的得分，分别显示在4个共阳数码管。
多路智力竞赛抢答器设计实验报告
微机原理课程设计多路智力竞赛抢答器设计院系：电气及自动化工程系班级：通信一班学号：学生姓名：八多路智力竞赛抢答器设计目录一前言 (1)1设计内容及要求 (1)2实验内容及方法 (2)3工作过程简介 (2)二、正文 (4)1系统概述 (4)2单元电路设计方案和原理说明 (4)抢答器电路设计 (4)定时电路设计 (6)3电路的安装与调试 (8)4心得与体会 (9)三、元器件明细表 (10)四、参考文献 (10)前言一、设计内容及要求：设计内容：本课题要求设计一台可供8名选手参加比赛的智力竞赛抢答器。
设计要求：1．基本功能(1)抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
用来控制系统清零（编号显示数码管灭灯）和抢答的开始。
(3)抢答器具有锁存与显示功能。
即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。
同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清除为止。
2．扩展功能(1)抢答器具有定时抢答功能。
要求定时器开始倒计时，并用定时显示器显示倒计时时间。
(2)参赛选手在设定时间（30秒）内抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效，系统封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
二、实验内容及方法1．组装调试抢答器电路。
2．设计可预置时间的定时电路，并进行组装和调试。
当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。
3．完成定时抢答器的联调，注意各部分电路之间的时序配合关系。
然后检查电路各部分的功能，使其满足设计要求。
三，工作过程简介定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。
多路智力竞赛抢答器
硬件课程设计实验报告课题：多路智力竞赛抢答器班级：电信0707班作者：章杰学号： U200713288指导老师：王德胜课设评价：课设成绩：一、设计目的1、结合所学的数字电路的理论知识来完成数字电路课程设计。
2、在数字电路的课程设计中，熟悉数字电路的逻辑设计过程以及集成555的使用。
3、学会利用一些没学过的IC来设计电路。
二、功能要求1、设计一个八路定时抢答器，可以同时供8命选手参加比赛，分别用8个按钮S0～S7来表示。
2、给主持人设置一个控制开关，用来控制系统的清零和抢答的开始。
3、抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号（0～7），同时扬声器给出音响提示。
同时禁止其他选手抢答。
4、抢答器具有定时抢答的功能，抢答时间设定为20秒，当主持人按下开始按钮时，定时器立刻倒计时，并显示。
选手在设定的时间内抢答有效。
超过时间抢答无效，定时显示器显示00。
三、给定器件1、5V稳压电源。
2、集成电路74LS148 2片，74LS279 2片，74LS48 4片，74LS192 2片，NE555 2片，74LS00 1片，74LS121 1片。
3、电阻 510Ω2只，1KΩ2只，100kΩ2只，10kΩ12只， 15kΩ2只， 68kΩ2只。
4、电容 0.1uF 5只，10uf 5只，100uf 2只。
5、三极管 3DG12 1只。
6、其它：发光二极管2只，共阴极显示器3只。
四、设计步骤与要求1、拟定电路的组成框图，要求能实现所有功能，使用的元器件少，成本低。
2、设计并安装电路，要求布线整齐、美观，便于级联和调试。
3、测试所设计抢答器的逻辑功能，满足各项功能要求。
4、画出整机逻辑电路图。
5、写出设计报告。
抢答器框架设计定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
《数字电路课程设计报告-多路智力竞赛抢答器》
R2=7.5K、C=10uF，由T =(R1 +2R2)Cln2≈0.1575s即f≈6.3Hz。
注：该模块是产生给抢答模块的CP信号，产生的CP信号对占空比没什么要求，频率只要适当大，使之可
《数字电路课程设计报告-多路智力竞赛抢答器》
数字电路课程设计报告
设计课题题目：多路智力竞赛抢答器
专业：通信工程
班级：
姓名：
学号：
设计时间：2010年11月
一、设计目的
1、巩固和加深对电子电路基本知识的理解，提高综合运用本课程所学知识的能力。
2、培养根据设计需要选学参考书籍，查阅相关手册、图表和文献资料的自学能力。
3.声音模块
工作原理：由74LS20构成的门电路接收抢答后报警信号HOLD。
六、调试方案
1.先将抢答模块接好先，这时的CP信号可以先接到实验装置上的1KHz信号，TIMEOUT信号接高电平，
接好线，测试可否正常抢答，1~4抢答开关断开时对应的LED是否显示正常，抢答后其他人能否抢答和
复位是否正常。
2.接上显示模块，测试可否显示对应组号，未抢答时和复位有无显示。
以即时反应抢答者的按下动作就可以了。
2.抢答模块
工作原理：四D触发器74LS175输出端Q0~Q3控制led灯显示，输出端P0~P3控制显示模块显示组号，
P0~P4与非后产生SHOW信号控制显示模块中74LS48的BI/RBO，使48可以接受输入，这就完成复位
时无显示的功能。将与非后的信号再非一次后产生HOLD信号，该信号用于控制声音模块。HOLD相当
智力竞赛抢答器实习报告
实习报告：智力竞赛抢答器的设计与实现一、实习背景与目的随着科技的发展和智能设备的普及，数字电路设计在各个领域得到了广泛的应用。
为了提高我对数字电路设计的理解和实践能力，我参加了智力竞赛抢答器的实习项目。
本次实习的主要目的是学习数字电路中D触发器、分频电路、多谐振荡器、CP 时钟脉冲源等单元电路的综合运用，熟悉智力竞赛抢答器的工作原理，了解简单数字系统设计、调试及故障排除方法。
二、实习内容与过程1. 了解智力竞赛抢答器的工作原理智力竞赛抢答器是一种用于判断抢答优先权的装置。
其主要组成部分包括四D触发器、双4输入与非门、多谐振荡器和四分频电路等。
抢答开始时，由主持人清除信号，然后宣布抢答开始。
当参赛者按下开关时，对应的发光二极管会点亮，并通过与非门送出信号锁住其他抢答者的电路，使其无法继续抢答。
直到主持人再次清除信号，系统恢复到初始状态。
2. 设计电路图根据智力竞赛抢答器的工作原理，我设计了以下电路图。
其中包括四D触发器、双4输入与非门、多谐振荡器和四分频电路等组成部分。
同时，我还考虑了主持人控制信号的接入和发光二极管的连接。
3. 搭建实验电路根据设计好的电路图，我搭建了实验电路。
使用了逻辑电平开关、逻辑电平显示器、双踪示波器、数字频率计和直流数字电压表等实验设备，测试各触发器及各逻辑门的逻辑功能，判断器件的好坏。
4. 调试与故障排除在搭建好实验电路后，我发现系统无法正常工作。
通过观察电路图和检查元件连接，我发现了一个错误。
原来，我将多谐振荡器的输出端连接到了与非门的输入端，而没有连接到CP时钟脉冲源端口。
在改正了这个错误后，系统终于正常工作了。
三、实习收获与总结通过本次实习，我深入了解了智力竞赛抢答器的工作原理和设计方法，学习了数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。
同时，我锻炼了动手实践能力，学会了如何搭建实验电路、调试和排除故障。
总之，本次实习让我对数字电路设计有了更深刻的认识，提高了我的实际操作能力。
多路智力竞赛抢答器设计实验报告
响。参赛选手在设定时间（10 秒）内抢答有效，抢答成功，扬声器响，同时 定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余 抢答时间，并保持到主持人将系统清零为止。 (5) 如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警， 并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示 0。 (6) 用 555 定时器产生频率为１Hz 的脉冲信号，作为定时计数器的 CP 信号。
1 DA OA 12
4 ~EL OF 14 ~BI OG
DD OD 9
6 DC OC 1013
OB 11
OE
15
7X1Kohm
U1 4 51 1 B D
13
OB 11
OE
15
7X1Kohm
U2 4 51 1 B D
DB
3 ~LT
DB
5
5
2
7
2
7
3 QA 2 QB 6 QC 7 QD
关键词 ：数字电子 、培养能力
一、设计任务与要求 1．设计题目
多路智力竞赛抢答器
2．功能要求
(1) 4 名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编 号对应，也分别为 1，2，3，4。
(2) 给主持人设置一个控制按钮，用来控制系统清零和抢答的开始。 (3) 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，
一、 实物制作中有三种制作方案： 1、直接焊接电路板，与芯片引脚焊接比较紧密，接线比较复杂。 2、用面包板接线，不用焊接，但线路比较多，太复杂，不美观（如图 1）。
3、在芯片引脚边焊接排针，在正面接线，此方法比较简单，但感觉不够美 观（如图 2）。本次制作选择第三种制作方法。
多路智力抢答实验报告
多路智力抢答实验报告实验报告：多路智力抢答实验一、实验目的多路智力抢答实验是为了探究不同条件下人的智力表现，以及考察个体在多路任务中的注意分配和反应速度。
本实验的目的是研究个体在不同负荷下的认知表现。
二、实验设计本实验采用单因素设计，即实验参与者进行两个条件下的任务表现对比。
实验分为两组，每组进行两次试验。
在条件一下，参与者需要同时处理两个任务；在条件二下，参与者只需处理一个任务。
三、实验流程实验参与者分为两组，每组包括50人。
每个参与者在不同条件下进行抢答实验。
1. 条件一：每个参与者在接收到两个任务的同时，需要尽快选择并回答问题。
两个任务是同时出现在屏幕上的，参与者需要在有限的时间内选择其中一个任务进行回答。
2. 条件二：每个参与者只接收一个任务，然后回答。
四、数据收集和分析收集数据的主要指标是参与者的反应时间和正确率。
使用统计学方法对数据进行分析，计算平均反应时间和正确率，然后比较两个条件下的差异。
五、实验结果经数据收集和分析，我们得到了以下结果：1. 反应时间对比：参与者在条件一下的平均反应时间为X秒，而在条件二下的平均反应时间为Y秒。
结果显示，在处理两个任务的情况下，参与者的反应时间明显增加。
2. 正确率对比：参与者在条件一下的平均正确率为X%，在条件二下的平均正确率为Y%。
结果显示，在处理两个任务的情况下，参与者的正确率有所降低。
六、讨论通过上述实验结果，我们可以得出以下结论：1. 个体在多路任务中的认知表现与任务的数量和负荷有关。
当个体同时处理多个任务时，反应时间增加，正确率下降。
2. 注意分配在多路任务中起到了重要的作用。
处理两个任务需要分配更多的注意力，从而减少了对每个任务的注意程度，导致反应时间和正确率下降。
3. 个体的认知能力和工作记忆对多路任务的处理起到了重要作用。
能力更强的个体可能更容易在多任务环境中进行注意分配和任务处理，从而表现更好。
七、结论与启示本实验结果提示我们注意以下几个方面：1. 在处理多任务时，要注意适当分配注意力和任务处理时间，以保证任务的完成质量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多路智力竞赛抢答器设计
实验报告
This manuscript was revised by the office on December 10, 2020.
课程设计报告多路智力竞赛抢答器设计
院系：电气与电子工程学院
班级：电信科学类1202
学号： 06
姓名：罗伟
多路智力竞赛抢答器设计
目录
一前言 (1)
1设计内容及要求 (1)
2实验内容及方法 (2)
3工作过程简介 (2)
二、正文 (4)
1系统概述 (4)
2单元电路设计方案和原理说明 (4)
抢答器电路设计 (4)
定时电路设计 (6)
3电路的安装与调试 (8)
4心得与体会 (9)
三、元器件明细表 (10)
四、参考文献 (10)
前言
一、设计内容及要求：
设计内容：本课题要求设计一台可供8名选手参加比赛的智力竞赛抢答器。
设计要求：
1．基本功能
(1)抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
用来控制系统清零（编号显示数码管灭灯）和抢答的开始。
(3)抢答器具有锁存与显示功能。
即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。
同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清除为止。
2．扩展功能
(1)抢答器具有定时抢答功能。
要求定时器开始倒计时，并用定时显示器显示倒计时时间。
(2)参赛选手在设定时间（30秒）内抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效，系统封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
二、实验内容及方法
1．组装调试抢答器电路。
2．设计可预置时间的定时电路，并进行组装和调试。
当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。
3．完成定时抢答器的联调，注意各部分电路之间的时序配合关系。
然后检查电路各部分的功能，使其满足设计要求。
三，工作过程简介
定时抢答器的总体框图（如图）所示，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成定时抢答的功能。
图1
如图所示为总体方框图。
工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布“开始”抢答器工作。
定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
主体电
扩展电路
正文
一、系统概述
如图（一）所示为八路智力竞赛抢答器的总体方框图。
其工作原理如下：
抢答器系统原理框图如上所示。
它由主体电路和扩展电路两部分组成，主体电路完成基本抢答后，选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时抢答的功能
二、单元电路设计方案和原理说明
⒈抢答器电路设计
其原理说明：
(1)、抢答电路的功能有两个：一是能分辨出选手按键的先后，
并锁存优先抢答者的编号，供译码显示译码电路用；二是要
使其它选手按键操作无效。
(2)、选用优先编码器74LS148、RS锁存器、译码器4511组成
抢
答电路
(3)、抢答电路工作原理：当控制开关置于“清除”位置时，RS触发器的R—端为低电平，输出Q4—Q1全为低电平。
此时4511的BI—=0，显示器灭灯；74LS148选通输入ST—=0,74LS148处于工作状态，而锁存电路不工作。
当控制开关置于“开始”位置时，优先编码电路和锁存电路同时处于工作状态，当有选手按键抢答时，如5号选手优先按5号键，则74LS148输出Y2Y1Y0=010，YEX=0，经RS锁存后，Q1=1，BI—=1，7448工作，Q4Q3Q2=101，经4511驱动译码后，显示器显示数字5。
Q1=1使74LS148为高电平。
即74LS148禁止工作，封锁其它按键输入，当按下的按键松开后，74LS148的Y—EX为高电平，但由于Q1输出仍为高电平不变，所以74LS148仍处于不工作状态，其它按键的输入信号不被接受，这就保证抢答者的优先性及抢答电路的准确性。
如图（二）所示为八路智力竞赛抢答器的抢答电路单元图:
⒉定时电路设计
节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器
74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。
具体电路如图3。
原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、4511译码电路和2个7段数码管即相关电路组成。
具体电路如图3所示。
两块74LS192实现减法计数，通过译码电路4511显示到数码管上，其时钟信号由时钟产生电路提供。
原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、4511译码电路和2个7段数码管即相关电路组成。
具体电路如图3所示。
两块74LS192实现减法计数，通过译码电路4511显示到数码管上，其时钟信号
由时钟产生电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管4511 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得，即秒脉冲。
具体电路如图3所示。
三、电路的安装与调试
这也过程说起来并不难，但也可以说是比较难的，因为按理说只要把电路图原理弄懂了，按照原理图进行连接电路就行了，而实际上这么多的接口真正的做到每一个都不漏每一个都不会错还是比较难的，而且连起线来也是比较的慢比较的繁琐，第一面包板太小两个人一起连的话感觉相互挡着了，而且连好了彼此也不熟悉对方是怎么连的，到最后检查电路时会很困难，所以我和同组的肖康生就决定我们一个人负责看电路图知道布局和连线，另外一个人就只进行连线，这样以来的话，连起线来就比较的快不会相互挤着，而且还能够避免很多错误，最后实物电路的路线基本上两个人都会比较的熟悉自己是怎么接德鲁，等下检查线路时就会比较的容易。
总的来说，在安装电路的过程中，除了电路的布局要求美观以外，在电路的安装过程中就没有什么难的地方。
接下来就是电路的调试了，在电路连接的过程中，我们采取的方法比较的好，连线的速度也比较的快，而且错误也比较的少，所以，在接好先后多电路进行调试时，第一遍我们就已经基本成功了，只是在倒计时环节，倒计时的数据总是无法与设计时的相同，本来设计的是从30到0的倒计时，然而，出现的数字倒计时总是停在39与30两数字之间，而且有的时候甚至还出现的加数计时的现象，数字变到了49，这一步让我们比较的棘手，以为检查连线实在是没有错误，而且对电路进行分块的检查与测试时也并没出现错误，就只是在74LS192这一块芯片上数据输出有问题，地位与高位的Q0有脉冲输出，而Q1、Q2、Q3皆没有脉冲信号出来。
想了半天也没结果，我们只能再次对
线路进行检查，确认无误后我们决定了暂时放弃检查电路，准备想老师求助，老师帮我们仔细的检查了个芯片的接线与电路工作时各个芯片的管脚的电平，最后也认为我们的电路没连错，但是肯定存在问题，最后经过老师的仔细排查，最终找出了原因，使我们的192号芯片5号端未接高电平，使芯片在4号管脚有减速脉冲输入时5号管脚的加速脉冲要停止工作对其置1。
经过改正后我们的电路安装就圆满完成了，而且总体的看来布局和连线方面也做得比较到位，这样电路的安装于调试就基本完成了。
四、心得与体会
通过两周的课程设计，使我对数字电路有了进一步的了解，我的理论知识掌握得更扎实，动手能力明显提高。
同时，通过网上搜索等多方面的查询资料，我学到许多在书本上没有的知识，也认识到理论联系实践的重要。
在制作当中遇到了许多以前没遇到的困难。
我们利用许多的方法去解决所遇到的问题。
这次设计，让我感受最深的是在仿真的阶段遇到一些的问题，计时电路不能随抢答而停止，以及在实物连接后，抢答电路不能倒计时等问题。
最后我们还是老师的帮助下检查出了错误并进行改正的，我觉得我们自己一定要具备一定的检查、排除电路故障的能力。
我深刻认识到了“理论联系实际”的这句话的重要性与真实性。
而且通过对此课程的设计，我不但知道了以前不知道的理论知识，而且也巩固了以前知道的知识。
最重要的是在实践中理解了书本上的知识，明白了学以致用的真谛。
在此我要感谢同学们的帮助，我相信这十几天的不懈努力会给我未来的学习带来很多的启发,我会在以后的工作生活中更好的理论联系实际,证明自己的能力。
元器件明细表。