实验电路结构图
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2．实验电路结构图
NO.0
实验电路结构图HEX
PIO2
PIO3PIO4PIO5PIO7PIO6D1
D2D3D4D5D6D7D8D16D15D14D13D12D11
数码1
数码2
数码3
数码4
数码5
数码6
数码7
数码8
S P E A K E R
扬声器
译码器译码器译码器译码器译码器译码器译码器译码器
FPGA/CPLD PIO15-PIO12
PIO11-PIO8
PIO7--PIO2HEX
键1
键2键3键4键5键6键7键8PIO47-PIO44
PIO43-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16
目标芯片
附图2-2 实验电路结构图NO.0
附图2-3 实验电路结构图NO.1
附图2-4 实验电路结构图NO.2
ʵÑéµç·½á¹¹Í¼
NO.3
ÒëÂëÆ÷
ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷ÒëÂëÆ÷D9
D16D15D14D13D12D11D10
D8D7D6D5D4D3D2D1PIO8
PIO9
PIO10
PIO11
PIO12
PIO13
PIO14
PIO15
S P E A K E R
ÑïÉùÆ÷
1
2345678Ä¿±êоƬFPGA/CPLD PIO0
PIO1PIO2PIO3PIO4PIO5PIO6PIO7¼ü1
¼ü2¼ü3¼ü4¼ü5¼ü6¼ü7¼ü8PIO15-PIO8PIO47-PIO44
PIO43-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16
附图2-5 实验电路结构图NO.3
附图2-6 实验电路结构图NO.4
VS （PIO44）
HS （PIO43）B （PIO42）G （PIO41）R （PIO40）
GND
PIO45
PIO46513
PS/2接口
VCC
J7
4接PC 机
串行通讯接口接口电路
单片机接口电路
2
3
5RS-232B412MHZA
键
复位P34P33P32
X1X2P31P30P35RST GND 1
2345678910
VCC
PIO11PIO12PIO13PIO14AT89C2051
EU3P37P10P11P12P13P14P15P16P17VCC 11121314151617181920
PIO15PIO24PIO25PIO26PIO27PIO28PIO29PIO30PIO31
7.2K P29->A14)
27512(PIN30->VCC,PIN3->A15,
PIN29->WE)628128(PIN30->VCC,PIN3->A14,RAM/ROM
P29->WE)62256(PIN30->VCC,PIN3->A14,6264(PIN30->VCC,PIN29->WR)PIN30->A17,PIN3->A15,PIN29->A14)29C040(PIN31->WE,PIN1->A18,PIN3->A15,PIN29->A14)27040(PIN31->A18,PIN30->A17,PIN29->A14)27020(PIN30->A17,PIN3->A15,P29->A14)
27010(PIN30->VCC,PIN3->A15,R78 200
R77 200R76 200
10
54876
14
13321 视频接口VGA J6A18/A19A18/A15/WE
PIO49VCC
SLA17RAM_EN
VCC GND
SLRAM
PIO26PIO25PIO24PIO32PIO33PIO34PIO35PIO36PIO37PIO38PIO39PIO14PIO47PIO10PIO48PIO9
PIO46PIO45PIO11PIO12PIO13PIO8PIO15
PIO31PIO30PIO29PIO28PIO27
32313029282726252423222120191817
16
151413121110987654321VCC GND
27080
27040270202701027512272562764628128622566264
VCC
A17/VCC WR/A14
A13A8A9A11OE A10CS1D7D6D5D4D3
GND
D2D1D0A0A1A2A3A4A5A6A7A12A14(A15)A1610K VCC
VR1PIO31
PIO29PIO30PIO28PIO27PIO26PIO25PIO24131415164D7D6D5
D4D35D26D1D07PIO37+5
JP2
51pF C27
JP2(COMP)COMP
LM311
VCC
10K -12
+124
8
23
TL082/1
AIN0
AOUT
102
103
5.1K
R72765
TL082/2
8
4
1+12
-12
滤波0滤波1
FIT
COMM EU2
DAC0832118171032W R1
FB
93
211IOUT1IOUT2
12/CS W R2XFER A GND D GND VREF 8VCC
20
VCC
JP2(1/2,3/4)
D1PIO8
D2D3D4D5D6D7D8PIO9
PIO10
PIO11
PIO12
PIO15
PIO14
PIO13
实验电路结构图
NO.5
S P E A K E R
扬声器
FPGA/CPLD 目标芯片1
2345678D16D15D14D13D12D11D10D9
PIO47-PIO44
PIO43-PIO40PIO39-PIO36PIO35-PIO32PIO31-PIO28PIO27-PIO24PIO23-PIO20PIO19-PIO16
译码器译码器译码器译码器译码器译码器译码器
译码器PIO15-PIO8PIO0
PIO1PIO2PIO3PIO4PIO5PIO6PIO7键1
键2
键3
键4
键5
键6
键7
键8
P I O 8J P 2(5/6)P I O 8
(23)(24)1216272610C L O C K 750K H Z A F I T
102
C 30
103
C 29P I O 37
P I O 35
C O M M
C O M P
A D E O C A D E N
J P 2
20
1816141210864219
1715131197531
021+5V A I N 0A I N 1r e f (-)r e f (+)I N -1I N -0692225717
1415818192021E U 1A D C 0809P I O 16
P I O 17P I O 18P I O 19P I O 20P I O 21P I O 22P I O 23P I O 32
P I O 33P I O 35
P I O 34
m s b 2-12-22-32-42-52-62-7l s b 2-8E O C A D D -A A D D -B A D D -C A L E E N A B L E S T A R T