cadence学习笔记1--原理图的创建、查看等系列操作(持续更新)

合集下载

candence学习笔记

candence学习笔记主要学习以下内容：（1）利用OrCAD Capture CIS 进行原理图设计（2）利用Cadence PCB Editor 进行PCB布局布线（3）光绘文件（Artwork）制作，如何生成Gerber文件。

1. 工具介绍PCB Edtor 绘制PCB的工具PCB Librarian 制作PCB原件库的工具PCB Router自动布线的工具PCB SI 和SigXplorar 电路板信号完整性仿真的工具2 . OrCAD Capture CIS启动改工具后，会打开如下界面，通常选择OrCAD Capture CISOrCAD Capture CIS 与OrCAD Capture相比的优势是，在画原理图时对原理图中所有元件的管理会很方便。

3.DSN文件，是建立工程的数据库文件，包含了工程的所有数据。

Design Cache，每在原理图中放置一个元件，就会在该文件下将该元件保存下来，当下次再放置同一个文件时，就可以很方便的从这里来选取相关元件。

Library，包含元理图用到的库4. OrCAD Capture 的菜单是上下文相关的，对不同的窗口操作，菜单是不同的。

5. 原理图文件的创建(1) 选原理图文件夹，Design---->New Schematic Page----->.........(2) 选原理图文件夹，右键单击------>New Page--------->...........6. 原理图文件的删除(1) 选中要删除的原理图文件，Design---->Delete----->.........(2) 选中要删除的原理图文件，按Delete键7. 原理图文件的重命名(1) 选中要得命名的原理图文件，Design---->Rename----->.........(2) 选中要得命名的原理图文件，右键单击------>Rename--------->...........8. 原理图文件的放大和缩小(1) i：放大o：缩小都是以鼠标所在位置为中心(2) 通过菜单操作(3) Ctrl + 鼠标滚轮选中某元件后，就会以该元件为中心来进行放大或者缩小1. 打开Orcad capture CIS 后，在创建原理图前，需要做一些设置：（1）Options------>Design T emplate2.修改原理图的背景色：Options---->Preferences------>Background3.对单个原理图页面设置Options-------Schematic Page Properties4.元件库的建立在OrCAD Capture CIS中，选择File------New-----Library 。

Cadence自学笔记笔记

Cadence SPB15.7 快速入门视频教程目录Capture CIS 原理图及元件库部分第1-15讲第1讲课程介绍，学习方法，了解CADENCE软件Cadence下几个程序说明Design Entry CIS 系统级原理图设计Design Entry HDL 芯片设计Layout plus orcad 自带的pcb板布局布线工具，功能不是很强大，不推荐使用Pcb Editor Pcb librarian Cadence带的PCB布局布线封装设计PCB Router pcb自动布线Pcb SI SigXplorer Pcb电路板信号完整性仿真OrCAD Capture CIS 对元件管理更方便相对于OrCAD CaptureI 放大O 缩小页面属性设置options Design Templateoptions Schematic Page Properties第2讲创建工程，创建元件库原理图元件库，某元件分成几个部分，各部分间浏览ctrl+N ctrl+B元件创建完后修改footprint封装，options Package Properties第3讲分裂元件的制作方法1、homogeneous 和heterogeneous 区别homogeneous,芯片包含几个完全相同的部分选择该模式，画好第一个part后，后面的part会自动生成，因为完全一样。

但是引脚编号留空了，要自己再设置引脚编号。

heterogeneous芯片包含几个功能部分，可按照功能部分分成几个部分。

ctrl+N ctrl+B切换分裂元件的各个部分原理图画完之后，要对各元件自动编号，在项目管理窗口选择项目，点击tools annotate,在Action下面选择相应的动作。

2、创建homogeneous类型元件3、创建heterogeneous类型元件第4讲正确使用heterogeneous类型的元件1、可能出现的错误Cannot perform annotation of heterogeneous part J?A(Value RCA_Octal_stack ) part has not been uniquely group(using a common User Property with differing Values) or the device designation has not been chosen2、出现错误的原因分裂元件分成几个part,并且用了多片这样的分裂元件。

Cadence教育笔记

allow etch removed during ECO
ignore fixed property
Creat user-defined properties
place changed components:
always
if same
never
constraints manager data:
logic capture ->
design entry HDL 打开原理图
component browser 查找添加元器件
使用design entry HDL XL(concept HDL expert)打开原理图
use as default
3.编辑原理图:
右键点击空白栏,选择:1).console window 2).add 3).standard 4). edit 5).group 6).color 7).quick pick
overwrite current constraints
export changes only
backannotate packaging properties to schematic canvas
打包过程出现错误解决方案:
1).D:\Cadence\SPB_15.7\share\library\standard\conn_gen\chips\chips.prt打开
相反操作:dehightlight
距离测量:display -> measure
一:安装
1.连接服务器: 我的电脑 ->工具 -> 映射到网络驱动器
K：
\\109.111.3.13\cadencetool

cadence学习笔记

begin layer 正常焊盘regulapadpastemasktop 一样大小加焊层soldermask 阻焊层大0.1Mm通孔焊盘0.7Mm 通孔1mm就好1.先做花焊盘内径外经开口钻孔1mm的话内径比钻孔大6-8mil 1.5mm2.begin layer end 一样3.内层DEFAULT INTERNAL THERMAL 要用Flash焊盘4.sold-- 和pastmask 大点pastmask 和表层一样画好焊盘后，1.place-boud-top add-rectagule courtyad2.silkscreen add-line 和封装一样大3.画角标4. assembly top 直接画5 索引编号标示layout label refdel assembly top 中间qapl963silkscreenshape 矩形etch画圆第一次圆心第二次X半径Y不变错误相容shape merge shapeschret smbortsetup 最后一个设置路径通孔的封装焊盘制作。

通孔比焊盘大10-12mil1.flash 焊盘add-flsh 内圆1.5 外圆1.8 开口0.72做焊盘holetype 圆形plating 孔壁上锡plateddrill diameter 直径drill/slot光会文件时候，形状character 字母with 大小3 geometry-suare 方形圆孔的（第一个脚用的）thermalrelief 一样anti pad 大0.1mm做好后表层拷贝到END layer 表层制作完成4 default internal 花焊盘5pastemask top bottm 和表层一致。

SOLDERMASK 两层和表层大0.1mm之后做外面圆的。

1.添加线创建边框，2.倒角，，manufacture-draft-fillet3.准许布线区域，比边框小点，setup-areas-routekeepin 注意选择shapefill-unfilled不填充4.package-keepin edit-z-kopy 小点5.加固定孔6.setup-cross-section板子层7.铺通，内点层。

cadence学习笔记

cadence学习笔记1. Allegro中我设置了highlight的颜⾊为⽩⾊，但选中后颜⾊是⽩蓝相间的，很不⽅便查看。

是什么地⽅需要设置，哪位⼤虾告诉哈我？答：setup/user preferences/display/display_nohilitefont 这个选项打勾就⾏了。

2. 不⼩⼼按了Highlight Sov后部分线⾼亮成⽩⾊，怎样取消？答：这个是⽤来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地⽹络，然后再按Highlight Sov刷新即可。

3. 如何更改Highlight⾼亮默认颜⾊？答：可以在Display->Color/Visibility->Display->Temporary Highlight⾥修改即可，临时修改颜⾊可以点Display->Assign Color 来实现。

4. 如实现Highlight⾼亮部分⽹络，⽽背景变暗，就像Altium Designer那样？答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer 即可。

5. 快速切换层快捷键答：可以按数字区⾥的“-”或“+”来换层。

6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight 错误等？答：OrCAD输出⽹表，Allegro导⼊⽹表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight某元件，在Orcad中变会选中该元件。

1.ORcad :⾸先打开orcad和allegro分别占1/2的窗⼝界⾯。

然后orcad中Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出⽹表的路径。

cadence学习笔记1--原理图的创建、查看等系列操作（持续更新）

cadence学习笔记1--原理图的创建、查看等系列操作（持续更新）1、亲手操作教程内容2、OrCAD Capture CIS进行原理图设计3、Cadece PCB Editor 进行PCB布局布线4、光绘文件（Artwork）制作，如何生成Gerber文件OrCAD Capture CIS与OrCAD Capture的区别元件的管理非常方便一、原理图的创建、重命名、删除1、cadence原理图的创建第一种方法：首先先选中原理图文件，然后点击菜单栏上的Design--New Schematic Page输入原理图名称第二种方法：先选中原理图文件，然后右键单击，选择New Page输入原理图名称2、删除原理图文件第一种方法：首先选择你要删除的原理图文件，然后点击菜单栏上的Edit---Delete,点击Delete之后，就会弹出下面的对话框。

点击确定之后，原理图2就删除了。

第二种方法:首先选择你要删除的原理图文件，然后鼠标右键点击Delete，如下图所示弹出如下所示,点击确定，原理图即删除。

3、cadence原理图的重命名第一种方法：选择需要更改原理图文件名的文件，然后点击菜单栏中的Design---Rename在弹出的对话框中，输入名称，点击OK即可。

第二种方法：选择需要更改原理图文件名的文件，然后右键点击Rename弹出对话框，在弹出的对话框中，输入名称，点击OK即可。

二、原理图的放大、缩小方法一: 直接按下快捷---i /o方法二：选择需要放大、缩小的原理图，然后选择菜单栏上的View---Zoom----In 放大Out 缩小方法三：按住键盘上的CTRL键，鼠标上的滑轮，向前滑动，原理图放大；向后滑动，原理图缩小。

如果原理图放的很大，可以移动滚动条进行原理图的上下左右的滚动。

也可以利用快捷键进行滚动条的移动，按住CTRL+PAGEUP，原理图向左移动；按住CTRL+PAGEDOWN，原理图向右移动；按住PAGEUP，原理图向上移动；按住PAGEDOWN，原理图向下移动。

Cadence学习笔记1__原理图

cadence学习笔记1__原理图打开Design Entry CIS或OrCAD Capture CIS组件，选择OrCAD Capture CIS（不要选择OrCAD Capture，因为少了一些东西），如果勾选了左下角的“Use as default”复选框，下次就不用选择了，如果要使用其他的部分，就在打开后点击File→Change Product，会弹出一个“Cadence Product Choices”窗口：元器件库File→New→Library新建一个库，如下图，显示了路径和默认库名library1.olb，右击选择Save As可以改变路径和库名，右击新建一个元件，可以选择New Part或者是New Part From Speadsheet，是两种不同的方式，先介绍New Part的操作。

右击选择New Part后，弹出下面的对话框，在Name中填入元件名，还可以指定PCB Footprint，下面Parts per Pkg表示这个元件有几部分，1表示普通的元件，如果元件是两部分组成的分裂元件就写2，这里先操作1，点击ok。

中间的虚线框是这个元件的区域，右边会有一个工具栏，画直线、方框、圆、曲线，也可以输入一些字符，或者点放置一组引脚，放置结束后鼠标右击选择End Mode或按键盘左上角Esc键使命令结束，放置一组引脚的时候，还可以设置引脚的类型，比如输入、输出、双向、电源等等，这个没有区分电源和地，电源和地都是power型的，现在输入下面的几个数字，线型都是默认的Passive，引脚间距Pin Spacing设为1，点击ok，放置好后成为下面的样子，有些部分不需要显示，双击空白处弹出一个属性对话框，虚框里面的数字是PinName，虚框外面的数字是PinNumber，如果可视属性改成False就不显示了。

如果想改变其中一个引脚的引脚名、引脚编号、引脚类型，选中该引脚，右击选择Edit Properties，或者双击该引脚，如下图：画直线的时候，这里默认是按照栅格点为最小单位的，可以改变这种限制，画出任意长度任意角度的线，在工具栏Options Grid Display中，不要勾选Pointer snap to grid就可以了，记得画完想要的任意直线后，再将这里勾选，这是一个好习惯，可以让画出的线更规则整齐。

CADENCE 培训(原理图设计一)

CONCEPT-HDL原理图设计一．创建新项目1．用Project Manager建立Project*注意：在这里最好新建一个自己的设计目录并将所用库拷到本目录下，如果用默认的目录和库，很容易将目录结构搞乱。

记住一定要编辑cds.lib文件在Project Manager工具栏中选择File->New，将出现一个建立Project的对话框，按着提示新建了一个cpm文件并建立起了一个Lib:Cell:View:File结构的目录层次。

其中Lib、Cell和View分别表示一组目录。

在实际使用中发现，认识并理解这个结构，对学习这套工具的使用很有帮助。

下图显示了一个典型的Lib:Cell:View目录结构：由上图可以看出Lib目录是一个库目录，该目录下包含了所有的Cells。

每个Cell目录下存放了一个设计（这里的设计是指PCB或芯片的设计，因此PCB中使用的芯片也被认为是一个设计而存在Cell目录下）的所有数据。

这些数据又被分类归入各个VIEW。

比如，UAS项目中交换板的Cell目录是SPB，在SPB下有schematic,symbol,package和physical等view目录。

每个View目录下包含了一个设计的某一方面的数据。

比如，原理图数据都被存放在sch_n VIEW(n表示原理图的版本号)。

而Layout数据则被放physical下。

<project_name>.cpm当新工程的Wizard提示你给出新工程的名字后，你提供的工程名将被小写和加重，这个文件被用作工程文件名（后缀为*.cpm），这个工程文件包含了设计名称和库搜索列表（设计列表和零件列表）。

cds.lib一个库被添加到搜索列表里之前，他首先必须被定义在cds.lib文件里，因此每一个在搜索列表里的库必须有一个都必须有一个相应的条目在cds.lib里。

每个在cds.lib里的库有两个特征：名称和物理位置。

New Project Wizard会自动添加一个设计库进入工程文件，cds.lib文件辉映射库名到库位置。

学习笔记-candence16.6-原理图部分

学习笔记目录一、原理图设计部分1.针对原理图界面的操作2.对原理图进行编辑3.对制作原件的编辑4.生成网表5.生成清单和打印设置针对原理图界面的操作Design entry CIS:进行板级设计时用来画原理图的。

PCB Editor:cadence进行布局布线的软件。

Cadence product choices-----OrCAD capture CIS进行原理图页面个性化设置（整体设置）Options-->design template..（即原理图页面模板）. 进行原理图页面个性化设置（单页设置）Options-->schematic page propertise..5. .drn文件是建立的工程的数据库文件，包括电路原理图（schematic）、元件库（design cache）、输出文件（outputs）。

6.工具栏的显示、隐藏和自定义View-->toolbar7.更改原理图背景颜色Option-->Preferences..8.原理图的放大、缩小快捷键i、o。

View-->zoom-->in/out按住ctrl，滚动鼠标。

对原理图进行编辑旋转元器件：快捷键R画线：places -->wire快捷键W任意角度画线：画线时按住shift网络节点：junction删除网络节点：按住“s”键，鼠标左键单击节点，此时出现一个方框，这时按“delete”键，即可删除。

浏览命令browse整体浏览：选中.drn文件Edit-->browse-->parts/nets......点击原件标号可以直接定位到该原件。

对制作原件的编辑1.批量放置管脚：place--pin array2.批量修改管教：选中需要修改的管脚---右键---editproperties..3.查看元件的属性：options-->part propertise..Options-->edit part propertise..(可以改写footprint)相同的不同的4.查看一个package里的几个部分：View--packageView--package propertisesCtrl+B:package的上一级Ctrl+N:package的下一级5.画线时任意起点和终点画线：options--->prefences..-->grid display---取消pointer snap to grid6.按组编号：Tool-->annotate..四、生成网表Netlist---PCB Editor生成清单和打印设置TOOLS---Bill OF materials针对allegro原理图界面的操作allegro的5种应用模式（application mode)general edit 普通模式Placement edit 排零件模式。

cadence学习记录-图文

cadence学习记录-图文2022-3-13制版流程：原理图（先做好原理图元件库），2、DRC检查，输出网表3、做好封装，确认每个元件都有封装。

4、画好板子边框，导入网表，布局，设置约束规则，不限铺铜，DRC检查，出丝印，钻孔，出光汇第三讲原理图库上原理图库设计DeignentryCIS-------orcadcaptureci新建库file----new---library（默认保存在系统文件夹下）or新建工程在工程里新建库放置边框放置管脚（右键ｅｎｄｍｏｄｅ取消放置）--avea如果修改管脚，选中管脚右键—editpropertieplacepinarray可以同时放置多个管脚（矩阵管脚）一个复合元器件的原理图库设计复合元器件分为很多部分分割为几部分分隔成相同的部分，还是不同的部分以字母来区分还是以数字来区分View—package将整个元件视图展现，更改某PART属性双击该part进行设置，若是相同part，更改一个part，另一个part也会更改。

注：管脚输入有上划线的，管脚name输入w\\r\\,，输出结果为第四讲原理图库下创建分割元件（不同模块）方法一：同上一节创建相同part的方法，创建完模块A,按住end键，模块A消失，点重现，ctrl+n切换到下一部分方法2：通过表格进行创建，Library1.olb单击右键，newpartfrompreadheet,在e某cel表格里可以先填好，再复制到newpartcreationpreadheet画原理图添加元器件库。

（1）单击，或执行菜单命令“place→part”，此时元件库“Librarie”中只有库元件“DeignCache”选项（2）单击（placepart），单击“添加元件库。

第五讲设置环境”添加元件库，或者单击，（1）创建工程，页面：file→new→project→图图纸（2）熟悉菜单界面file→撤销剪切镜像viewplaceoption（3）环境设置option→preferenceoption→图纸无效option→第六讲库管理、放置元件原理图库添加与删除→右键newpage创建原理模板设置，只对下一次创建工程起作用，对本次工程原理图纸设置，只对某page起作用，打开原理图，按键盘上的P键，弹出元器件窗口或点击库，删除原理图库。

Cadence学习笔记

C a d e n c e学习笔记(总2页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--Cadence软件简介：Design Entry CIS（主要用OrCAD Capture CIS）原理图的绘制，PCB Editor PCB布局布线，PCB Librarion 元件封装库制作，PCB Router自动布线工具，PCB SI 和SigXplorer电路完整性信号仿真。

原理图的创建：选中SCHEMATIC文件夹右键选择New Page，或者选中原理图，在Design选项卡下的New Schematic Page;原理图的删除：选中原理图，按住键盘上Del键，或者选中原理图，在Design 选项卡下的Delete;栅格点的设置：Options菜单栏下Preferences选项卡下的Grid Display设置；Options选项中Design Template工程中创建原理图的模板，下一次打开工程时候生效；Schematic Page Properties对当前原理图页面修改有效；Preference中的Enable Intertool Communication是交互式布线的内部通信；在每个原理图子页里也能设计每个原理图子页界面的一些属性Option->Schematc Page Properties和Preferences；Place Pin Array放置Pin组，矩阵管脚的放置；元件原理图的分割创建可以通过右键单击元件库New Part或者New Part From Spreadsheet；选中元件，按住Ctrl拖拽能直接复制元件；元件放置导线后默认娃儿连接的，选中元件后按住Alt可以拖动单独元件；快捷放置元件P；放置网络标号N；放置总线管脚(Bus Entry)E;放置地或电源G或F;快速查询本地元件和网上获取元件原理图Z；放置导线W；按住Ctrl键后可以进行多选，单击选择的元件可以取消已经选择的；Ctrl+I选择滤波器Selection Filter；H左右镜像或翻转，V上下镜像翻转；注：选中元件同样在Edit菜单下都有相应的操作，例Rotate(R)、Mirror(M)的，但对于文本这一类的是无法镜像选择的；放置文本框输入文字时Ctrl+E换行；总线放置Base Name不能以数字结尾；其中F4可以连续放置Bus Entry，总线与导线连接必须要Bus Entry，总线与总线可以梯形连接或者Junction；画任意角度的连线在放置连线前按住shift；Junction接头或交叉点；如果想在交叉点上去除一个Junction，只需要重复添加一个就行，电气上也就失去了连接；或者先按住键盘上的S键，选中Junction然后Del；放置总线时，总线的名字和信号线的标号(Base Name)必须一致，开始和结尾的数字必须与总线的定义一致,并且只能通过Netlab连接；不同页面的电气连接要用off-Page Connecter；按住Alt拖动元件可以实现单个拖动，Cadence中默认的是一起；Cadence在处理电气链接关系时利用的就是Netlab网络标志；Cadence只有默认T型连接有电气属性，出现Junction，而+字形的没有；对原理图元件属性的编辑，在选中所需修改的元件后右键选择Edit Properties可以统一修改属性，快捷键Ctrl+E；选中Piovt可以更改元件属性表格排列方式；元件封装信息的添加：对于单个元件，在原理图中可以在右键编辑元件属性时在PCB Footprint属性栏添加，也可以在元件库中把元件的PCB Footprint添加上，然后通过Replace Cache添加；对于批量元件，选中一组所需要修改的元件，单击右键选择Edit Properties出现批量修改属性表格，选中PCB Footprint属性栏，全选，右键单击Edit出现Edit Property Values对话框，就可以进行对选中元件统一修改，也可以选中某个原理图页面右键选择Edit Object Properties进行元件封装的修改；在选择Browse选项之后可以选择浏览表格的所有元件信息然后使用Edit Properties来更改元件属性，选中第一个，然后按住shift选中最后一个可以全选；使用Find查找，选中所需更改元件也可以更改元件属性，快捷键ctrl+shift+E；在元件属性中可用于元件属性的修改；绘制完原理图后进行在Tools菜单栏下DRC检查，工具栏或者View菜单栏下都有Find选项用于查找特定的Nets、元件、电源或地等，其中Flat Nets能够显示更多详细的信息在原理图中；全局观察网络或元件可以使用比较快捷的一种方法：选中原理图(SCHEMATIC)在Edit菜单栏下选中Browse菜单栏下的选项，可以查找一些元件遗漏编号或其他的吧问题，例如在DRC Markers（DRC标记）可以查看DRC检查后的信息；输出网表Tools菜单栏下Create Netlist；Design Cache文件夹选项，左键单击Design Cache的元件名，其中Replace Cache全局替换元件（可以改变元件库的一种连接关系），会弹出一个替换元件对话框，可以更具自己的需要更改，有Preserve schematic part properties（但是选择这种方式无法替换封装）和Replace schematic part properties分别是保留与更新原理图也面下该元件的属性；Update Cache全局更新元件；右键单击Design Cache文件夹，选择Cleanup Cache全局清除已经不存在的元件历史文件；这对于全局浏览所用的元件非常有效。

cadence 原理图学习笔记

Design Entry CIS ：板基设计的原理图设计Design Entry HDL Rules Checker 芯片设计工具Design Entry HDL 芯片设计工具PCB Editor：PCB布局布线的软件PCB Router：自动布线的工具PCB SI：线路板的完整性分析SigXplorer：线路板的完整性分析平时画原理图工具：OrCAD Capture CIS原理图模板设置：创建原理图元件库新建的原理库存储到指定的位置新建元件库元件新建元件的属性，包括名称，索引号，封装，多元件共体，等信息元件库原理图编辑界面单个引脚放置：弹出引脚属性设置阵列引脚放置：单个引脚双击修改属性多个引脚选中后在spreadsheet一起修改。

放置填充多边形按住shift可以画任意角多边形双击调出多边形属性选择实体就好了放置元件方体画方框结束鼠标重复放置命令，右击End Mode 或者Esc元件属性，设置引脚管脚显示等。

元件封装属性修改，原理图与pcb封装的映射就在这里修改。

多元件共体浏览分裂元件浏览。

不规则元件第3讲：分裂元件制作创建Homogereous双运放元件，每个单元件都一摸一样，引脚编号不同，电源脚编号可以重复。

新建元件画好第一个单元件快捷键Ctrl+n 自动生成另一部分单元件。

需要全部重新定义引脚编号。

引脚名称隐藏快捷键Ctrl+b 可以返回查看A部分元件图形。

创建Heterogeneous元件，每部分图形可以不一致。

快捷键Ctrl+n 会完全留空，全部要重新画。

分裂元件整体浏览第4讲分裂元件的自动编号的问题解决。

分裂元件的组定义，在元件库中操作，使同组元件具备同一属性。

第一步：创建元件第二步：给元件创建一个可以区分“分组”的属性完成了单个元件的新属性的创建依次创建同组的其它元件的新属性。

要求同名同参数第三步：在原理图中双击元件使同组的元件都新属性参数相同即可。

配对时不能冲突，比如双运放就只能有两个运放，同一参数有三个运放相同的话就出错了。

cadence使用笔记

(百度和网页/analog/Cadence.html 的作者无关，不对其内容负责。

百度快照谨为网络故障时之索引，不代表被搜索网站的即时页面。

)您查询的关键词是：errpreset 。

如果打开速度慢，可以尝试快速版；如果想保存快照，可以添加到搜藏。

内容目录1 Candence 使用笔记2 1.1波形图的自定义设置 2 1.2波形图的打印 2 1.3ocean 脚本辅助仿真3 1.4用Results Browser 查看相噪 41.5用脚本方便的实现工艺角和温度组合的仿真 5 1.6在服务器端进行远程仿真 5 1.7积分方法和参数设置对仿真的影响 6 1.8改变schematic 和layout 的对应关系 7 1.9Assura 提取电容参数出现误差的问题 7 1.10ADE 中默认精度的设置 7 1.11由服务器向本地传送文件 81.Candence使用笔记2007.11.1, duoyun1.1波形图的自定义设置Candence平台由SKILL脚本写成，因此为其强大的自定义功能提供了基础。

在用户目录(/home/**或~/)下有一个文件.cdsinit（如果没有的话可以自己创建）。

在这个文件中加入SKILL语句，Candence每次启动时自动执行这些语句，因此可以完成定义默认设置，绑定快捷键等多种自定义设置。

以波形图的硬复制为例，如果希望在画出波形图时默认画出网格线，并且默认打印到文件。

则可以在.cdsinit文件中加入以下两句：awvSetOptionValue("displayGrids" t)awvSetOptionValue("hcOutputFile" t)其他一些常见设置如：awvSetOptionValue("dateStamp" t)awvSetOptionValue("hcHeader" nil)awvSetOptionValue("hcMailLogNames" nil)awvSetOptionValue("hcPaperSize" "A")awvSetOptionValue("hcPlotterName" "Tektronix")将这些语句写入.cdsinit或.oceanrc即可。

Cadence concept HDL 学习笔记

Cadence concept HDL 学习笔记自己的一些学习心得，用作备忘录，以后用起来查找比较方便。

如果有人要转载或用作其它地方，必须先经过本人同意。

如果你觉得有用，保存一份到自己的电脑上，那是不用通知我的。

使用的软件：Cadence concept HDL psb15.7 for windows 和Allegro 15.7 for windows。

1原理图到PCB设计的流程：1.1建立新的项目并做相应的设置（元件库、图纸类型等）；1.2原理图输入，同时创建新的原理图元件；1.3打包设计；1.4Allegro PCB设计（导入网表，创建新的元件封装，如果原理图有新的更改也要同步进来）；1.5项目归档。

2学习计划：2.1熟悉工具软件的设置、文件管理模式等；2.2按照PCB的设计流程，一步一步完成；2.3每一步都需要实际操作，并做详细笔记；3学习笔记：3.12009年4月14日:3.1.1认识各步骤需要使用的软件：3.1.1.1Library Explorer：元件库管理；3.1.1.2Part Developer：原理图元件建立；3.1.1.3Concept HDL：原理图输入软件；3.1.1.4Package Designer：PCB封装建立；3.1.1.5Allegro：PCB设计；3.1.1.6Pad Designer：焊盘设计；3.1.1.7Project Manager：项目管理器。

3.2Library Explorer：3.2.1打开“Library Explorer”，建立一个新的元件库mycomponents，选择管理方式和工作目录；3.2.23.2.3然后就可以看到自己的元件列表了，因为是新建立的，自能看到一些cadence的标准符号库；3.2.4新建元件，输入新的元件名：3.2.53.2.6右击新建的元件名，在菜单选择“Part Developer”，进入元件设计：3.2.73.3Part Developer：3.3.1在正式使用之前要做些全局参数的设置：3.3.1.1T ools->setup:3.3.1.2S etup:3.3.1.33.3.1.4S etup->Package:3.3.1.5不同的元件类型选择不同的前缀，这里是建的一颗IC，前缀选“U”。

Cadence基本操作、快捷键、基础知识

一、基本操作（一）电路图绘制1、登陆到UNIX系统。

在登陆界面，输入用户名***和密码***** 。

2、Cadence的启动。

登录进去之后，点击Terminal出现窗口，输入icfb命令，启动Cadence软件。

3、根据设计指标及电路结构，估算电路参数。

4、利用Candence原理图的输入。

（1）Composer的启动。

在CIW窗口新建一个单元的Schematic视图。

（2）添加器件。

在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。

（3）添加连线。

执行Add-Wire，将需要连接的部分用线连接起来。

（4）添加管脚。

执行Add-Pin和直接点p，弹出添加管脚界面。

（5）添加线名。

为设计中某些连线添加有意义的名称有助于在波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。

点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。

为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。

（6）添加电源信号,根据不同的仿真电路设置不同的电源参数。

（7）保存并检查。

点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。

如果有，察看CIW窗口的提示。

4、利用Candence原理图的输入。

（二）电路图仿真（1）启动模拟仿真环境。

在comparator schematic窗口，选择Tools-Analog Environment，弹出模拟仿真环境界面。

（2）设置模型库。

（3）设置分析类型。

在仿真窗口，点击Choose Analyses按钮，弹出Choose Analyses窗口，该窗口中列出了各种仿真类型，依次进行各种仿真，如ac、dc、tran，进行交流仿真、直流仿真、瞬态仿真。

（4）设置波形显示工具。

Cadence中有两种波形显示工具：AWD和wavescane，在仿真窗口选择Session-assign，在弹出的窗口中可以选择波形显示工具为AWD或wavescane。

Cadence学习笔记

Cadence学习笔记1__焊盘一、焊盘前期准备在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。

元件封装大体上分两种，表贴和直插。

针对不同的封装，需要制作不同的Padstack。

名词解释不同层的名词解释：Begin Layer：最上面的铜Default Internal：中间层End Layer：最下面的铜Solder Mask：阻焊层、绿油层。

是反显，有就是没有。

等于是开了个小孔不涂绿油，是为了把焊盘或是过孔露出来，不涂绿油就是亮晶晶的铜，也就是在板子上看到的焊盘，或者是一个个的孔，其它的部分都上阻焊剂，也就是绿油，其实不光是绿色的，还有红色的、黑色的、蓝色的等等。

Paste Mask：助焊层、钢网层、锡膏防护层、锡膏层，也叫胶贴、钢网、钢板。

是正显，有就是有。

等于是钢网开了个窗，过波峰焊时机器就在此窗口内喷上焊锡了。

这一层是针对表面贴装（SMD）元件的，其实不光是表贴，通孔也要用到，因为通孔的表面上也有个焊盘，该层用来制作钢板﹐而钢板上的孔就对应着电路板上的SMD器件的焊点。

在表面贴装（SMD）器件焊接时﹐先将钢板盖在电路板上（与实际焊盘对应）﹐然后将锡膏涂上﹐用刮片将多余的锡膏刮去﹐移除钢板﹐这样SMD器件的焊盘就加上了锡膏，之后将SMD器件贴附到锡膏上面去（手工或贴片机）﹐最后通过回流焊机完成SMD器件的焊接。

通常钢板上孔径的大小会比电路板上实际的焊盘小一些。

Film Mask：预留层，用于添加用户自定义信息，根据需要使用。

不同焊盘的名词解释：Regular Pad：实际焊盘、规则焊盘，正片中使用，也是通孔焊盘的基本焊盘。

可以是：Null、Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形状（可以是任意形状）。

Thermal Relief：热焊盘、热风焊盘、花焊盘、防散热焊盘。

Cadence新建原理图工程

原理图工程的建立1、打开OrCAD Capture CIS打开OrCAD Capture CIS弹出一个Cadence Product Choices对话框,选择OrCAD Capture CIS(比Capture CIS功能强大)点击OK。

2、新建工程File-New-Project。

选择Schematic给工程取一个名字（最好为纯英文、数字。

而且随后的PCB文件名称需与原理图的名称一致,否则不能成功地从PCB中回注编号），选择保存路径。

这里也可以选择PC Board Wizard，不知道两者有什么区别。

3、创建元件库file -> new ->library，元件库被自动加入到工程中4、放置元器件cadence原理图库在\Cadence\SPB_16.6\tools\capture\library这个路径下面。

放置元器件，快捷键P，输入原器件名，enter放置。

（封装名要与库中相同）。

5、重新编号对原理图重新编号：选.dsn 文件，tool->annotate弹出annotate 对话框，其中把Action 这一项先设置为Reset part reference to“？”确定。

然后再重来一次Action选择Incremental reference update，确定。

即先取消所有索引编号，再重新编号。

6、规则检查回到.opj窗口，选中.dsn-SCHEMA TIC1下的原理图文件，Tools-DRC进行DRC规则检查。

7、生成网表选中.dsn文件，Tools-create Netlist（有时生成错误可能是有元器件未导入封装）。

原理图技巧1、鱼眼功能：点击小眼睛，再按Q键2、原理图文件夹的创建鼠标选择.dsn 文件，选design –〉new schematic 或鼠标右键-> new schematic。

原理图文件的创建选择原理图文件夹，选design –〉new schematic page 或鼠标右键->new page。

Cadence基本操作、快捷键、基础知识

一、基本操作（一）电路图绘制1、登陆到UNIX系统。

在登陆界面，输入用户名***和密码***** 。

2、Cadence的启动。

登录进去之后，点击Terminal出现窗口，输入icfb命令，启动Cadence软件。

3、根据设计指标及电路结构，估算电路参数。

4、利用Candence原理图的输入。

（1）Composer的启动。

在CIW窗口新建一个单元的Schematic视图。

（2）添加器件。

在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。

（3）添加连线。

执行Add-Wire，将需要连接的部分用线连接起来。

（4）添加管脚。

执行Add-Pin和直接点p，弹出添加管脚界面。

（5）添加线名。

为设计中某些连线添加有意义的名称有助于在波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。

点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。

为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。

（6）添加电源信号,根据不同的仿真电路设置不同的电源参数。

（7）保存并检查。

点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。

如果有，察看CIW窗口的提示。

4、利用Candence原理图的输入。

（二）电路图仿真（1）启动模拟仿真环境。

在comparator schematic窗口，选择Tools-Analog Environment，弹出模拟仿真环境界面。

（2）设置模型库。

（3）设置分析类型。

（4）设置波形显示工具。

Cadence中有两种波形显示工具：AWD和wavescane，在仿真窗口选择Session-assign，在弹出的窗口中可以选择波形显示工具为AWD或wavescane。

cadence学习笔记-画原理图库

Candence 学习笔记龚昌盛2014.04.11一、使用OrCAD Capture CIS来画原理图1.基本操作1).使用OrCAD Capture CIS2).原理图的放大缩小：I、OCtrl + 鼠标，滚轮。

鼠标所在位置，它以鼠标所在的位置为中心进行放大和缩小。

3).原理图上下滚动，Page UP、Page Down4).原理图左右滚动，Ctrl + Page UP、Ctrl + Page Down2.简单设置在画原理图之前，进行简单设置，Options -> Design Template，用于原理图的模版设置。

3.创建工程文档1.修改背景颜色Options ->Preferences ->Colors/Print -> Background2.修改原理图大小、栅格、单位Options ->Schematic Page Properties二、使用OrCAD Capture CIS来画规则的元件库→创建库→创建元件→1.基本操作File ->New ->Library2.更换路径选中C:\Library1.olb，File -> Save As或右键Save As ，MyLib.OLB3.创建新元件选中MyLib.OLB，右键，New PartPart Reference Prefix，器件的索引Parts per Pkg：一个元器件分成多个小部分来画。

4.放引脚5.放引脚排6.批量修改引脚信息选择引脚后，右键，Edit ProportiesNC，可以选择SHOT属性。

7.放方形BODY8.调整引脚位置9.修改方形BODY大小10.保存11.熟悉元件属性Options →Part ProportiesOptions →Package ProportiesView → Package用于显示一个元件有多少个子部分。

在此显示图下，可以进入Edit → Proporties，对引脚进行编辑，与步骤6的内容差不多。