集成电路计算机辅助设计——时序电路集成电路计算机辅助设计——描述_国防科大
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
data clk
……
……
19
可以设计出100％的同步时序电路，有利于时序有利于基于周期机制的仿真器进行仿真
可有效避免因复位电路毛刺造成的亚稳态和错误复位信号长度大于时钟周期才能保证可靠复位。
将所有y1,y2取值不稳
定造成前后模拟不一致
偶数分频
例7：将一个200kHZ时钟做2分频、4分频、8分频，要求分频后的3个时钟同相
..\verilog_example\clk_div_phase.v ..\verilog_example\clk_div_phase_tb.v
37
表示触发器直接接收
的输出LSFR的位长n和二
进制特征Taps
hn-1, hn-2,…,h1)
第级的输入为
n-110
n-110