数字电路：触发器习题PPT
合集下载
数电第4章触发器课件
与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 １.概念：
FF: (Flip-Flop, 简称FF)能够存储１位二进制信号 的基本单元电路。
２.特点： （１）有两个稳定的状态：０状态和１状态。 （２）在触发信号控制下，根据不同输入信号可置成 0或1状态。 （触发信号为时钟脉冲信号）
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.3 同步触发器（电平触发）
4.4 主从触发器（脉冲触发）
4.5 边沿触发器（边沿触发） 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础，增加两个与非门。
置1端 时钟信号 (高电平有效) （同步控制）
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时： 有 SD’ =RD’=1， 则Q、Q’不变。 分析CLK=1时： （1）S=R=0时，有SD’ =RD’=1：Q、Q’不变(保持原态） （2）S =0, R=1：输出Q=0, Q’=1 （置0状态） （3）S =1, R=0：Q=1, Q’=0 （置1状态） （4）S=R=1：Q=Q’=1（未定义状态）
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形
数字电路第五章触发器PPT课件
（3）特性方程：
S R Q Q*
0000 0011 1001 1011 0100 0110 1 1 0 0① 1 1 1 0①
■
第15页
《数字电子技术基发器的逻辑功能描述及其转换方法
5.6.1 触发器按逻辑功能的分类 5.6.2 触发器按逻辑功能与电路结构的关系 5.6.3 触发器的逻辑功能转换
触发器的逻辑功能是指触发器的次态和初态及输入 信号之间在稳态下的逻辑关系。
逻辑功能可采用特性表、特性方程、状态转换图和 波形图（或称时序图）来描述。
一、电路结构
反馈 反馈
两个输出端
两个输入端
逻辑符号
正是由于引入反馈，才使电路具有记忆功能 !
■
第3页
《数字电子技术基础》 （第五版）
电子信息研究室
二、功能分析
设Q为触发器的原状态（初态），即触发信号输入前的状态；
Q*为触发器的新状态（次态），即触发信号输入后的状态。
输入RD=0, SD=0时
Q0 Q1
■
00
11
输出保持：
Q* 1 Q* 0
第5页
《数字电子技术基础》 （第五版）
输入RD=1, SD=0时
Q0 Q1
0
1
0
1
电子信息研究室
置“0”！
Q1 Q0
1
0
0
1
11
00
输出仍保持：
Q* 0 Q* 1
■
11
00
输出变为：
Q* 0 Q* 1
第6页
《数字电子技术基础》 （第五版）
输入RD=1, SD=1时
■
第13页
《数字电子技术基础》 （第五版）
电子信息研究室
S R Q Q*
0000 0011 1001 1011 0100 0110 1 1 0 0① 1 1 1 0①
■
第15页
《数字电子技术基发器的逻辑功能描述及其转换方法
5.6.1 触发器按逻辑功能的分类 5.6.2 触发器按逻辑功能与电路结构的关系 5.6.3 触发器的逻辑功能转换
触发器的逻辑功能是指触发器的次态和初态及输入 信号之间在稳态下的逻辑关系。
逻辑功能可采用特性表、特性方程、状态转换图和 波形图（或称时序图）来描述。
一、电路结构
反馈 反馈
两个输出端
两个输入端
逻辑符号
正是由于引入反馈，才使电路具有记忆功能 !
■
第3页
《数字电子技术基础》 （第五版）
电子信息研究室
二、功能分析
设Q为触发器的原状态（初态），即触发信号输入前的状态；
Q*为触发器的新状态（次态），即触发信号输入后的状态。
输入RD=0, SD=0时
Q0 Q1
■
00
11
输出保持：
Q* 1 Q* 0
第5页
《数字电子技术基础》 （第五版）
输入RD=1, SD=0时
Q0 Q1
0
1
0
1
电子信息研究室
置“0”！
Q1 Q0
1
0
0
1
11
00
输出仍保持：
Q* 0 Q* 1
■
11
00
输出变为：
Q* 0 Q* 1
第6页
《数字电子技术基础》 （第五版）
输入RD=1, SD=1时
■
第13页
《数字电子技术基础》 （第五版）
电子信息研究室
最新十二章触发器ppt课件
24
使用UPDATE触发器例题
图12.11UPDATE触发器执行结果
在该例题中，测试代码想要用
UPDATE操作将课程号为4001的课 程的学时修改为100。在前一节中 介绍到，对具有UPDATE触发器的 数据表执行UPDATE操作时， UPDATE触发器被触发执行，系统 首先删除原有的记录，并将原有 的记录行插入；然后系统再插入 新记录到数据表的同时也将新记 录插入到inserted表中。该触发 器中的判断语句判断出刚才插入 到inserted表的新记录中的学时 超过了80，因此执行ROLLBACK语 句将整个操作回滚，结果是修改 操作不成功，该课程的学时仍然 为72。
10
创建触发器
（5）在【查询】菜单上，单击【分析】测试语法； （6）在【查询】菜单上，单击【执行】，在数据库中就创建了该触发器； （7）如果要保存脚本，在【文件】菜单上，单击【保存】。输入新的文件名， 再单击【保存】。
图12.2 在触发器模版中输入触发器创建文本
11
(二) 修改触发器
1．使用T-SQL语句修改触发器 使用T-SQL语句ALTER TRIGGER可以修改触发器，语法格式如下：
图12.5 查看表中触发器
17
查看触发器
2．查看触发器的定义文本 触发器的定义文本存储在系统表syscomments中，查看的语法格式为：
EXEC sp_helptext 'trigger_name' 例12-3：查看Courses表中tr_Cour触发器的定义。 在SQL Server Managerment Studio查询窗口中输入以下命令： USE Student GO EXEC sp_helptext 'tr_Cour'
数电触发器PPT演示课件PPT113页
Qn
Q n1
J
0
0
0
0
1
1
1
0
1
1
1
0
第29页，共113页。
5.2.5 电位触发方式的工作特性
电位触发方式——当钟控信号CP为低（高）电平时，触 发器不接受输入激励信号，触发器状态保持不变；当钟控信号CP 为高（低）电平时，触发器接受输入激励信号，状态发生转 移。
电位触发方式的特点： 在约定钟控信号电平（CP=1或CP=0）期间，输入激励信号
/RD=×
/ SD=1
/RD=1 /SD=0
/RD=1 /SD=×
/RD /SD 00
Qn+1 ×
功能 不定
0
1
01
0
置0
/RD=0 /SD=1
10 1
置1
1 1 Qn 保持
①当触发器处在0状态，即Qn=0时，若输入信号 RDSD＝01 或11，触发器仍为0状态；
若 RDSD＝10，触发器就会翻转成为1状态。
化，输出马上跟着改变。
在时序电路中，常常希望输入信号只作为输出变化的条件， 何时开始翻转要由节拍器（时钟）来决定。显然基本触发器不具 有这样的功能。
给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉 冲时，触发器的状态才能改变。这种触发器称为钟控触发器。
钟控触发器具有按时钟拍节工作的特点，下面我们
②当触发器处在1状态，即Qn=1时，若输入信号 RDSD＝10 或11，触发器仍为1状态；
若 RDSD＝01，触发器就会翻转成为0状态。
11
第12页，共113页。
B、激励表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变
第05章触发器习题解N
图A5.7
[题5.8] 在脉冲触发 触发器电路中，若S、R、CLK端的电 题 在脉冲触发SR触发器电路中 触发器电路中， 、 、 端的电 压波形如图P5.8所示，试画出 、Q'端对应的电压波形。假 所示， 端对应的电压波形。 压波形如图 所示 试画出Q、 端对应的电压波形 定触发器的初始状态为Q=0。 定触发器的初始状态为 。
触发器逻辑功能的定义和脉冲触发方式的动作特点(主从结 解：根据SR触发器逻辑功能的定义和脉冲触发方式的动作特点 主从结 根据 触发器逻辑功能的定义和脉冲触发方式的动作特点 构触发器属于脉冲触发方式)，即可画出如图A5.7所示的输出电压波形图。 所示的输出电压波形图。 构触发器属于脉冲触发方式 ，即可画出如图 所示的输出电压波形图
解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方 根据 触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方 即可画出Q和 的电压波形如图 的电压波形如图A5.14。 式，即可画出 和Q'的电压波形如图 。
图A5.14
[题5.15] 已知 题 已知CMOS边沿触发方式 触发器各输入端的电压 边沿触发方式JK触发器各输入端的电压 边沿触发方式 波形如图P5.15所示，试画出 、Q'端对应的电压波形。 所示， 端对应的电压波形。 波形如图 所示 试画出Q、 端对应的电压波形
触发器逻辑功能的定义及边沿触发方式的动作特点， 解：根据D触发器逻辑功能的定义及边沿触发方式的动作特点，即可画 根据 触发器逻辑功能的定义及边沿触发方式的动作特点 出Q、Q'端的电压波形如图A5.13。 、 端的电压波形如
图A5.13
[题5.14] 已知维持阻塞结构 触发器各输人端的电压波形如 题 已知维持阻塞结构D触发器各输人端的电压波形如 所示， 端对应的电压波形。 图P5.14所示，试画出 、Q'端对应的电压波形。 所示 试画出Q、 端对应的电压波形
数字电子技术基础第六章触发器PPT课件
根据D触发器的逻辑功能，可以 画出其状态转换图，直观地表示
出触发器的状态转换过程。
典型应用案例分析
分频器
利用D触发器的存储功能，可以实现分频器电路。通过合理设置反馈网络，可以将输入信 号的频率降低到所需的分频系数。
序列信号发生器
通过级联多个D触发器，并设置不同的反馈网络，可以实现序列信号发生器。该电路可以 产生一系列具有特定时序关系的脉冲信号。
01
02
03
04
基本RS触发器
由两个与非门交叉耦合构成， 具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引 入时钟信号CP，实现触发器的
同步翻转。
触发器的输入端
R（置0端）、S（置1端）和 CP（时钟信号输入端）。
触发器的输出端
Q和Q'（互补输出端）。
工作原理及逻辑功能
工作原理
序列信号发生器设计原理及实现方法
序列信号发生器定义
序列信号发生器是一种能够产生特定序列信号的电子器件， 具有信号发生、信号转换等功能。
序列信号发生器设计原理
利用触发器的状态转换特性和适当的逻辑电路，实现特定 序列信号的生成和输出。
序列信号发生器实现方法
采用移位寄存器或计数器等作为核心器件，通过适当的逻 辑电路实现序列信号的生成、转换和输出等操作。同时， 需要考虑信号的稳定性和可靠性等因素。
的使能状态。
工作原理及逻辑功能
工作原理
在CP上升沿到来时，触发器将输 入端D的电平状态存储到输出端 Q，并保持到下一个CP上升沿到
来之前。
逻辑功能
D触发器的逻辑功能可以用特性 方程来描述，即Q(n+1)=D。其 中，Q(n+1)表示下一个CP上升 沿到来时的输出状态，D表示输
出触发器的状态转换过程。
典型应用案例分析
分频器
利用D触发器的存储功能，可以实现分频器电路。通过合理设置反馈网络，可以将输入信 号的频率降低到所需的分频系数。
序列信号发生器
通过级联多个D触发器，并设置不同的反馈网络，可以实现序列信号发生器。该电路可以 产生一系列具有特定时序关系的脉冲信号。
01
02
03
04
基本RS触发器
由两个与非门交叉耦合构成， 具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引 入时钟信号CP，实现触发器的
同步翻转。
触发器的输入端
R（置0端）、S（置1端）和 CP（时钟信号输入端）。
触发器的输出端
Q和Q'（互补输出端）。
工作原理及逻辑功能
工作原理
序列信号发生器设计原理及实现方法
序列信号发生器定义
序列信号发生器是一种能够产生特定序列信号的电子器件， 具有信号发生、信号转换等功能。
序列信号发生器设计原理
利用触发器的状态转换特性和适当的逻辑电路，实现特定 序列信号的生成和输出。
序列信号发生器实现方法
采用移位寄存器或计数器等作为核心器件，通过适当的逻 辑电路实现序列信号的生成、转换和输出等操作。同时， 需要考虑信号的稳定性和可靠性等因素。
的使能状态。
工作原理及逻辑功能
工作原理
在CP上升沿到来时，触发器将输 入端D的电平状态存储到输出端 Q，并保持到下一个CP上升沿到
来之前。
逻辑功能
D触发器的逻辑功能可以用特性 方程来描述，即Q(n+1)=D。其 中，Q(n+1)表示下一个CP上升 沿到来时的输出状态，D表示输
数字电路触发器详解ppt文档
电平触发器（也称同步触发器）是其中最简单 的一种。
广东工业大学 自动化学院
5.3 电平触发的触发器
一、电平触发SR触发器（同步SR触发器）
1. 电路结构和工作原理
• 电路组成
SR锁存器
S1'
01
R1'
触发信号控 制门
• 工作原理
CLK = 0 时，G3、G4被 封锁，输入信号 R、S 不起作用。 SR 锁存器的 输入均为 1，触发器状态 保持不变。
电平触发
脉冲触发
边沿触发
2. 按逻辑功能分
SR 触发器 D 触发器 JK 触发器 T 触发器
三、触发器逻辑功能的描述方法
主要有特性表、特性方程、驱动表(激励表)、状态 转换图（状态图）和波形图(时序图)等。
广东工业大学 自动化学院
5.2 SR锁存器
SR（Set-Reset）锁存器（又叫基本RS触发器）是各种 触发器构成的基本部件，也是最简单的一种触发器。
信号输 入端
Q = 0，Q′ = 1时，称为 触发器的“0”态。
互补输 出端
Q = 1，Q′ = 0时，称为 触发器的“1”态。
广东工业大学 自动化学院
5.2 SR锁存器
• 工作原理
10 0 0 10
a . RD＝0，SD＝1时
Q＝1
Q＝0
10
锁存器为“1” 态
b . RD＝1，SD＝0时
01 Q＝0
5.2 SR锁存器
2. 用与非门组成的锁存器 • 特性表（或功能表） • 电路组成
广东工业大学 自动化学院
5.2 SR锁存器
• 图形（逻辑）符号
置位端或置1输入端
复位端或置0输入端
输入有小圆圈 表示低电平有效
广东工业大学 自动化学院
5.3 电平触发的触发器
一、电平触发SR触发器（同步SR触发器）
1. 电路结构和工作原理
• 电路组成
SR锁存器
S1'
01
R1'
触发信号控 制门
• 工作原理
CLK = 0 时，G3、G4被 封锁，输入信号 R、S 不起作用。 SR 锁存器的 输入均为 1，触发器状态 保持不变。
电平触发
脉冲触发
边沿触发
2. 按逻辑功能分
SR 触发器 D 触发器 JK 触发器 T 触发器
三、触发器逻辑功能的描述方法
主要有特性表、特性方程、驱动表(激励表)、状态 转换图（状态图）和波形图(时序图)等。
广东工业大学 自动化学院
5.2 SR锁存器
SR（Set-Reset）锁存器（又叫基本RS触发器）是各种 触发器构成的基本部件，也是最简单的一种触发器。
信号输 入端
Q = 0，Q′ = 1时，称为 触发器的“0”态。
互补输 出端
Q = 1，Q′ = 0时，称为 触发器的“1”态。
广东工业大学 自动化学院
5.2 SR锁存器
• 工作原理
10 0 0 10
a . RD＝0，SD＝1时
Q＝1
Q＝0
10
锁存器为“1” 态
b . RD＝1，SD＝0时
01 Q＝0
5.2 SR锁存器
2. 用与非门组成的锁存器 • 特性表（或功能表） • 电路组成
广东工业大学 自动化学院
5.2 SR锁存器
• 图形（逻辑）符号
置位端或置1输入端
复位端或置0输入端
输入有小圆圈 表示低电平有效
数字电子技术基础PPT第四章 触发器
2020/6/22
2020/6/22
分析结果：
(1)若J=1,K=0，则CP=1时主触发器置“1” (无论Q是0还是1)，待CP=0后，从触发器也置 “1”(2)。若J=0,K=1，则CP=1时主触发器置“0” (无论Q是0还是1)，待CP=0后，从触发器也置 “0(”3)若。J=0,K=0，则主、从触发器都保持原
在整个CP=1期 间，输出随输入 变化而变化。是 电平触发而不是 边沿触发。
2020/6/22
若CP在=1电时路段中：增假加如
①上②升两沿根到连来线时，，则S=G03,、
GR5=是1而一使个Q基=1本，R若S触此发后
器的，CPG=41、期G间6是出一现个R=基0,
③
本S=R1S，触即发R器欲。使输出置
本节是站在逻辑功能的角度对触发器进行 了分类：有RS触发器、JK触发器、D触发器和 T触发器。
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
2020/6/22
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
以D触发器为例：
(1)P222图5.3.4,由电平触发的触发器构 成，且为电平触发；
状态。
(4)若J=1,K=1，若Qn =0，则Qn+1=1；若Qn =1，则Qn+1=0。即Qn+1 = Qn 。换句话说， J=K=1时，每遇到一个CP的下降沿，则Q翻转 一次。
2020/6/22
2.动作特点： （1）分两拍； （2）输出Q是由下降沿来临之前的Q’决定
的； （3）J=K=1时，触发器遇一个CP下降沿就
也因称此维称持③线④。为阻塞线。 2020/6/22
3.利用传输延迟时间的边沿触发器(下降沿触 发器)
2020/6/22
分析结果：
(1)若J=1,K=0，则CP=1时主触发器置“1” (无论Q是0还是1)，待CP=0后，从触发器也置 “1”(2)。若J=0,K=1，则CP=1时主触发器置“0” (无论Q是0还是1)，待CP=0后，从触发器也置 “0(”3)若。J=0,K=0，则主、从触发器都保持原
在整个CP=1期 间，输出随输入 变化而变化。是 电平触发而不是 边沿触发。
2020/6/22
若CP在=1电时路段中：增假加如
①上②升两沿根到连来线时，，则S=G03,、
GR5=是1而一使个Q基=1本，R若S触此发后
器的，CPG=41、期G间6是出一现个R=基0,
③
本S=R1S，触即发R器欲。使输出置
本节是站在逻辑功能的角度对触发器进行 了分类：有RS触发器、JK触发器、D触发器和 T触发器。
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
2020/6/22
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
以D触发器为例：
(1)P222图5.3.4,由电平触发的触发器构 成，且为电平触发；
状态。
(4)若J=1,K=1，若Qn =0，则Qn+1=1；若Qn =1，则Qn+1=0。即Qn+1 = Qn 。换句话说， J=K=1时，每遇到一个CP的下降沿，则Q翻转 一次。
2020/6/22
2.动作特点： （1）分两拍； （2）输出Q是由下降沿来临之前的Q’决定
的； （3）J=K=1时，触发器遇一个CP下降沿就
也因称此维称持③线④。为阻塞线。 2020/6/22
3.利用传输延迟时间的边沿触发器(下降沿触 发器)
数字技术电路课件第五章 触发器
5.2
一、 主从RS触发器 1．电路结构
主从触发器
Q Q
由两级同步RS触
发器串联组成。 G1～G4组成从触 发器，G5～G8组 成主触发器。 CP 与CP’互补， 使两个触发器工
CP Q ┌ Q ┌
从 G1 & 触 发 器 G 3 & & G2
&
G4
1R C1 1S
Q' G5 & 主 触 发 器 G7 & R &
知输入R、S的波形图，画出两输出端的波形图。 解： 由表 5.1.1 知，当 R、 S都为 高电平时，触发器保持原状 态不变；当S 变低电平时， 触发器翻转为1状态；当R 变低电平时，触发器翻转为 0 状态；不允许 R 、 S 同时为 低电平。
R S
Q Q
2．用或非门组成的基本RS触发器
Q Q
Q Q
Q ┌ Q ┌
Q ┌ Q ┌ C1 1T
Q
n1
T Q TQ
n
n
当 T 触发器的输入控制端为 T=1 时， 称为T’触发器。 T’触发器的特性方程为：
1K C1 1J
Q n1 Q n
CP
T
4．主从JK触发器存在的问题——一次变化现象
例5.2.2 已知主从 JK触发器 J、 K的波形如图所示，画出输出 Q的波形 图（设初始状态为0）。
Q' G6 1 G9
作在两个不同的
时区内。
&
G8 S
CP
2．工作原理
主从触发器的触发翻转分为两个节拍： （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器 工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号 R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的 状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。