数字电路课程设计——数字闹钟2012-7解析

11
三、单元电路的设计
➢ 振荡器的设计
➢ 分频器的设计
➢ 时、分、秒计数器的设计
➢ 译码显示电路设计
➢ 校时电路的设计
➢ 定时控制电路的设计
➢ 正点报时电路的设计
➢ 报整点时数电路的设计
➢ 触摸报时电路的设计
12
1．振荡器的设计
振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程 度，通常选用石英晶体构成振荡器电路。一般来说，振荡器 的频率越高，计时精度越高。
10
二、数字钟电路系统的组成框图
时显示器
分显示器
秒显示器
定时控制
主振荡时器译产码器生的稳分定译的码器高 体 电频脉冲信号，作为数字 路钟的时时计间数器基准，分再计经数器分
秒译码器 秒计数器
仿电台报时
扩
展
电
报整点时数
路
频器输出标准秒校脉时电冲路
1s 秒计数触器摸整计点满报时60后
数字或小钟“时电1计路2计计翻数系数数时1器统”器出分向按由路振规的现计小荡照主进律输器误数时2体行计出4差器计电校经时计数路时译可满器和和分码以6进频扩校0器器用位后展分送校电显时向路示电分两器计大数部器分进所位组成
18
秒脉冲产生电路的设计（电路形式一）
R1
R2
1
C1 1
uo 分频电路
A
秒脉冲
石英晶体
C2
4MHz
输出方波uO的频率 = 石英晶体的固有谐振频率
实际应用中，为了改善
R1=R2=0.7-2k
输出波形和增强带负载能力，
C1=0.01F 耦合电容
通常还在Uo输出端再加一级
C2=10pF 防止寄生振荡产生。 反相器。
制串行计数器）实现。
21
振荡器中的非门和分频电路通常由一块集成电路 CD4060（14位二进制串行计数器）实现。
CD4060
1
1
11
10
14级计数器
12脚应接地
3脚Q14： 输出2Hz
石英晶体
VDD Q10 Q8 Q9 CLR CP1 CP0 CP0
信号（信号鸣叫持续时间1s，间隙1s），连续发 出4次； 到达整点时（即00分00秒）再鸣叫一次高音的 “哒”信号（信号持续时间仍为1s）。 ➢ 可扩展：报整点时数（几点响几声）；
触摸报时；
8
一、数字钟的功能要求（四）
具有定时闹功能
计时过程中的任意“时”、“分”均能按时起闹。 ➢ 可扩展：闹钟响声时间可调
数字电路课程设计
长春理工大学 电信学院 电工电子实验教学中心
1
设计题目 数字闹钟电路设计
2
目录
课程设计要求 数字钟的功能要求 数字钟电路系统的组成方框图 单元电路设计 整机电路
3
课程设计要求
课程设计过程
理论设计阶段
硬件电路实验阶段
实验报告及答辩阶段
应达到的基本要求
独立完成实验的理论设计；
9
二、数字钟电路系统的组成框图
该系统的工作原理是：
振荡器产生高稳定的高频脉冲信号，作为数字 钟的时间基准，再经分频器输出标准秒脉冲信 号。
秒计数器计满60后向分计数器进位，分计数器 计满60后向小时计数器进位，小时计数器按照 24或者“12翻1”规律计数。
计时出现误差时可以用校时电路进行校时和校 分。
学会查阅技术手册和文献资料；
进一步熟悉常用集成电路的设计方法；
初步掌握电路的调试技能和故障排除方法；
撰写实验报告；
4
设计报告的主要内容及要求
设计任务与要求 设计方案比较 单元电路工作原理和实现电路（芯片功能等） 电路中用到的元件要求查出具体型号，并且按照
引脚画图 完整的整机电路 正本报告只能用一种颜色的笔（不能用铅笔）完
1
RF 22M
JT
32768Hz C1 3/22pF
1 vo
R 150k
C2 20pF
14
555定时器实现电路
＋5V R1 2k
如果精度要求 不高也可以采用由
RP
84
10k 7
集成逻辑门与RC组 成的时钟源振荡器
R2 5.1k
6 555555 3 vo 或由集成电路定时
2
器515m5s 与RC组成的
19
秒脉冲产生电路的设计（电路形式二）
晶体振荡器
32768Hz
2
2分频电路（共15个）
2 2
CP 1秒
共32768分频
20
晶体振荡器 32768Hz
1
uo
1
32768分频电路
秒脉冲
R1 10M
振荡器中的非门和分频电路通常
石英晶体
由一块集成电路CD4060（14位二进
32768Hz
C1 5-50P
成，包括电路图
5
一、数字钟的功能要求（一）
能进行正常的时、分、秒计时功能 准确计时，以数字形式显示时、分、秒的时间； 小时的计时要求为24进制
23:59:59》》0:00:00 ➢ 可扩展为：小时的计时要求为“12翻1”
12:59:59》》1:00:00 分和秒的计时要求为60进位；
6
一、数字钟的功能要求（二）
多谐振荡器。
C1 0.1F
1
5
C2 0.01F
这里设振荡频率
fo =103Hz
15
三、单元电路的设计
➢ 振荡器Biblioteka Baidu设计
➢ 分频器的设计
➢ 时、分、秒计数器的设计
➢ 译码显示电路设计
➢ 校时电路的设计
➢ 定时控制电路的设计
➢ 正点报时电路的设计
➢ 报整点时数电路的设计
➢ 触摸报时电路的设计
17
2．分频器的设计
采用555定时器构成多谐振荡器： 缺点：频率不准确。 采用石英晶体振荡器： 优点：振荡频率准确，电路结构简单。
13
晶体振荡器电路
如图所示为电子手 表集成电路（如 5C702）中的晶体 振荡器电路；
常取晶振的频率为 32768Hz，因其内 部有15级2分频集 成电路，所以输出 端正好可得到1Hz 的标准脉冲
分频器的功能主要有两个： 一是产生标准秒脉冲信号；
二是提供功能扩展电路所需要的信号，如仿电台报 时用的1kHz的高音频信号和500Hz的低音频信号 等。
可选用芯片很多，例如： ✓3片中规模集成电路计数器74LS90，74LS161等； ✓14位二进制计数器，如CD4020、CD4060、MC14020、 MC14060、74HC4020、74HC4060。
能进行手动校时
利用两个单刀双掷开关分别对时位和分位进行校正。 校时位时，要求时位以每秒计1的速度循环计数； 校分位时，要求分位以每秒计1的速度循环计数，
此时秒位计数应置0，并且分位向时位的进位必须 断开。 ➢ 可扩展为：快调和慢调两种
7
一、数字钟的功能要求（三）
能进行整点报时
要求发出仿中央人民广播电台的整点报时信号 即在59分50秒起隔2秒钟发出一次低音的“嘟”