《时序逻辑电路》PPT课件

合集下载

10章时序逻辑电路课件

10章时序逻辑电路课件

/0
010
101
/1
(b) 无效循环
32
时序图
CP Q0 Q1 Q2 Y
33
⑤ 电路功能
有效循环的6个状态分别是0~5这6个十进制数字的格雷码, 并且在时钟脉冲CP的作用下,这6个状态是按递增规律变 化的,即:
000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。当 对第6个脉冲计数时,计数器又重新从000开始计数,并产 生输出Y=1。
4
10.2.1 基本RS触发器
❖ 用或非门实现的基本RS触发器
(a)逻辑图
(b)逻辑符号
G1
S
≥1
Qb
S
Q
输入高电平有效
≥1
R
Qa
R
G2
由逻辑图可得逻辑表达式为:
Q 第55 章
( d )基本RS触发器的动作特点
在基本RS触发器中,输入 信号直接加在输出门上,所 以输入信号在全部作用时间 里(即:S或R为1的全部时间) 都能直接改变输出端Q和Q的 状态。
K2 Q1n K1 Q0n K0 Q2n
调题图
29
② 求状态方程
JK触发器的特性方程:
Qn1 JQ n KQn
将各触发器的驱动方程代入,即得电路的状态方程:
QQ12nn
1 1
J 2Q2n J1Q1n
K2Q2n Q1nQ2n Q1nQ2n Q1n K1Q1n Q0nQ1n Q0nQ1n Q0n
上升沿触发有效
Q
Q
1J C1 1K
J CP K
下降沿触发有效
16
10.3.同步时序逻辑电路的分析方法
任一时刻的输出信号不仅取决于此时刻的输入信号, 而且取决于上一个时刻的输出状态。

数字电子技术基础第五章时序逻辑电路PPT课件

数字电子技术基础第五章时序逻辑电路PPT课件

减小功耗
优化电路结构,降低电路的 功耗,减少能源浪费。
提高可靠性
通过优化设计,提高电路的 可靠性和稳定性,降低故障 发生的概率。
提高性能
优化电路结构,提高电路的 响应速度和性能,满足设计 要求。
05 时序逻辑电路的实现技术
基于中小规模集成电路的时序逻辑电路实现技术
概述
中小规模集成电路是将多个晶体管集成在一块芯片上,实现时序逻辑功能。
冒险现象
由于竞争现象的存在,时序逻辑电路 的输出可能会产生短暂的不确定状态, 这种现象称为冒险现象。
04 时序逻辑电路的设计方法
同步时序逻辑电路的设计方法
建立原始状态图
根据设计要求,确定系统的输入和输出变量,并使用状 态图表示系统的状态转换关系。
逻辑方程组
根据状态图和状态编码,列出逻辑方程组,包括状态转 移方程、输出方程和时钟方程。
分类
根据触发器的不同,时序逻辑电 路可分为同步时序电路和异步时 序电路;根据电路结构,可分为 摩尔型和米立型。
时序逻辑电路的功能与特点
功能
实现数据的存储、记忆、计数、分频 等功能。
特点
具有记忆功能、输出状态不仅与当前 输入有关还与之前状态有关、具有时 钟信号控制等。
时序逻辑电路的应用场景
01
02
数字电子技术基础第五章时序逻辑 电路ppt课件
目 录
• 时序逻辑电路概述 • 时序逻辑电路的基本电路的实现技术 • 时序逻辑电路的应用实例
01 时序逻辑电路概述
时序逻辑电路的定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路,其输出不仅取决于当 前的输入,还与之前的输入状态 有关。
03
数字钟
利用时序逻辑电路实现时 间的计数和显示。

《时序逻辑电路分析》课件

《时序逻辑电路分析》课件
优化触发器设计
采用低功耗、高速的触发器设计,减少资源占用。
提高工作速度的优化方法
并行处理
通过并行处理技术,提高电路的工作 速度。
时钟分频与倍频
根据电路的工作频率需求,合理选择 时钟的分频与倍频方案,以优化工作 速度。
THANKS
感谢观看
REPORTING
PART 03
时序逻辑电路的设计
REPORTING
同步设计法
01
同步设计法定义
同步设计法是一种基于时钟信号 的设计方法,用于构建时序逻辑
电路。
03
优点
同步设计法具有较高的可靠性和 稳定性,能够实现复杂的逻辑功
能。
02
工作原理
在同步设计法中,所有操作都严 格在时钟信号的驱动下进行,保 证了电路的稳定性和可靠性。
《时序逻辑电路分析 》PPT课件
REPORTING
• 时序逻辑电路概述 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化设计
目录
PART 01
时序逻辑电
时序逻辑电路的定义、特点
时序逻辑电路的特点包括
具有记忆功能、具有时钟信号控制、具有输入信号和输出信号等。
时序逻辑电路的基本组成
时序逻辑电路由触发器、组合逻 辑电路和时钟信号源三部分组成 。
组合逻辑电路用于实现输入信号 到输出信号的逻辑变换,主要由 门电路组成。
总结词:时序逻辑电路的基本组 成
触发器是时序逻辑电路中的核心 元件,用于存储状态信息,常见 的触发器有RS触发器、D触发器 、JK触发器和T触发器等。
04
异步时序逻辑电路是指触发器的时钟输入端接在不同的时钟源上,时 钟信号独立作用于各个触发器,实现状态异步转换。

数字电子技术第五章 时序逻辑电路ppt课件

数字电子技术第五章 时序逻辑电路ppt课件

2. 集成同步二进制计数器
常用的集成同步二进制加计数器有74LS161、 74LS163等。74LS161的实物图、引脚排列和逻辑 符号如图5.4所示。
ቤተ መጻሕፍቲ ባይዱ
(a) 实物图
(b) 引脚排列
(c) 逻辑符号
图5.4 集成同步二进制计数器74LS161
74、L1S01脚61C的T1T6是个计引数脚器中的:工1脚作状为态异控步制清端C R零;端,9脚 是置数控制端,L D7脚CTP
(a) 实物图
(b〕引脚排列
(c) 逻辑符号
图5.7 集成同步十进制可逆计数器74LS192
74LS192的功能表如表5.7所示。
表5.7
74LS192的功能表
输入
输出
CR L D
C PU C PD D 3 D 2
D1 D 0
Q3
Q2
Q1
Q0
1 ××××××× 0 0 0 0
0
0
××
d3
d2
d1
d0
1

说明
清零 置9 二进制计数
五进制计数
8421码十进制 计数
5421码十进制 计数
由表5.6可知,74LS90具有如下功能。
① 2脚R0A、3脚R0B接高电平“1〞时,计数器被清零,高电 平电压最小值为2V。正常使用时,两个引脚中至少有1个 应接低电平“0”,低电平电压最大值为0.8V。
② 6脚S9A、7脚S9B接高电平“1〞时,计数器置数为9。正常 计数时,两个引脚中至少有1个应接低电平“0”。
d3
d2
d1
d0
0 1 1 1 ××××
保持
0 1 ↑ 1 ××××
加计数

时序逻辑电路PPT课件

时序逻辑电路PPT课件
时序逻辑电路可以分为同步时序 逻辑电路和异步时序逻辑电路, 其中同步时序逻辑电路是最常用 的类型。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件(如触发器)来存储,根据 输入信号的变化,电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的, 根据一定的逻辑关系,电路会从一个状态转移到另一个状态。

02
可编程逻辑控制器(PLC)
在工业控制系统中,时序逻辑电路用于实现可编程逻辑控制器,用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路,将传感器的模拟信号转换为数
字信号,并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路, 根据需求逐一设计电路。
自动化工具设计
使用EDA(电子设计自动 化)工具进行设计,提高 设计效率。
混合设计
结合手工设计和自动化工 具设计,根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路,它能够根据输入信号 的变化,按照一定的逻辑关系, 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的,它会 随着状态的变化而变化。

时序逻辑电路PPT

时序逻辑电路PPT

Y F (Q)
仅取决于电路状态
6.2.时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法
时序逻辑电路的分析:就是给定时序电路,找出该电 路的逻辑功能,即找出在输入和CLK作用下,电路的次 态和输出。由于同步时序逻辑电路是在同一时钟作用 下,故分析比较简单些,只要写出电路的驱动方程、 输出方程和状态方程,根据状态方程得到电路的状态 表或状态转换图,就可以得出电路的逻辑功能。
图6.1.2
6.1 概述
三、时序逻辑电路的分类:
根据触发器动作特点可分为同步时序逻辑电路和 异步时序逻辑电路。在同步时序逻辑电路中,存储电 路中所有触发器的时钟使用统一的CLK,状态变化发生 在同一时刻,即触发器在时钟脉冲的作用下同时翻转; 而在异步时序逻辑电路中,触发器的翻转不是同时的 没有统一的CLK,触发器状态的变化有先有后。
C Q0Q3
01000000 01011010 01100100 01111110
clk3 Q0
此电路为异步十进 制计数器
10000000 10011011 0 00 00 0 0 0
6.2.时序逻辑电路的分析方法
(6)状态转换图
/0 1110 1111
Q3Q2Q1Q0
/C/1/0Fra bibliotek/0/0
0000 0001 0010 0011
6.1 概述
图6.1.1
可以用三个方程组来描述
y1 f1(x1, x2 ,, xi , q1, q2 ,, ql )

输出方程 Y F ( X ,Q)
y
j
f1(x1, x2 ,, xi , q1, q2 ,, ql )
6.1 概述
图6.1.1

数字电子技术时序逻辑电路PPT

数字电子技术时序逻辑电路PPT
CP0 CP0 CP1 CP3 Q0 CP2 Q1
写驱动方程: J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程:
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
(CP0 下降沿动作) (Q0 下降沿动作) (Q1下降沿动作)
Q3n 1
Q1Q2
画时序图: 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤:
① 写时钟方程; ② 写驱动方程; ③ 写状态方程; ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能,列出状态转换 表,并画出状态转换图。
解:图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程:
Q3n(Q0
下降沿动作)
列状态转换表:
画状态转换图:
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时,
送到数据输入端的数据被存入寄存器,当CPA =0时,存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4)确定触发器的类型,并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后,可根据实际的状态转换图求出电路的状 态方程和输出方程,进而求出电路的驱动方程。
5)根据得到的驱动方程和输出方程,画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器

时序逻辑电路讲解ppt

时序逻辑电路讲解ppt

Q JQ C KQ
CP
J K AQn AQn ,A与Qn是异或关系
A与Qn相同时, J K 0 Qn1 Qn 具有保持原状态功能
A与Qn不同时,J K 1 Qn1 Qn 具有计数功能
时序逻辑电路
特点:
在数字电路中,凡就是任一时刻得稳定输出不仅决定 于该时刻得输入,而且还与电路原来得状态有关者,都 叫做时序逻辑电路,简称时序电路。
3、动作特点: 在CP=1得全部时间里,输入信号 得变化都对主触发器起控 制作用,所以当CP下降沿到达时从触发器得状态不仅仅由 此时刻输入信号得状态决定,还必须考虑整个CP=1期间输 入信号得变化过程。
三、 主从RS、JK触发器
主从RS触发器 的图形符号
S
1S
Q
CP C1
R
1R
Q
主从JK触发器 的图形符号
4. 根据状态转换情况总结电路功能。
例:时序电路见下图, FF1~FF3为主从JK触发器、下降沿动作。 分析其逻辑功能。输入端悬空时等同逻辑1。
1J
Q1
C1
1K
Q1 &
FF1
1J
Q2
C1
1K
Q2
FF2
& 1J Q3 &
1
Y
C1
1K
Q3
FF3 CP
J1 Q2 • Q3
K1 1
1、驱动方程 J2 Q1
RD
0–t1: RD=0、 SD=1
Q=1、Q=0
SD t1 t2 t3 t4 t5 t
t1–t2: RD= SD=0
保持Q=1、Q=0
t2 –t3: RD=1、 SD=0
Q
t
Q=0、Q=1

第七章-时序逻辑电路-ppt课件(全)

第七章-时序逻辑电路-ppt课件(全)
Q Q
图7-3 同步RS触发器的状态转换图
图7-4 同步RS触发器的波形图
时序逻辑电路
d.时序图(波形图)
触发器的功能也可以用输入、输出波形图直观地表现出 来。反映时钟脉冲CP、输入信号R、S及触发器状态Q对应关 系的工作波形图叫时序图。图7-4所示为同步RS触发器的波 形图。
综上所述,描写触发器逻辑功能的方法主要有状态表、 特性方程、激励表、状态转换图和波形图(又称时序图)等五 种。它们之间可以相互转换。
器,与非门G3、G4组成输入控制门电路,控制端信号CP由一
个标准脉冲信号源提供。
(a)逻辑图
(b)逻辑符号
图7-2 同步RS触发器
时序逻辑电路
b.逻辑功能分析
当CP=0时,控制门G3、G4关闭,不管R端和S端的信号如何
变化,G3、G4门都输出1。这时,触发器的状态保持不变。
表7-2 同步RS触发器的状态表
输入状态的变化而改变。
不难看出,同步RS触发器是将R、S信号经G3、G4门倒相
后控制基本RS触发器工作,因此同步RS触发器是高电平触发
翻转,故其逻辑符号中不加小圆圈。同时,外加R、S信号加
到输入端,并不能引起触发器的翻转,只有在时钟脉冲的配 合下,才能使触发器由原来的状态翻转到新的状态。故称 “同步”。由此可得同步RS触发器的状态表7-2。
时序逻辑电路
7.1.2 JK触发器 JK触发器是一种功能比较完善,应用极广泛的触发器。
它的一种典型结构为主从JK触发器。 7.1.2.1 主从JK触发器
(a)逻辑符号
(b)逻辑图
图7-7 主从JK触发器
时序逻辑电路
(1)电路结构
如图7-7所示为主从型JK触发器的逻辑图和逻辑符号。 从整体上看,该电路上下对称,它由上、下两级同步RS触发

电工学时序逻辑电路-PPT精品

电工学时序逻辑电路-PPT精品

13
Q
Q

时 序 逻 辑 SD
& 1
电 路
0S
&
置 1
3

持 线
1
A
&
5
00
& 2
1R
& 4
B0
& 6
如果 S = D = 0
门 4 和门 5 同时 RD 被关闭!
D 的变化不能传 递到 S、R 端。
置 0 维 持 线
CP 1
D1
大连理工大学电气工程系

13

真值表

D Qn+1


0
0


1
1

置 0
B=D
维 持
A=D
线
大连理工大学电气工程系

13
Q =D

时 序 逻 辑 SD
& 1

DS

&
置 1
3

持 线
D=
A
&
5
CP 1
29
Q
(2) 当CP 由 0变1 时
门 3 和门 4 打开
&
2
S=D
RD
DR

&
4

0

B
=
D
持 线
&
6
R=D Q=D
D
大连理工大学电气工程系

13
Q

时 序 逻 辑 SD
大连理工大学电气工程系
9

13 章

时序逻辑电路ppt课件

时序逻辑电路ppt课件
2. 移位存放器:不仅能存放数码组成的数据,而且能将 数码所在的高位或低位形状进展移位(左移、右移和 双向移位)。
三、计数器 计数器是对脉冲个数进展计数,具有计数功能的电路。 1.二进制计数器
第 4 个 CP 脉冲上升沿出现时,Q0Q1Q2Q3 = 1000;回到 初始形状。假设不断输入脉冲,那么存放器形状依上面的顺序 反复循环,输出端轮番分配一个矩形脉冲。
3.形状表
环形脉冲分配器形状表
CP M1 M0
01
1
10
1
20
1
30
1
40
1
DSR( Q3 ) 0 0 0 1 0
Q0 Q1 Q2 Q3 1000 0100 0010 0001 1000
2. 分类:按显示器发光段数分为七段显示或八端显示;按 显示器所用发光资料分为荧光数码管、半导体数码管及 液晶显示器。
3. 译码显示电路 4. 七段数码显示器
七段发光线段分别用 a、b、c、d、e、f、g 七个小写字 母表示。
七段显示组合与数字对照表


a
b
c
d
e
f
g
01111110
10110000
1.电路 把输出端 Q3 接至右移输入 端DSR,使 DSR = QC3R;1 。
2.任务原理
初始时,M1M0 = 11,存放 器处于并行输入任务方式; D0D1D2D3 = 1000;输入 CP 脉 冲,在脉冲上升沿出现时,输出 端输出 Q0Q1Q2Q3 = 1000。
任务时,M1M0 = 01,芯片处于右移任务方式,DSR = Q3 = 0。
21101101
31111001
40110011
51011011

第10章时序逻辑电路PPT课件

第10章时序逻辑电路PPT课件
SD
A--〉B VA
A
&• Q
S B
VB &• Q
RD
Q
+5V
第7页/共88页
B--〉A
电工和电子技术(下) 第6章 时序逻辑电路
6.1.1 同步RS触发器
电路
符号
Q
Q
B& SD
D&
&A RD
&C
S
R
CP
时钟脉冲
第8页/共88页
S RD Q
CP
Q
R SD
电工和电子技术(下) 第6章 时序逻辑电路
数码寄存器 存放二进制数码的逻辑部件
Q3
Q2
Q1
Q0
QQ 清零 RDCP D
QQ RDCP D
QQ RDCP D
QQ RDCP D
CP
d3
d2
d1
d0
第22页/共88页
电工和电子技术(下) 第6章 时序逻辑电路
6.2.2 移位寄存器 每加入一个CP脉冲,每个触发器中所
1. 单向移位寄存器 存储的数码就依次向左或向右移一位
Cr DSR D0 D1 D2 D3DSLGND
Cr DSR D0 D1 D2 D3DSLGND
1
第26页/共88页
5V 清零 SB
时序逻辑电路的描述方法
• 状态方程 • 状态表 • 状态图 • 时序图
第27页/共88页
电工和电子技术(下) 第6章 时序逻辑电路
6.3 计数器
计数器能对进入计数器的脉冲数进行累计, 不仅可作计数器,还能作分频器。 按计数进制模数不同有二进制、十进制和N (任意)进制计数器;按计数器是递增还是 递减,可分为加法、减法和可逆计数器;按 计数脉冲引入方式和触发器翻转时刻的不同, 由分为同步和异步计数器。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第六章 时序逻辑电路
本章内容简介
本章介绍构成数字电路的另一种电 路——时序逻辑电路。具体的内容涉及: 时序逻辑电路在电路结构和逻辑功能上 的特点,然后系统地介绍时序逻辑电路 的分析方法和设计方法,最后介绍寄存 器、计数器等一些常用的时序逻辑电路 的工作原理和使用方法。
6.1
• 组合逻辑电路特点 ——
概述
无记忆:任何一个时刻的输出,
6.1.1 时序逻辑电路的特点
仅取决于当时的输入,而与电路以前的状态无关
• 时序逻辑电路特点 —— 有记忆:任何一个时刻的输出,
不仅与当时的输入有关,还与电路以前的状态有关 例如:拉线开关有记忆、而计算器的复位开关就没有记忆
6.1.2 时序逻辑电路的分类
根据电路中触发器动作特点的不同分为:同步时 序逻辑电路和异步时序逻辑电路。 根据信号输出特点的不同分为:摩尔型(输出信 号的状态仅仅取决于存储电路的状态)和弥勒型 (输出信号的状态不仅取决于存储电路的状态, 还取决于输入变量)。
FF1 J1 Q1 C K1 FF2 J2 Q2 C K2 FF3 J3 C K3 Q3 RD
CP
分析:各触发器接受同一时钟脉冲,所以是一个同步时序逻辑电 路。触发器时钟脉冲处有一小圆圈,故是下降沿触发;由于没 有外部输入信号,所以属于莫尔型的时序逻辑电路
FF1 J1 Q1 C K1
FF2 J2 Q2 C K2
(2)写输出方程:本例除Q1、Q0外没有其他输出,无输出方程
(3)求状态方程(即各触发器的次态)
n n n n 或: M=0 时 n J 0 Q0 K 0 Q0 (M Q1 )Q0 n 1 n Q J Q K Q n n 1 n 1 n n 1 n n n n n 1 n n K Q 0 Q Q Q Q1 J J1M Q1 1K1Q (M Q ) Q Q Q Q 0 1 0 1 1 1 0 0 1 0 n K1 1 J1 M Q0 M=1时
4. (a)状态计算,列出状态转换表

}Z }Y
CP
Q

电路
6.1.4 时序逻辑电路的描述方法
描述时序逻辑电路的逻辑功能的方法有: 驱动方程、时钟方程(异步)、输出方 程以及状态方程。 但仅从这一组方程式还不能获得电路逻辑 功能的完整印象,因此描述时序电路状 态全部过程的方法还有: 状态转换表,状态转换图和时序图。
6.2
时序逻辑电路的分析
Q1Q0 00 01 10
10
01
00
11
(5)给定时序逻辑电路的逻辑功能 M=0时 自启动
11 无效状态 00 01 有效循环 10
M=0 3进制加法计数器,能自启动
M=1时 10 01 00
无效状态
11 自启动
有效循环
M=1
3进制减法计数器,能自启动
该电路是一个能自启动的可逆3进制计数器
【课本例6.1】 分析下图所示同步时序逻辑 电路的逻辑功能。设初态Q3Q2Q1=000
Q0
n 1
(4)状态转换表及状态图
n M Q1n Q0
n 1 n 1 Q1 Q0
Q
n 1 1
Q Q
n 1
n 0
Q0
n 1
n n Q1 Q0
M=0时 11 M=1时
0 0 0 0 1 1 1 1
0 0 1 1 1 0 0 1
0 1 0 1 0 1 0 1
0 1 0 0 0 0 1 0
1 0 0 0 1 0 0 0
FF3
J3
C K3 Q3
RD
CP
解: 1. 各触发器在(CP信号)下降沿触发 2. 各触发器的驱动方程
J1 Q K1 1
n 3
n J 2 Q1 n K 2 Q1 n J 3 Q1 Qn 2
K3 1
FF1 J1 Q1 C K1
FF2 J2 Q2 C K2
FF3 J3 C K3 Q3 RD CP
• 时序逻辑电路分析的基本任务:根据已知的 逻辑电路图,通过分析,找出电路状态Q的 变化规律及外部输出Z的变化规律. • 时序逻辑电路有同步和异步之分,所以时序 逻辑电路的分析分为:同步电路的分析和异 步电路的分析.
分析时序逻辑电路的一般步骤
• 根据逻辑图,写出驱动方程
• 写出状态方程 • 根据逻辑图,写出输出方程 • 进行状态的计算,把电路的输入和现态 的各种取值组合代入状态方程和输出方程 中计算,求出相应的次态和输出 • 将状态计算的结果填入状态转换表中, 分析电路的状态转化规律和外部输出的变 化规律 • 画出状态转化图 • 画出时序图,从中分析电路的逻辑功能
6.1.3 时序逻辑电路的构成
• 时序逻辑电路的构成(见课本152页图6.1),其中 –X(X1、X2、…Xi)表示外部输入 –Q(Q1、Q2、…Qi)表示触发器的状态 –Y(Y1、Y2、…Yi)表示存储电路的输入 –Z(Z1、Z2、…Zi)表示组合逻辑电路的输出信号 (时序逻辑电路的外部输出) 组合 X • X、Q、Y、Z之间的关系 逻辑 n –Z=F1(X,Q )——输出方程 电路 n –Y=F2(X,Q )——驱动方程 存储 –Qn+1=F3(Y,Qn)——状态方程
3. 写出状态方程(把各触发器的驱动方程,代入JK触发 n n 1 器的特性方程: Q JQ KQ n 得到的各触发器的次态 Qn+1的表达式)
n 1 n n n n n n n Q1 J 1 Q1 K 1 Q1 Q3 Q1 1 Q1 Q3 Q1 1 n n n n n n Qn J Q K Q Q Q Q Q 2 2 2 2 2 1 2 1 2 n 1 n n n n n n n n Q3 J 3 Q3 K 3Q3 Q1 Qn Q 1 Q Q Q Q 2 3 3 1 2 3
6.2.1 同步时序逻辑电路实例分析
例6-00(补):试分析下图所示时序逻辑电路 Q1
Q J C1 K =1
Q0 M
Q J C1 K =1
F1
Q
F0
1
Q
1 CP
解:该电路为同步时序逻辑电路,时钟方程可以不写 (1)写出驱动方程:
{
J0 M Q K0 1
n 1
{ K 1
1
n J1 M Q0
相关文档
最新文档