串扰形成机理

5、串扰分析

当今飞速发展的电子设计领域，高速化和小型化已经成为一种趋势。如何在缩小电子系统体积的同时，保持并提高系统的速度与性能成为摆在设计者面前的一个重要课题。信号频率变高，边沿变陡，印刷电路板的尺寸变小，布线密度加大等都使得串扰越来越成为一个值得注意的问题。而随着电子工程师不断把设计推向技术与工艺的极限，串扰分析变得越来越重要。本节讨论的串扰问题是高速、高密度电路设计中需要重点考虑的问题，下面的仿真结果均是使用Mentor Graphics公司的Interconnect Synthesis（IS）软件完成的。

5.1、串扰的基本概念

串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。过大的串扰可能引起电路的误触发，导致系统无法正常工作。

串扰是由电磁耦合形成的，耦合分为容性耦合和感性耦合两种。容性耦合是由于干扰源（Aggressor）上的电压变化在被干扰对象（Victim）上引起感应电流从而导致的电磁干扰，而感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。因此，信号在通过一导体时会在相邻的导体上引起两类不同的噪声信号：容性耦合信号与感性耦合信号。

5.2、几种典型情况的串扰分析

我们以图13为例，先来介绍一下串扰的有关术语。图中如果位于A点的驱动源称为干扰源（Aggressor），则位于D点的接收器称为被干扰对象（Victim），A、B之间的线网称为干扰源网络，C、D之间的线网称为被干扰对象网络；反之，如果位于C点的驱动源称为干扰源（Aggressor），则位于B点的接收器称为被干扰对象（Victim），C、D之间的线网称为干扰源网络，A、B之间的线网称为被干扰对象网络。当干扰源状态变化时，会在被干扰对象上产生一串扰脉冲，在高速系统中，这种现象很普遍。

为方便下面的仿真，我们组成构造如下的仿真条件：电路布局布线严格按照图13中两线系统的结构，设两线的线宽均为W，两线的线间距为P，而两线的平行长度为L，如不

特殊说明，W、P和L的取值分别为W=5mils，P=5mils，L=1.3inches，两线均为顶层微带传输线。PCB板的参数设置为：电介质介电常数εr为4.5，为8层板（4个信号层和4个电源层），8层板的顺序为：1层顶层信号层，2层电源层（GROUND），3层中间信号层，4层电源层（VCC），5层电源层（GROUND），6层中间信号层，7层电源层（VCC），8层底层信号层。各层之间的电介质厚度均为7.2mil。信号驱动器和接收器均使用标准TTL工艺器件的IBIS模型。以下仿真将AB线网看作干扰源网络，其信号频率为f1，而将CD线网看作被干扰对象网络，其信号频率为f2，f1和f2的缺省频率均为20MHz。

（1）电流流向对串扰的影响

串扰是与方向有关的，其波形是电流流动方向的函数，这里我们作了两种情况的信号仿真。第一种情况是干扰源线网与被干扰对象线网的电流流向相同，第二种情况是干扰源线网与被干扰对象线网的电流流向相反（AB线网中的驱动源与负载互换位置，即位于B 点的为驱动源，而位于A点的为负载），在这两种情况下，AB和CD线网都加入20MHz 的信号，表5.4给出了远端D点的串扰峰值，串扰的波形仿真结果如图14所示。图中，左边图（a）所示为电流流向为同向时的串扰波形，右边图（b）所示为电流流向为反向时的串扰波形，标记“1”和标记“2”箭头所指的波形分别为被干扰对象远端D点和近端C点的串扰信号波形。

由仿真结果可知，电流流向为反向时的串扰（远端串扰峰值为357.4mV）要大于电流流向为同向时的串扰（远端串扰峰值为260.7mV），即图14中AB线网的驱动源与负载交换位置后，虽然信号的频率没有改变，但是在被干扰对象上的串扰却加大了。同时由图14可以看到，当改变干扰源信号线上电流的流动方向后，在被干扰对象上的串扰极

性也改变了。这说明被干扰对象上的串扰电压的大小和极性都是与相应干扰源上信号的电流流向有关的。

另外，我们还发现在被干扰对象的负载端D点的串扰幅值大于被干扰对象驱动端C 点的串扰幅值，这说明远端串扰是感应耦合累积的结果，因此一般大于近端串扰，这也是为什么被干扰对象线网的远端D点通常被作为考察线网峰值串扰电压大小的位置，且在串扰抑制中需要被重点考虑的原因。

（2）两线间距P与两线平行长度L对串扰大小的影响

对于图13所示的两线系统，我们进行了三种情况的仿真：第一种情况是在两线间距和平行长度不变的条件下，探测被干扰对象的串扰；第二种情况是在两线平行长度不变的前提下，将两线间距增加到10mils，然后探测被干扰对象的串扰；第三种情况是在两线间距不变的条件下，将两线的平行长度增加到2.6inches，然后探测被干扰对象的串扰。对以上三种情况的仿真，线网AB上的信号频率均为100MHz。表3为相应的仿真条件与被干扰对象远端D点的串扰峰值，图15为两线间距P和平行长度L取不同值时，被干扰对象网络上驱动端与负载端的串扰波形。图中，标记“1”箭头所指的波形为两线间距P和平行长度L不变时所对应的初始条件下的串扰信号，而标记“2”和标记“3”箭头所指的波形分别为两线平行长度L不变、间距P增大一倍和两线间距不变、平行长度增大一倍时所对应的串扰信号。

由仿真结果可见，当两线的间距拉大时（P由5mils变为10mils），串扰明显地减小了，而当两线的平行长度加长时（L由1.3inches变为2.6inches），串扰显著增大了。由此可知，串扰电压的大小与两线的间距成反比，而与两线的平行长度成正比，但却不是完全的倍数关系。在实际高速电路中进行布线时，当布线空间较小或布线密度较大时，应慎重对待信号线之间的串扰问题，因为高频信号线对与其相邻的信号线的串扰可能会导致门级的误触发，而这样的问题在电路调试的过程中是很难被轻易发现并妥善解决的。因此，在布线资源允许的条件下，应近可能地拉开线间距（差分线除外）并减小两根或多根信号线的平行长度，必要时可采用固定最大平行长度推挤的布线方式（也称jog式走线），即对于平行长度很长的两根信号线，在布线时可以间断式地将间距拉开，这样既可以节省紧张的布线资源，又可以有效地抑制串扰，走线示意图如图16所示。