计算机系统结构 第四章自考练习题答案

合集下载

计算机系统结构自考2002-2021真题及答案(02325 历年试题全带答

计算机系统结构自考2002-2021真题及答案(02325 历年试题全带答

计算机系统结构自考2002-2021真题及答案(02325 历年试题全带答计算机系统结构自考2002~2021真题及答案全国2002年4月高等教育自学考试一、单项选择题(每小题1分,共10分)在每小题的四个备答案中有一个正确的答案,将正确答案的序号写在题干后的括号内)1.计算机使用的语言是( B )A.专属软件范畴,与计算机体系结构无关B.分属于计算机系统各个层次C.属于用以建立一个用户的应用环境 D.属于符号化的机器指令 2.动态数据流机最突出的特点是使( C )A.数据流令牌无标号B.需要程序记数器来实现C.令牌带上标号D.同步由门(Latch)寄存器来实现 3.多处理机上两个程序段之间若有先写后读的数据相关,则( B )A.可以并行执行B.不可能并行C.任何情况均可交换串行D.必须并行执行 4.多处理机的各自独立型操作系统( D )A.要求管理程序不必是可再入的B.适合于紧耦合多处理机C.工作负荷较平衡D.有较高的可靠性 5.输入输出系统硬件的功能对( B )是透明的。

A.操作系统程序员B.应用程序员C.系统结构设计人员D.机器语言程序设计员6.“启动I/O”指令是主要的输入输出指令,是属于( B )A.目态指令B.管态指令C.目态、管态都能用的指令D.编译程序只能用的指令 7.全相联地址映象是指( A )A.任何虚页都可装入主存中任何实页的位置B.一个虚页只装进固定的主存实页位置C.组之间是固定的,而组内任何虚页可以装入任何实页位置D.组间可任意装入,组内是固定装入 8.( C )属于MIMD系统结构。

A.各处理单元同时受同一个控制单元的管理B.各处理单元同时接受同一个控制单元送来的指令 C.松耦合多处理机和多计算机 D.阵列处理机9.设16个处理器编号分别为0,1,2,…,15用Cube3互联函数时,第10号处理机与第( D )号处理机相联。

A.11B.8C.14D.210.若输入流水线的指令既无局部性相关,也不存在全局性相关,则( A )A.可获得高的吞吐率和效率B.流水线的效率和吞吐率恶化C.出现瓶颈D.可靠性提高二、填空题(每空1分,共20分)11.标志符与每个数据相连,合存于__同一存储单元_____,用于描述单个数据的___类型特征____。

计算机系统结构 第四章(习题解答)

计算机系统结构 第四章(习题解答)

1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段,每一段的时间分别是△t 、2△t 和3△t 。

在下列各种情况下,分别写出连续执行n 条指令所需要的时间表达式。

⑴ 顺序执行方式。

⑵ 仅“取指令”和“执行”重叠。

⑶ “取指令”、“分析”和“执行”重叠。

答:⑴ 顺序执行方式12 ......1 2 12T =∑=++n1i i i i )t t t (执行分析取址=n(△t +2△t +3△t)=6n △t⑵ 仅“取指令”和“执行”重叠12 ......1 212T =6△t +∑=+1-n 1i i i )t t (执行分析=6△t +(n-1)(2△t +3△t)=(5n +1)△t⑶ “取指令”、“分析”和“执行”重叠12 34 ......1 2 3 41234△t2△t3△t△t2△t3△t△t2△t3△tT =6△t +∑=1-n 1i i )t (执行=6△t +(n-1)(3△t)=(3n +3)△t2. 一条线性流水线有4个功能段组成,每个功能段的延迟时间都相等,都为△t 。

开始5个任务,每间隔一个△t 向流水线输入一个任务,然后停顿2个△t ,如此重复。

求流水线的实际吞吐率、加速比和效率。

答:1 2 3 4 5 6 7 8 9 10 11 12 13 14 15...1 2 3 4 5 6 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 56 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23我们可以看出,在(7n+1)Δt 的时间内,可以输出5n 个结果,如果指令的序列足够长(n →∞),并且指令间不存在相关,那么,吞吐率可以认为满足:)n (t75t )n /17(5t )1n 7(n 5TP ∞→∆=∆+=∆+=加速比为:)n (720n /17201n 7n 20t )1n 7(t 4n 5S ∞→=+=+=∆+∆⨯=从上面的时空图很容易看出,效率为:)n (75n /1751n 7n 5t )1n 7(4t 4n 5E ∞→=+=+=∆+⨯∆⨯=3. 用一条5个功能段的浮点加法器流水线计算∑==101i i A F 。

计算机组成原理第四章存储系统(一)(含答案)

计算机组成原理第四章存储系统(一)(含答案)

计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构(Harvard Architecture)是指()(单选)A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元,很快会再次被访问,这种局部性是()(单选)A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是()(多选)A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是()(多选)A、由于技术与工作原理不同,CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是()(多选)A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位,数据存储按整数边界对齐,关于short变量j在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位,数据存储按整数边界对齐,关于char变量j在主存中地址的下列描绘中精确的是()(此题为多项选择题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中,正确的是()(此题为多选题)A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中,而数据的高位,保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中,而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时,其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时,其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是()(此题为多选题)A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址,数据按整数边界存放,可通过设置使其采用小端方式或大端方式,有一个float型变量的地址为FFFF C000H。

自考计算机系统结构题库及答案

自考计算机系统结构题库及答案

自考计算机系统结构题库及答案02325计算机系统结构自考题库及答案计算机系统结构单选题1.对应用程序员不透明的是( ) AA.条件码寄存器B.乘法器C.指令缓冲器D.先行进位链2.汇编语言源程序变换成机器语言目标程序是经____来实现的( ) BA.编译程序解释B.汇编程序翻译C.汇编程序解释D.编译程序翻译3.属计算机系统结构考虑的应是( ) DA.主存采用多体交叉还是单体B.主存频宽的确定C.主存采用MOS 还是TTLD.主存容量和编址方式4."从中间开始设计的""中间""当前多数是在( )" CA.传统机器语言机器级与微程序机器级之间B.微程序机器级与汇编语言机器级之间C.传统机器语言机器级与操作系统机器级之间D.操作系统机器级与汇编语言机器级之间5.多处理机主要实现的是( ) DA.操作步骤的并行B.指令级并行C.操作级并行D.任务级并行6.直接执行微指令的是( ) BA.编译程序B.硬件C.微指令程序D.汇编程序7.从计算机系统结构上讲,机器语言程序员所看到的机器属性是( ) AA.编程要用到的硬件组织B.计算机各部件的硬件实现C.计算机硬件的全部组成 D.计算机软件所要完成的功能8.尾数下溢处理平均误差可调整到零的方法是( ) D "A.恒置""1""法"B.舍入法C.截断法D.ROM 查表法9.变址寻址的主要作用是( ) AA.支持向量、数组的运算寻址B.支持操作系统中的进程调度C.支持访存地址的越界检查D.支持程序的动态再定位10.在IBM370 系统中,支持操作系统实现多进程共用公用区管理最有效的指令是( ) BA.程序调用楷令B.比较与交换指令C.测试与置定指令D.执行指令11.程序员编写程序时使用的地址是( ) CA.主存地址B.辅存实地址C.逻辑地址D.有效地址12.不需要编制的数据存储空间是( ) BA.I/O接口的寄存器B.堆栈C.主存储器D.CPU 中的通用寄存器13.RISC执行程序的速度比CISC要快的原因是( ) BA.RISC只允许loAd和store指令访存B.RISC的指令平均执行周期数较少C.RISC的指令系统中的指令条数较少D.程序在RISC上编译生成的目标程序较短14.平均码长最短的编码是( ) AA.哈夫曼编码B.定长编码C.扩展编码D.需要根据编码使用的频度计算平均码长后确定15.外部设备打印机适合于连接到( ) AA.宇节多路通道B.选择通道C.数组多路通道D.任意一种通道16.在IBM370 系统中,申断响应硬件分工保存的是( ) DA.作业名称和优先级等B.各种软件状态和标志C.通用寄存器内容D.条件码等状态信息17.中断响应由高到低的优先次序宜用( ) AA.访管+程序性+重新启动B.访管斗程序性+机器故障C.程序性+1/0+访管D.外部+访管+程序性18.CDC CYBERl70 的I/0 处理机系统属于( ) BA.DMA 方式B.外围处理机方式C.通道方式 D.程序控制的1/0 方式19.通道流量是在某个时期单位时间内传送的宇节数,这个时期应是( ) CA.数组多路通道或字节多路通道B.字节多路通道或选择通道C.数组多路通道或选择通道D.任意一种通道20.外部设备打印机适合于连接到( )AA.宇节多路通道B.选择通道C.数组多路通道D.任意一种通道21.数据通路出错引起的中断是( ) BA.访管中断B.机器校验中断C.程序性中断D.外中断22.CAche存贮器常见的地址映象方式是( ) BA.全相联映象B.组相联映象C.页表法映象D.段页表映象23.虚拟存储器主要是为了( ) BA.扩大存储系统的容量和提高存储系统的速度B.扩大存储系统的容量C.提高存储系统的速度D.便于程序的访存操作24.对于采用组相联映像、LRU替换算法cAche存储起来说,不影响cAche命中率的是( ) AA.直接映像、组相联映像、全相联映像B.全相联映像、直接映像、组相联映像C.组相联映像、直接映像、全相联映像D.全相联映像、组相联映像、直接映像25.最能确保提高虚拟存储器访主存的命中率的改进途径是( ) CA.改用LRU替换算法并增大页面B.增大辅存容量C.改用LRU替换算法并增大页面数D.采用FIFO替换算法并增大页面26.与全相联映像相比,组相联映像的优点是( ) AA.目录表小B.命中率高C.块冲突概率低D.主存利用率高27.程序员编写程序时使用的地址是( ) BA.有效地址B.逻辑地址C.物理地址D.主存地址28.评价存储器性能的基本要求有大容量、____和低价格() BA.性价比高B.高速度C.命中率高D.利用率高29.解释一条机器指令的微操作包括____三部分() DA.操作数B.解释C.翻译D.取指令、分析和执行30.实现指令的重叠解释必须在计算机组成上满足____要求( ) CA.硬件冲突B.主存冲突C.要解决“分析”与“执行”操作控制上的同步D.主存和硬件冲突31.非线性流水线的特征是( ) AA.一次运算中要多次使用流水线中的某些功能段B.一次运算中使用流水线中的多个段C.流水线的各功能段在不同运算中能够有不同的连接D.流水线中某些功能段在各次运算中的作用不同32.与线性流水线最大吞吐率有关的是( ) CA.最后功能段的执行时间B.最快的那一段的执行时间C.最慢的那一段的执行时间D.各个功能段的执行时间33.在MIPS的指令流水线中,可能发生的冲突是( ) DA.两条指令的写操作之间的写后写冲突B.后流入的指令的写操作与先流入的指令的读操作之间的读后写冲突C.同一条指令的读操作与写操作之间的写后读冲突D.先流入的指令额写操作与后流入的指令的读操作之间的写后读冲突。

计算机系统结构自考2002-2015真题及答案(02325-历年试题全带答案)

计算机系统结构自考2002-2015真题及答案(02325-历年试题全带答案)

全国2002年4月高等教育自学考试一、单项选择题(每小题1分,共10分)在每小题的四个备答案中有一个正确的答案,将正确答案的序号写在题干后的括号内)1.计算机使用的语言是( B)A.专属软件范畴,与计算机体系结构无关B.分属于计算机系统各个层次C.属于用以建立一个用户的应用环境D.属于符号化的机器指令2.动态数据流机最突出的特点是使( C)A.数据流令牌无标号B.需要程序记数器来实现C.令牌带上标号D.同步由门(Latch)寄存器来实现3.多处理机上两个程序段之间若有先写后读的数据相关,则( B )A.可以并行执行B.不可能并行C.任何情况均可交换串行D.必须并行执行4.多处理机的各自独立型操作系统( D )A.要求管理程序不必是可再入的B.适合于紧耦合多处理机C.工作负荷较平衡D.有较高的可靠性5.输入输出系统硬件的功能对( B )是透明的。

A.操作系统程序员B.应用程序员C.系统结构设计人员D.机器语言程序设计员6.“启动I/O”指令是主要的输入输出指令,是属于( B)A.目态指令B.管态指令C.目态、管态都能用的指令D.编译程序只能用的指令7.全相联地址映象是指( A)A.任何虚页都可装入主存中任何实页的位置B.一个虚页只装进固定的主存实页位置C.组之间是固定的,而组内任何虚页可以装入任何实页位置D.组间可任意装入,组内是固定装入8.( C )属于MIMD系统结构。

A.各处理单元同时受同一个控制单元的管理B.各处理单元同时接受同一个控制单元送来的指令C.松耦合多处理机和多计算机D.阵列处理机9.设16个处理器编号分别为0,1,2,…,15用Cube3互联函数时,第10号处理机与第( D)号处理机相联。

A.11B.8C.14D.210.若输入流水线的指令既无局部性相关,也不存在全局性相关,则( A)A.可获得高的吞吐率和效率B.流水线的效率和吞吐率恶化C.出现瓶颈D.可靠性提高二、填空题(每空1分,共20分)11.标志符与每个数据相连,合存于__同一存储单元_____,用于描述单个数据的___类型特征____。

计算机组成原理第四章课后习题和答案-唐朔飞(完整版)

计算机组成原理第四章课后习题和答案-唐朔飞(完整版)

第4章存储器1. 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

答:主存:主存储器,用于存放正在执行的程序和数据。

CPU可以直接进行随机读写,访问速度较高。

辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。

Cache:高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。

RAM:半导体随机存取存储器,主要用作计算机中的主存。

SRAM:静态半导体随机存取存储器。

DRAM:动态半导体随机存取存储器。

ROM:掩膜式半导体只读存储器。

由芯片制造商在制造时写入容,以后只能读出而不能写入。

PROM:可编程只读存储器,由用户根据需要确定写入容,只能写入一次。

EPROM:紫外线擦写可编程只读存储器。

需要修改容时,现将其全部容擦除,然后再编程。

擦除依靠紫外线使浮动栅极上的电荷泄露而实现。

EEPROM:电擦写可编程只读存储器。

CDROM:只读型光盘。

Flash Memory:闪速存储器。

或称快擦型存储器。

2. 计算机中哪些部件可以用于存储信息?按速度、容量和价格/位排序说明。

答:计算机中寄存器、Cache、主存、硬盘可以用于存储信息。

按速度由高至低排序为:寄存器、Cache、主存、硬盘;按容量由小至大排序为:寄存器、Cache、主存、硬盘;按价格/位由高至低排序为:寄存器、Cache、主存、硬盘。

3. 存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。

02325-自考计算机系统结构2015.4试题及答案

02325-自考计算机系统结构2015.4试题及答案

2015年4月高等教育自学考试全国统一命题考试计算机系统结构试卷(课程代码02325)第一部分选择题一、单项选择题(本大题共l0小题,每小题l分,共10分)在每小题列出的四个备选项中只有一个是符合题目要求的,请将其选出并将“答题卡’的相应代码涂黑。

未涂、错涂或多涂均无分。

自考赢家1. 将汇编语言源程序变换成机器语言目标程序的方法是A.编译程序解释B.汇编程序解释C.编译程序翻译D.汇编程序翻译2.下列各项中对机器语言程序员透明的是A.中断字寄存器B.主存地址寄存器C.通用寄存器 D. 条件码寄存器3. 浮点数尾数基值rm=8,尾数的计算机位数为6,可表示的规格化最小正尾数为A.1/2 B. 1/4 C. 1/8 D.1/644. 主存出错引起的中断类型属于A. 机器校验中断B.访管中断C.程序性中断 D. 外中断5. 页式虚拟存储器常用的地址映像方式是A. 全相联映像B.段相联映像C.直接映像D.组相联映像6. 下列各项中不影响主存命中率的因素是A. 页地址流B.页面调度策略C.主存的容量 D. 辅存的容量7.下列说法不正确的是A. 线性流水线只能是单功能流水线B.非线性流水线是多功能流水线C.静态流水线只能是单功能流水线D.动态流水线是多功熊流水线8. 对于N=8的互连网络,处理单元编号为0~7,当用PM2+1互连函数时,下列正确的是A.(6 4 2 0)(7 5 3 1) B.(0 2 4 6)(1 3 5 7)C.(0 1 2 3)(4 5 6 7) D.(7 6 5 4)(3 2 1 0)9.机间互连的多端口存储器形式适合应用于A.紧耦合多处理机系统B.机数很多的多处理机系统c.机数较少的多处理机系统 D. 松耦合多处理机系统10.Amdahl 470V/6属于A.向量流水机B.标量流水机C.并行处理机D.阵列机第二部分非选择题二、填空题(本大题共l0小题,每小题2分,共20分)请在答题卡上作答。

计算机系统结构 第四章自考练习题答案

计算机系统结构 第四章自考练习题答案
10.简要列举段式虚存管理系统的优点和问题。(P90)
11.简要列举页式虚存管理系统的优点和问题。(P91)
12.在页式虚拟存储器中,什么叫页面失效?什么叫页面争用?什么时候两者同时发生?什么时候两者不同时发生?(P97)
13.什么是堆栈型的替换算法(用式子描述)?(P101)
14.简述页面失效频率(PFF)替换算法的思想及优点,该算法的依据是什么?(P102)
9.在Cache存储器中常用的地址映象方式是(C)。
A.全相联映象B.页表法映象C.组相联映象D.段页表映象
10.下列关于虚拟存储器的说法比较正确的应当是(D)。
A.更换替换算法能提高命中率B.访主存命中率随主存容量增大而提高
C.访主存命中率随页面大小增大而提高
D.在主存命中率低时,改用堆栈型替换算法,并增大主存容量,可提高命中率
3.如何评价一个替换算法的好坏?(P99)
4.什么是Cache?它是如何组织的?(P110)
5.什么是虚拟存储器?它有什么特点和作用?(P88)
6.在有Cache的存储系统中,访存操作是如何进行的?
7.简述IBM PC机的页式存储管理的特点。
8.简述段页式存储管ቤተ መጻሕፍቲ ባይዱ的地址变换过程。
9.什么是存储系统?什么是存储系统的层次结构?(P85)
16.计算机系统中主存一辅存存储层次式Cache一主存存储层次常用的替换算法是(B)。
A.随机算法B.近期最少使用算法C.先进后出算法D.OPT算法
17.并行主存系统不包括(C)。
A.单体多字B.多体单字C.单体单字D.多体多字
18.在虚拟存储器中,不能用作地址映象和变换的辅助表是(B)。
A.段表B.主存页面表C.内页表D.外页表

(自考02325)计算机系统结构课后习题

(自考02325)计算机系统结构课后习题

课后zhenti第1章计算机系统结构的基本概念1.有一个计算机系统可按功能分成4级,每级的指令互不相同,每一级的指令都比其下一级的指令在效能上强M 倍,即第i级的一条指令能完成第i-1级的M条指令的计算量。

现若需第i级的N条指令解释第i+1级的一条指令,而有一段第1级的程序需要运行Ks,问在第2、3和4级上一段等效程序各需要运行多长时间?答:第2级上等效程序需运行:(N/M)*Ks。

第3级上等效程序需运行:(N/M)*(N/M)*Ks。

第4级上等效程序需运行:(N/M)*(N/M)*(N/M)*Ks。

note:由题意可知:第i级的一条指令能完成第i-1级的M条指令的计算量。

而现在第i级有N条指令解释第i+1级的一条指令,那么,我们就可以用N/M来表示N/M 表示第i+1级需(N/M)条指令来完成第i级的计算量。

所以,当有一段第1级的程序需要运行Ks时,在第2级就需要(N/M)Ks,以此类推2.硬件和软件在什么意义上是等效的?在什么意义上又是不等效的?试举例说明。

答:软件和硬件在逻辑功能上是等效的,原理上,软件的功能可用硬件或固件完成,硬件的功能也可用软件模拟完成。

但是实现的性能价格比,实现的难易程序不同。

在DOS操作系统时代,汉字系统是一个重要问题,早期的汉字系统的字库和处理程序都固化在汉卡(硬件)上,而随着CPU、硬盘、内存技术的不断发展,UCDOS把汉字系统的所有组成部份做成一个软件。

3.试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与影响。

答:计算机系统结构、计算机组成、计算机实现互不相同,但又相互影响。

(1)计算机的系统结构相同,但可采用不同的组成。

如IBM370系列有115、125、135、158、168等由低档到高档的多种型号机器。

从汇编语言、机器语言程序设计者看到的概念性结构相同,均是由中央处理机/主存,通道、设备控制器,外设4级构成。

其中,中央处理机都有相同的机器指令和汇编指令系统,只是指令的分析、执行在低档机上采用顺序进行,在高档机上采用重叠、流水或其它并行处理方式。

(整理)自考计算机系统结构试题及答案

(整理)自考计算机系统结构试题及答案

全国2010年4月自学考试计算机系统结构试题课程代码:02325一、单项选择题(本大题共10小题,每小题1分,共10分)在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内。

错选、多选或未选均不得分。

1.在计算机系统结构设计中,提高软件功能实现的比例可( )A.提高解题速度B.减少需要的存储器容量C.提高系统的灵活性D.提高系统的性能价格比2.浮点数表示的尾数的基r m=16,尾数长度p=8,可表示的规格化最大正尾数的值是( )A.1/256 B.1/2C.15/16 D.255/2563.下列数据存储空间为隐含寻址方式的是( )A.CPU中的通用寄存器B.主存储器C.I/O接口中的寄存器D.堆栈4.当计算机系统执行通道程序完成输入输出工作时,执行通道程序的是( )A.CPU B.通道C.CPU和通道D.指定的外设5.下列有关中断的叙述正确的是( )A.中断响应的次序是由硬件决定的B.中断处理的次序是由硬件决定的C.中断处理的次序是不可改的D.中断响应的次序是可灵活改变的6.与虚拟存储器的等效访问速度无关..的是( )A.访存页地址流B.页面替换算法C.主存的容量D.辅存的容量7.非线性流水线的特征是( )A.一次运算中使用流水线中的多个功能段B.一次运算中多次使用流水线中的某些功能段C.流水线中某些功能段在各次运算中的作用不同D.流水线的各功能段在不同的运算中可以有不同的连接8.属于集中式共享存储器结构的SIMD计算机是( )A.ILLIAC IV B.BSP精品文档C.CM-2 D.MP-19.指令执行结果出现异常而引起的中断是( )A.程序性中断B.I/O中断C.机器校验中断D.外部中断10.下列关于脉动阵列机的描述,错误..的是( )A.脉动阵列机是由一组内部结构相同的处理单元构成的阵列B.脉动阵列机结构简单、规整,模块化强,可扩充性好C.脉动阵列机不适用于要求计算量大的信号/图像的处理D.脉动阵列机各PE间数据通信距离短、规则,使数据流和控制流的设计、同步控制等均简单、规整二、填空题(本大题共10小题,每小题2分,共20分)请在每小题的空格中填上正确答案。

计算机体系结构第四章练习题参考解答

计算机体系结构第四章练习题参考解答

计算机体系结构第四章练习题参考解答第四章4.52 浮点数系统使⽤的阶码基值r e =2,阶值位数q=2,尾数基值r m =10,尾数位数p ′=1,即按照使⽤的⼆进制位数来说,等价于p=4。

计算在⾮负阶、正尾数、规格化情况下的最⼩尾数值、最⼤尾数值、最⼤阶值、可表⽰的最⼩值和最⼤值及可表⽰数的个数。

解: 最⼩尾数值:r m -1 = 10-1 = 0.1最⼤尾数值:1- r m -p ′ =1-10-1 = 0.9 最⼤阶值:2q -1=3可表⽰数的最⼩值:1×r m -1 = 10-1 = 0.1 可表⽰数的最⼤值:r m 2q-1×(1- r m -p ′)=103(1-10-1)= 900可表⽰数的个数:2q ×r m p ′(r m -1)/r m = 22×101(10-1)/10 = 364.53 ⼀台机器要求浮点数的字长的精度不低于10-7.2,表数的范围正数不⼩于1038,且正负对称。

尾数⽤原码、纯⼩数表⽰,阶码⽤移码、整数表⽰。

设计这种浮点数的格式。

解依题意,取表数范围N =1038,表数精度δ=10-7.2。

由式(4-4)得:37log(log10log 21)log 2q +> = 6.99,上取整,得到阶码字长q=7。

由式(4-5)得:16log1053.2log 2p -->=,上取整,得到尾数字长p=24。

从⽽加上⼀个尾数符号位和⼀个阶码符号位,浮点数的总字长为:p+q+2=24+7+2=33。

实际浮点数总字长应为8的倍数,故取浮点数总字长为40位。

多出的7位可以加到尾数字长p 中⽤于提⾼浮点数的表数精度,也可以加到阶码字长q 中来扩⼤浮点数的表数范围。

暂且让p 增加6位,q 增加1位,即p=30,q=8。

如图4-8所⽰是设计出来的浮点数格式。

图4-8 例4.2浮点数的设计格式4.58 ⽤于⽂字处理的某专⽤机,每个⽂字符⽤4位⼗进制数字(0~9)编码表⽰,空格⽤︼表⽰。

02325 自考计算机系统结构2013-2017.10试题及答案

02325 自考计算机系统结构2013-2017.10试题及答案

2017年10月高等教育自学考试全国统一命题考试计算机系统结构试卷(课程代码02325)第一部分选择题一、单项选择题:本大题共10小题,每小题1分,共10分,在每小题列出的备选项中只有一项是最符合题目要求的.请将其选出。

1.计算机实现的设计着眼于的技术是A.器件技术和编译技术 B.器件技术和微组装技术C.微组装技术和模拟技术 D.器件技术和模拟技术2.下列选项中,不是并行性开发途径的是A.器件改进 B.时间重叠 C.资源重复 D.资源共享3.浮点数表示中,当阶值位数一定时,不会受到尾数进制影响的是A.精度 B.数符 C.范围 D.离散程度4.主存中的实际地址称为A.物理地址 B.逻辑地址 C.虚拟地址 D.相对地址5.下列属于外部中断的是A.主存访问方式保护中断 B.寻址超过主存容量中断C.定时器中断 D.指令和数据格式出错中断6.下列不属于集中式总线控制优先次序方式的是A.串行链接 B.DMA C.定时查询 D.独立请求7.CPU要能预知未来被访问信息的地址是基于计算机程序具有的特性是A.快速性 B.稳定性 C.局部性 D.可靠性8.流水按处理的级别可分为的级数是A.6级 B.5级 C.4级 D.3级9.编号为0,1,…,15的l6个处理器,当互连网络函数为Cube3时,3号处理器连接到的处理器的号数是A.9 8.10 C.11 D.1210.按指令流和数据流的多倍性,多处理机属于的系统是A.SISD B.SIMD C.MISD D.MIMD第二部分非选择题二、填空题:本大题共10小题,每小题2分,共20分。

11.计算机系统层次结构由高到低依次为应用语言机器级、_______、汇编语言机器级、_______、传统机器语言机器级和微程序机器级。

12.计算机系统设计的主要任务包括系统结构、_______和_______的设计。

13.计算机的运算类指令和_______结构主要是按计算机有什么样的_______来确定的。

计算机系统结构第4章部分习题参考答案

计算机系统结构第4章部分习题参考答案

第4章部分习题参考答案4.1 解释下列术语⏹存储器最大频宽-存储器连续工作时所能达到的频宽。

⏹存储器实际频宽-存储器实际工作时达到的频宽,它一般小于存储器最大频宽。

⏹模m交叉编址-交叉访问存储器由多个存储体(m个存储模块)组成一个大容量的存储器,对多个存储体的存储单元采用交叉编址方式,组成交叉访问存储器。

通常有两种交叉编址方式,一是地址的高位交叉编址,一般使用较少转型是低位交叉编址,即由m个存储体组成的低位交叉存储器的存储单元地址的低log2m位称为体号k,高log2n位称为体内地址j,存储单元地址A的计算公式为:A=m×j×k。

若已知地址A,可计算出对应的体号k=A mod m,体内j=[A/m]地址。

高位交叉编址主要用于扩展常规主存的容量,而低位交叉编址主要用于提高常规主存的访问速度。

⏹程序局部性-程序中对于存储空间90%的访问局限于存储空间的10%的区域中,而另外10的访问则分布在存储空间的其余90%的区域中。

这就是通常说的程序局部性原理。

访存的局部性规律包括两个方面,一是时间局部性:如果一个存储项被访问,则可能该项会很快被再次访问;二是空间局部性:如果一个存储项被访问,则该项及其邻近的项也可能很快被访问。

⏹虚拟存储器-即“主存-辅存”存储层次,主要目的是为了弥补主存容量的不足,可以为程序员提供大量的程序空间。

其部分功能采用硬件,其余则由操作系统的存储管理软件来实现,对于系统程序员不透明。

⏹段式管理-把主存按段分配的存储管理方式。

它是一促模块化的存储管理方式,每个用户程序模块可分到一个段,该程序模块博只能访问分配给该模块的段所对应的主存空间。

段长可以任意设定,并可放大和缩小。

系统中通过一个段表指明保段在主存中的位置。

段表中包括段名(段号)、段起点、装入位和段长等。

段表本身也是一个段。

段一般是程序模块划分的。

⏹页式管理-把虚拟存储空间和实际存储空间等分成固定大小的页,各虚拟页可装入主存中的不同实际页面位置。

计算机组成原理第四章部分课后题答案(唐朔飞版)

计算机组成原理第四章部分课后题答案(唐朔飞版)

4.1 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

主存:用于存放数据和指令,并能由中央处理器直接随机存取,包括存储器体M、各种逻辑部件、控制电路等辅存:辅助存储器,又称为外部存储器(需要通过I/O系统与之交换数据)。

存储容量大、成本低、存取速度慢,以及可以永久地脱机保存信息。

主要包括磁表面存储器、软盘存储器、磁带存储设备、光盘存储设备。

Cache:高速缓冲存储器,比主存储器体积小但速度快,用于保有从主存储器得到指令的副本很可能在下一步为处理器所需的专用缓冲器。

RAM:(Random Access Memory)随机存储器。

存储单元的内容可按需随意取出或存入,且存取的速度与存储单元的位置无关的存储器。

这种存储器在断电时将丢失其存储内容,故主要用于存储短时间使用的程序。

按照存储信息的不同,随机存储器又分为静态随机存储器(StaticRAM,SRAM)和动态随机存储器(Dynamic RAM,DRAM)。

SRAM:(Static Random Access Memory)它是一种具有静止存取功能的内存,不需要刷新电路即能保存它内部存储的数据。

DRAM:(Dynamic Random Access Memory),即动态随机存取存储器最为常见的系统内存。

DRAM 只能将数据保持很短的时间。

为了保持数据,DRAM使用电容存储,所以必须隔一段时间刷新(refresh)一次,如果存储单元没有被刷新,存储的信息就会丢失。

(关机就会丢失数据)ROM:只读内存(Read-Only Memory)的简称,是一种只能读出事先所存数据的固态半导体存储器。

其特性是一旦储存资料就无法再将之改变或删除。

通常用在不需经常变更资料的电子或电脑系统中,资料并且不会因为电源关闭而消失。

PROM:(Programmable Read-Only Memory)-可编程只读存储器,也叫One-Time Programmable (OTP)ROM“一次可编程只读存储器”,是一种可以用程序操作的只读内存。

计算机组织与系统结构第四章习题答案

计算机组织与系统结构第四章习题答案

第 4 章 习 题 答 案3. 已知某机主存空间大小为64KB ,按字节编址。

要求:(1)若用1K×4位的SRAM 芯片构成该主存储器,需要多少个芯片? (2)主存地址共多少位?几位用于选片?几位用于片内选址? (3)画出该存储器的逻辑框图。

参考答案:(1)64KB / 1K×4位 = 64×2 = 128片。

(2)因为是按字节编址,所以主存地址共16位,6位选片,10位片内选址。

(3)显然,位方向上扩展了2倍,字方向扩展了64倍。

下图中片选信号CS 为高电平有效。

A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的DRAM 芯片构成256K×8位的存储器。

要求: (1) 计算所需芯片数,并画出该存储器的逻辑框图。

(2) 若采用异步刷新方式,每单元刷新间隔不超过2ms ,则产生刷新信号的间隔是多少时间?若采用集中刷新方式,则存储器刷新一遍最少用多少读写周期? 参考答案:(1)256KB / 64K×1位 = 4×8 = 32片。

存储器逻辑框图见下页(图中片选信号CS 为高电平有效)。

(2)因为每个单元的刷新间隔为2ms ,所以,采用异步刷新时,在2ms 内每行必须被刷新一次,且仅被刷新一次。

因为DRAM 芯片存储阵列为64K=256×256,所以一共有256行。

因此,存储器控制器必须每隔2ms/256=7.8µs 产生一次刷新信号。

采用集中刷新方式时,整个存储器刷新一遍需要256个存储(读写)周期,在这个过程中,存储器不能进行读写操作。

A 17A 16A 15A 0D 0D 7………5. 用8K×8位的EPROM 芯片组成32K×16位的只读存储器,试问:(1)数据寄存器最少应有多少位? (2) 地址寄存器最少应有多少位? (3) 共需多少个EPROM 芯片?(4) 画出该只读存储器的逻辑框图。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
11.在Cache主存层次的存储器中,实效时间(B)。
A.包括对Cache的访问时间和主存的访问时间两部分
B.包括对主存的访问时间和将主存中的数据调入Cache的时间
C.包括对Cache的访问时间、主存的访问时间和数据传播时间三部分
D.是Cache失效时对主存的访问时间
12.虚拟存储器的(C)要求属于外特性。
第四章存储体系
历年真题精选
1.下列说法正确的是(D)。
A. Cache容量一般不大,命中率不会很高B. Cache本身速度很快,但地址变换速度很慢C. Cache芯片速度一般比CPU速度慢数十倍
D. Cache存储器查映像表和访问物理Cache其间可以流水,使速度与CPU匹配
2.以下与虚拟存储器的等效访问速度无关的是(D)。
3.页式虚拟存储器常用的地址映象方式是(A)。
A.全相联B.段相联C.直接D.组相联
4.用于虚拟存储器页面替换,且为堆栈型的算法是(D)。
A.随机法B.比较对法C.相联目录表法D.近期最久未用法
5.最能确保提高虚拟存储器访主存的命中率的是(D)。
A.采用FIFO替换算法并增大页面B.增大辅存容量
C.改用LRU替换算法并增大页面D.改用LRU替换算法并增加页面数
6.与全相联映象的优点是(A)。
A.目录表小B.主存利用率高C.块冲突概率低D.命中率高
7.块冲突概率最高的Cache地址映象方式是(B)。
A.全相联映象B.直接映象C.组相联D.段相联映象
8.以下不属于堆栈型替换算法的是(C)。
A.近期最少使用算法B.近期最久未用过算法C.先进先出算法D.页面失效频率算法
A.用户的虚页如何与主存的实页对应B.如何用主存的实页号替代多用户的虚页号C.当页面失效,选择主存中哪个页作为被替换的页
D.新用户要进入主存,选择哪个用户作为被替换的用户
2.虚拟存储器地址变换是指(C)。
A.多用户虚地址如何与实地址对应B.静态再定位时将程序的逻辑地址变成主存实地址
C.程序执行时将虚地址变换成对应的实地址D.指令的符号地址变换成二进制地址
A.页地址流B.页面调度策略C.主存的容量D.辅存的容量
3.页面虚拟存储器把(程序)空间和(主存)空间都机械等分成相同大小的页面。
4. Cache若采用全相联映像规则,则主存中(任意一)块都可映像装入到Cache中的(任意一)块的位置上。
5.解决计算机主存与CPU的速度差对机器性能的影响,可采用哪三种解决方法?(p86)
3.如何评价一个替换算法的好坏?(P99)
4.什么是Cache?它是如何组织的?(P110)
5.什么是虚拟存储器?它有什么特点和作用?(P88)
6.在有Cache的存储系统中,访存操作是如何进行的?
7.简述IBM PC机的页式存储管理的特点。
8.简述段页式存储管理的地址变换过程。
9.什么是存储系统?什么是存储系统的层次结构?(P85)
20.选择最早装入主存的虚页替换算法是(先进先出算法)。
21.CPU产生的逻辑地址能在存储器中访问到概率称为(命中率)。
22.LRU算法的两种全硬实现方法是(堆栈法)和(比较对法)。
23.要使存储层次访问效率e趋于1,就要选择具有(高命中率)的算法、相邻二级的容量差和(速度差)及增加的辅助软硬件的代价等因素综合权衡。
10.简要列举段式虚存管理系统的优点和问题。(P90)
11.简要列举页式虚存管理系统的优点和问题。(P91)
12.在页式虚拟存储器中,什么叫页面失效?什么叫页面争用?什么时候两者同时发生?什么时候两者不同时发生?(P97)
13.什么是堆栈型的替换算法(用式子描述)?(P101)
14.简述页面失效频率(PFF)替换算法的思想及优点,该算法的依据是什么?(P102)
19.虚拟存储器地址映象方式选择时应考虑(D)。
A.页面命中率高B.便于主存管理C.实页冲突概率高D.实存页面争用率低
20.页式虚拟存储器的页面由小增大时,命中率的变化将会是(B)。
A.单调上升B.先上升后下降C.单调下降D.先下降后上升
二.填空题。
1.虚拟存储器主要是为解决主存(容量)满足不了要求发展出来的,Cache存储器是为解决主存(速度)满足不了要求发展出来的。
实页号
装入位
3
1
1
1
2
0
3
0
2
1
1
0
0
1
0
0
(1)求出会发生页面失效的全部虚页号;(2,3,5,7)
(2)求出虚地址为:0,3728,1023,1024,7800,6800的主存实地址。
(3072,页失效,4095,1024,页失效,656)
同Hale Waihona Puke 强化练习一.单项选择题。1.替换算法要解决的问题是(C)。
9.Cache存储器是从主存(速度)满足不了要求提出的(Cache-主存)二级存储层次。
10.Cache存储器是增加辅助(硬)件,使之速度接近于Cache的,容量是(主)存的。
11.虚拟存储器对(应用)程序员是透明的,对(系统)程序是不透明的。
12.Cache存储器对应用程序是(透明)的,对系统程序员是(透明)的。
16.计算机系统中主存一辅存存储层次式Cache一主存存储层次常用的替换算法是(B)。
A.随机算法B.近期最少使用算法C.先进后出算法D.OPT算法
17.并行主存系统不包括(C)。
A.单体多字B.多体单字C.单体单字D.多体多字
18.在虚拟存储器中,不能用作地址映象和变换的辅助表是(B)。
A.段表B.主存页面表C.内页表D.外页表
A.容量大小B.速度C.页面组织D.带宽
13.最常用的页面置换算法是(D)。
A.RAND B.FIFO C.LRU D.OPT
14.虚拟存储器通常采用的地址映象方式是(A)。
A.全相联映像B.组相联映像C.直接映像D.段相联映像
15.构成存储层次的主要依据是(D)。
A.时间局部性B.空间局部性C.A或BD.A和B
9.在Cache存储器中常用的地址映象方式是(C)。
A.全相联映象B.页表法映象C.组相联映象D.段页表映象
10.下列关于虚拟存储器的说法比较正确的应当是(D)。
A.更换替换算法能提高命中率B.访主存命中率随主存容量增大而提高
C.访主存命中率随页面大小增大而提高
D.在主存命中率低时,改用堆栈型替换算法,并增大主存容量,可提高命中率
24.在主、辅存之间增加一级电子磁盘,使级间(r)值不会过大,有利于降低(对H的要求),以获得同样的e。
25.访Cache的时间一般是访主存时间的(1/4)至(1/10)。
26.页式虚拟存储器把(程序)空间和(主存)空间都机械等分成相同大小的页面。
27.段页式虚拟存储器的内部地址映象表机构有(段)表和(页)表两部分。
34.虚拟存储器发生页面失效时,需要进行虚地址到(辅存实地址)的外部地址变换,以便去辅存中(调页)。
35.虚拟存储器外部地址变换的概率远比内部地址变换发生的概率要(低),因此,应采用(软)件实现。
36.在软硬件实现上,虚拟存储器内部地址变换宜用(硬)件实现,外部地址变换宜用(软)件实现。
37.页面替换是发生在页面(失效),同时又发生页面(争用)的时候。
6.CPU字在并行主存系统中按模m低位交叉编址,其m在单体多字方式中为一个主存字所包含的CPU(字)数,在多分体单字方式中则为(分体)体数。
7.并行主存的实际频宽是不能单纯靠提高模数m就能提高的,因为一是(工程实现)上的问题,二是存储系统(效率)的下降。
8.虚拟存储器是增加辅助(软硬)件,使主辅存形成整体,速度接近于(主存)存的,容量是辅存的。
16.页面失效不能按中断对待,应按(故障)对待,必须(立即)响应和处理。
17.为提高页式虚拟存储器内部地址变换的速度,可将其内部映象表又分成由(快)表和(慢)表组成的一个二级表层次。
18.在Cache存储器中,CPU每次写Cache的同时,也写入(主存),称这种更新主存块内容的方法为(写直达)法。
19.为提高访问Cache的命中率,Cache和预取算法可以有(恒预取)法和(不命中时)预取法两种。
38.评价虚拟存储器所用替换算法的好坏,主要是看主存(命中率)的高低,其次看算法是否易于(实现),以及所需的辅助软硬件的多少。
三.简答题。
1.主存实际频宽与模数m的关系是什么?出现这种现象的原因是什么?(P84)
2. CPU与Cache时,会发生Cache与主存的对应内容不一致的现象,简述解决这个问题的两种方法及各需要增加什么开销。(P118)
31.在虚拟存储器中,地址的映象是指将每个虚存单元按什么规则装入(实存);地址的变换是指程序执行中,将多用户虚地址如何变换成对应的(实地址)。
32.页式虚拟存储器内部地址映象方式的选择主要应考虑如何降低(实页冲突)的概率,其次是辅助硬件开销要少,地址变换速度要(快),实现要方便。
33.在页式虚拟存储器中,CPU要用到的指令或数据不在主存时会发生(页面失效)。当两个以上的虚页要求装入同一实存页面位置时会发生(页面争用)。
(1)假设程序的2,3,5页已先后装入主存的第3、2、0页位置,请画出上述页地址流工作过程中,主存各页位置上所装程序各页页号的变化过程图,标出命中时刻。
(2)求出此期间虚存总的命中率H。(50%)
8.某虚拟存储器共8个页面,每页为1024个字,实际主存为4K个字,采用页表法进行地址映象。映象表的内容如下表所示。
28.段式虚拟存储器,程序的起点处于主存中(任意)位置上,段页式虚拟存储器要求段的起点必须是在主存中(页面)的起点位置上。
29.段页式虚拟存储器在访问时,遇到段表中某行装入位为0时,将产生(段失效)故障,请求调入(页表)。
相关文档
最新文档