四讲AC单片机的结构及引脚功能PPT课件
单片机的IO引脚结构共25页PPT资料
写“1”。
读锁存器
输出数据 = 0 时
Vcc 内部上拉电阻
内部 总线 0
写锁 存器
2
DQ 0
CK /Q
1
=0
导 引脚P1.X 通
1
读引脚
单片机的引脚（P1口）
P1.0—P1.7: 准双向I/O口（内置了上拉电阻） 输出时一切照常，仅在作输入口用时要先对其
写“1”。
输入数据时，要先对其写“1”
读锁存器
读锁存器
内部 总线 写锁 存器
读引脚
2
DQ CK /Q
1
地址高8位 控制 3
Vcc 内部上拉电阻
引脚 P2.X
单片机的引脚（P2口）
P2.0—P2.7: 双向I/O （内置了上拉电阻） 寻址外部程序存储器时输出高8位地址；不接外 部程序存储器时可作为8位准双向I/O口使用。
读锁存器
内部 总线 1
内部 总线 1
写锁 存器
2
DQ
CK /Q 0
地址/数据 控制 =0 30
0 4
0
Vcc 截 止
引脚P0.X
截 止
1
读引脚 =1
控制=0 时，此脚作输入口（事先必须对它写“1”）
单片机的引脚（P0口）
P0.0—P0.7: 双向I/O （内置场效应管上拉）
寻址外部程序存储器时分时作为双向8位数据口 和输出低8位地址复用口；不接外部程序存储器 时可作为8位准双向I/O口使用。
读锁存器
内部 总线 0
写锁 存器
2
D Q0
CK /Q
1
读引脚 =0
地址高8位 控制 =0 03 1
Vcc
内部上拉电阻
单片机的引脚原理图及说明
一、P0端口的结构及工作原理P0端口8位中的一位结构图见下图：由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。
再看图的右边，标号为P0.X 引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。
下面，我们先就组成P0口的每个单元部份跟大家介绍一下：先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。
下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。
D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D 触发器来构成锁存器的。
大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。
对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。
如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。
数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。
如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。
多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。
单片机的引脚原理图及说明
单片机的引脚原理图及说明引言：单片机（Microcontroller Unit，MCU）是一种集成了微处理器核心、存储器、输入/输出接口及其他功能模块的微型计算机系统。
在单片机中，引脚（Pin）是与外部电路连接的接口，用于输入和输出信号。
本文将详细介绍单片机引脚的原理图及说明。
一、引脚的分类单片机的引脚根据其功能可以分为输入引脚和输出引脚两类。
1. 输入引脚：输入引脚用于接收外部信号，并将其传递给单片机内部进行处理。
输入引脚通常具有以下特点：- 高电平输入：当外部信号为高电平时，输入引脚将接收到高电平信号。
- 低电平输入：当外部信号为低电平时，输入引脚将接收到低电平信号。
- 输入阻抗：输入引脚通常具有一定的输入阻抗，用于限制外部信号的电流。
2. 输出引脚：输出引脚用于将单片机内部处理后的信号输出到外部电路。
输出引脚通常具有以下特点：- 高电平输出：当单片机内部处理后的信号为高电平时，输出引脚将输出高电平信号。
- 低电平输出：当单片机内部处理后的信号为低电平时，输出引脚将输出低电平信号。
- 输出驱动能力：输出引脚通常具有一定的输出驱动能力，可以驱动外部电路的负载。
二、引脚的原理图及说明单片机的引脚在原理图中通常以引脚编号的形式表示，并配以相应的说明。
以下是常见的单片机引脚原理图及其说明：1. VCC（电源引脚）：VCC引脚用于连接单片机的电源正极，通常为+5V或+3.3V电压。
它提供了单片机工作所需的电源。
2. GND（地引脚）：GND引脚用于连接单片机的电源地，与VCC引脚相连，提供了单片机工作所需的电源地。
3. XTAL1/XTAL2（晶体振荡引脚）：XTAL1和XTAL2引脚用于连接外部晶体振荡器，提供单片机的时钟信号。
通常，一个晶体振荡器连接到XTAL1和XTAL2引脚，以提供单片机的时钟频率。
4. RESET（复位引脚）：RESET引脚用于复位单片机。
当RESET引脚被拉低时，单片机将执行复位操作，重新开始执行程序。
单片机基本知识整体介绍PPT课件
网络化与物联网技术
总结词
随着物联网的快速发展，单片机正朝着网络化和物联网技术的方向发展。
详细描述
网络化的单片机可以实现远程控制和数据传输，使得设备之间的通信更加便捷。同时，物联网技术的应用使得单 片机可以与各种智能设备和系统进行连接，实现更广泛的智能化应用。这为智能家居、智能工业等领域的发展提 供了有力支持。
详细描述
低功耗设计有助于减少能源消耗和减少对环境的影响，这对 于便携式设备和长时间运行的系统非常有利。低功耗单片机 在待机模式下的功耗较低，有助于延长设备的续航时间。
多核技术
总结词
为了提高处理能力和效率，单片机正朝着多核技术方向发展。
详细描述
多核技术允许多个处理器核心集成在单个芯片上，从而提高并行处理能力和系 统性能。这使得单片机能够更好地应对复杂和多任务的应用场景，提高系统的 响应速度和效率。
07
单片机的学习建议
理论与实践相结合
理论学习
掌握单片机的基本原理、 体系结构、指令系统等理 论知识，为实践操作提供 指导。
实践操作
通过实验、项目等方式， 将理论知识应用于实际中， 加深对单片机的理解。
案例分析
通过分析实际案例，了解 单片机在各个领域的应用， 提高解决实际问题的能力。
不断学习新技术与新方法
设计外围电路
包括电源电路、输入输出接口电路、通信电路等。
绘制电路原理图和PCB图
使用专业软件绘制电路原理图和PCB图，便于后续制作硬件 电路板。
软件编程
选择开发环境
选择适合单片机的开发环境，如Keil、IAR等。
编写程序代码
根据系统需求，编写程序代码，实现所需功能。
代码调试
在开发环境中进行代码调试，确保程序逻辑正确。
单片机的引脚原理图及说明
单片机的引脚原理图及说明单片机作为一种微型电脑，广泛应用于嵌入式系统中。
而单片机的引脚是连接外部电路与单片机内部的主要通道，起到了传输数据和能量的作用。
在本文中，将详细介绍单片机的引脚原理图及其各个引脚的功能和特点。
引脚原理图单片机的引脚原理图是描述单片机内部引脚之间连接方式的图示。
通过引脚原理图，我们可以清晰地了解每个引脚的连接关系，在设计电路时可以便于选择合适的引脚与外部电路进行连接。
引脚原理图通常采用标准符号表示，如点、线、箭头等，以提供直观的信息。
引脚功能及特点1. 电源引脚单片机通常有多个电源引脚，包括VCC、VDD、AVCC等。
VCC 和VDD是指供应正电压的电源引脚，AVCC是模拟部分的电源引脚。
这些引脚扮演着为单片机提供正常工作电压的角色，为单片机的稳定工作提供了有力的保障。
2. 地引脚地引脚（GND）用于接地，它是电路中电位最低的地方，保证了电路的参考点是稳定的零电位。
单片机中的地引脚是连接数字地和模拟地的重要桥梁，确保了数字和模拟信号的稳定传输。
3. 输入/输出引脚输入/输出引脚（IO）是单片机与外界交互的通道。
这些引脚可以根据需要设置为输入或输出模式。
当引脚设为输出模式时，可以向外部电路提供电压或电流信号；当引脚设为输入模式时，则可以接收外部电路提供的电压或电流信号。
4. 定时器/计数器引脚定时器/计数器引脚用于提供单片机的定时和计数功能。
通过设置这些引脚的工作模式和参数，我们可以实现各种时间延迟、频率测量、脉冲宽度调制等功能。
5. 串行通信引脚串行通信引脚用于单片机与其他设备之间的数据传输。
常见的串行通信引脚包括UART引脚、SPI引脚、I2C引脚等。
通过这些引脚，单片机可以与计算机、传感器、显示器等外部设备进行数据交互。
6. 外部中断引脚外部中断引脚用于监测外部事件的触发信号。
当事件发生时，外部中断引脚可以引发单片机内部的中断服务程序。
通过这种方式，单片机可以及时响应外部事件，提高系统的实时性和可靠性。
单片机的引脚原理图及说明
一、 P0 端口的构造及工作原理P0 端口 8 位中的一位构造图见下列图：由上图可见， P0 端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。
再看图的右侧，标号为引脚的图标，也就是说引脚能够是到的任何一位，即在P0 口有 8 个与上图相同的电路构成。
下边，我们先就构成P0 口的每个单元部份跟大家介绍一下：先看输入缓冲器：在 P0 口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端能够是高电平、低电平，同时还有一种就是高阻状态（或称为严禁状态），大家看上图，上边一个是读锁存器的缓冲器，也就是说，要读取 D 锁存器输出端Q 的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。
下边一个是读引脚的缓冲器，要读取引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。
D 锁存器：构成一个锁存器，往常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器能够保留一位的二进制数（即拥有保持功能），在 51 单片机的 32 根 I/O 口线中都是用一个 D 触发器来构成锁存器的。
大家看上图中的 D 锁存器，D 端是数据输入端， CP 是控制端（也就是时序控制信号输入端）， Q 是输出端， Q 非是反向输出端。
关于 D 触发器来讲，当 D 输入端有一个输入信号，假如这时控制端CP 没有信号（也就是时序脉冲没有到来），这时输入端 D 的数据是没法传输到输出端 Q 及反向输出端 Q 非的。
假如时序控制端 CP的时序脉冲一旦到了，这时 D 端输入的数据就会传输到 Q 及 Q 非端。
数据传递过来后，当 CP 时序控制端的时序信号消逝了，这时，输出端还会保持着上一次输入端 D 的数据（即把上一次的数据锁存起来了）。
假以下一个时序控制脉冲信号来了，这时 D 端的数据才再次传递到 Q 端，进而改变 Q 端的状态。
单片机的引脚原理图及说明
单片机的引脚原理图及说明(总16页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--一、P0端口的结构及工作原理P0端口8位中的一位结构图见下图：由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。
再看图的右边，标号为引脚的图标，也就是说引脚可以是到的任何一位，即在P0口有8个与上图相同的电路组成。
下面，我们先就组成P0口的每个单元部份跟大家介绍一下：先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。
下面一个是读引脚的缓冲器，要读取引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。
D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。
大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。
对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。
如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。
数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。
如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。
单片机的引脚原理图及说明完整版
单片机的引脚原理图及说明完整版引言：单片机作为一种集成电路芯片，广泛应用于各个领域。
而在单片机设计中，引脚原理图的制定和使用是至关重要的。
本文将介绍单片机引脚原理图的基本构成和设计要点，并通过实例说明其使用方法和应用场景。
一、引脚原理图的基本构成引脚原理图是单片机设计中对引脚进行系统规划和描述的图示。
它由引脚符号、引脚名称和引脚功能描述等多个组成部分构成。
以下是引脚原理图的基本构成要素：1. 引脚符号：引脚符号是用来代表某种特定类型引脚的图形符号。
常见的引脚符号有方形、圆形、三角形等。
在引脚符号的设计中，需要根据不同的引脚类型进行不同的符号设计，以便在原理图中标示出不同功能的引脚。
2. 引脚名称：引脚名称是对引脚进行命名和标示的表示方式。
通常采用字母、数字或组合进行表示，以唯一标识每个引脚。
引脚名称的设置需要满足易于识别和使用的原则，避免引脚之间的混淆和误用。
3. 引脚功能描述：引脚功能描述是对引脚作用和用途的文字说明。
通过引脚功能描述，可以清晰地了解每个引脚所承担的功能和连接方式。
在编写引脚功能描述时，应准确描述引脚的作用，并尽量避免歧义和模糊性。
二、引脚原理图的设计要点在设计单片机引脚原理图时，需要考虑以下几个要点，以确保引脚的准确性和合理性：1. 引脚分组：将引脚按照功能进行分组，有助于理清引脚之间的关系和作用。
例如，将输入引脚和输出引脚进行分组，可以方便地对引脚进行布局和连接。
2. 引脚排列：引脚排列的合理性对于引脚连接的方便性和可读性至关重要。
在引脚排列时，应将相关的引脚彼此靠近，减少引脚之间的交叉和跨越。
3. 引脚标号：对每个引脚进行准确的标号和命名，以避免引脚的混淆和误用。
标号的设置应具有唯一性和可读性，便于用户正确连接引脚。
4. 引脚描述：在引脚上方进行引脚功能描述的说明，可以使用户清晰地了解每个引脚的功能和用途。
在引脚描述的编写过程中，应注意语句通顺、表达清晰，以方便用户理解和使用。
引脚功能与内部结构图
在生产制造过程中，引脚的设计 和制造工艺必须严格控制，以确 保其具有良好的导电性能、机械
强度和耐腐蚀性。
引脚与电路板或其他连接器的接 触性能也是影响产品性能的重要 因素，因此需要采取有效的措施
来确保良好的接触。
如何保证引脚的质量和可靠性
01 在生产过程中，应采用高精度的制造设备和工艺， 确保引脚的尺寸和形状精度符合要求。
03
内部结构对引脚的热设计有要 求，需要考虑到元件在工作时 的发热情况，合理设计引脚的 散热方式。
如何根据内部结构选择合适的引脚
01
根据电路板上的线路布局和焊接方式选择合适的引 脚，确保元件能够顺利安装和稳定工作。
02
根据元件的型号和参数选择相应的引脚，确保引脚 上印有的信息准确无误。
03
根据元件在工作时的发热情况选择合适的引脚材质 和尺寸，确保元件能够得到良好的散热效果。
模块化设计
通过使用不同规格和类型 的引脚，可以实现模块化 设计，方便组装和维修。
引脚设计
间距与规格
引脚的间距和规格需要根据具体的电路板和元件规格进行设计， 以满足电气性能和机械强度的要求。
材料选择
引脚的材料选择对其电气性能、机械强度和可靠性有着重要影响， 常用的材料有铜、不锈钢等。
长度与形状
引脚的长度和形状需要根据具体的应用场景进行设计，以满足信号 传输和连接稳定性的要求。
自动化生产中，引脚的加工、检测、组装等环节都可以通过自动化设备来完成，大 大提高了生产效率和产品质量。
谢谢观看
02
内部结构图解析
集成电路内部结构
集成电路是将多个电子元件集成在一块衬底上，实现一定的电路或系统功能的微型电子部件。其内部 结构包括输入输出引脚、逻辑门、触发器、存储器等电路元件，以及连接这些元件的导线和互连线。
单片机结构(共46张PPT)
8051是MCS-51系列单片机的典型产品， 我们以这一代表性的机型进行系统的讲 解。
➢ 内部结构
➢ 外部引脚 ➢ 工作时序
➢ 实例分析
第1页，共46页。
典型单片机结构
T0 T1
时钟电路 ROM
内部总线 CPU
RAM
定时/计数器
并行接口
串行接口
中断系统
中央处理器 数据存储器(RAM)
输入输出引脚
P1.0
➢ P0：P0.1~P0.7
P1.1
➢ 漏极开路双向I/O
P1.2 P1.3
➢ 一般为数据总线口
P1.4
➢ P1：P1.1~P1.7
P1.5 P1.6
➢ 拟双向I/O通道
➢ P2：P2.1~P2.7
P1.7 RST
RXD/P3.0
➢ 拟双向I/O通道
TXD/P3.1 INT0/P3.2
P3口的第二功能表
I/O口
第二功能
注释
2个定时器T0、T1溢3，.0 然后从中间往两R头X逐D 个灭，周而复始 为1时：负边沿触发中断请求；
串行口数据接收端
分别由8位寄存器TH0、TL0 和 TH1、TL1组成。
else return(0);
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
第10页，共46页。
V CC P0.0/AD 0 P0.1/AD 1 P0.2/AD 2 P0.3/AD 3 P0.4/AD 4 P0.5/AD 5 P0.6/AD 6 P0.7/AD 7 EA/V PP ALE/PROG PSEN P2.7/A 15 P2.6/A 14 P2.5/A 13 P2.4/A 12 P2.3/A 11 P2.2/A 10 P2.1/A 9 P2.0/A 8
单片机的引脚原理图及说明
一、P0端口的结构及工作原理P0端口8位中的一位结构图见下图：由上图可见,P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成;再看图的右边,标号为引脚的图标,也就是说引脚可以是到的任何一位,即在P0口有8个与上图相同的电路组成;下面,我们先就组成P0口的每个单元部份跟大家介绍一下：先看输入缓冲器：在P0口中,有两个三态的缓冲器,在学数字电路时,我们已知道,三态门有三个状态,即在其的输出端可以是高电平、低电平,同时还有一种就是高阻状态或称为禁止状态,大家看上图,上面一个是读锁存器的缓冲器,也就是说,要读取D锁存器输出端Q的数据,那就得使读锁存器的这个缓冲器的三态控制端上图中标号为‘读锁存器’端有效;下面一个是读引脚的缓冲器,要读取引脚上的数据,也要使标号为‘读引脚’的这个三态缓冲器的控制端有效,引脚上的数据才会传输到我们单片机的内部数据总线上;D锁存器：构成一个锁存器,通常要用一个时序电路,时序的单元电路在学数字电路时我们已知道,一个触发器可以保存一位的二进制数即具有保持功能,在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的;大家看上图中的D锁存器,D端是数据输入端,CP是控制端也就是时序控制信号输入端,Q是输出端,Q非是反向输出端;对于D触发器来讲,当D输入端有一个输入信号,如果这时控制端CP没有信号也就是时序脉冲没有到来,这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的;如果时序控制端CP的时序脉冲一旦到了,这时D端输入的数据就会传输到Q及Q非端;数据传送过来后,当CP时序控制端的时序信号消失了,这时,输出端还会保持着上次输入端D的数据即把上次的数据锁存起来了;如果下一个时序控制脉冲信号来了,这时D端的数据才再次传送到Q 端,从而改变Q端的状态;多路开关：在51单片机中,当内部的存储器够用也就是不需要外扩展存储器时,这里讲的存储器包括数据存储器及程序存储器时,P0口可以作为通用的输入输出端口即I/O使用,对于8031内部没有ROM的单片机或者编写的程序超过了单片机内部的存储器容量,需要外扩存储器时,P0口就作为‘地址/数据’总线使用;那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了;大家看上图,当多路开关与下面接通时,P0口是作为普通的I/O口使用的,当多路开关是与上面接通时,P0口是作为‘地址/数据’总线使用的;输出驱动部份：从上图中我们已看出,P0口的输出是由两个MOS管组成的推拉式结构,也就是说,这两个MOS管一次只能导通一个,当V1导通时,V2就截止,当V2导通时,V1截止;与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍,不明白的同学请回到第四节去看看;前面我们已将P0口的各单元部件进行了一个详细的讲解,下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程;1、作为I/O端口使用时的工作原理P0口作为I/O端口使用时,多路开关的控制信号为0低电平,看上图中的线线部份,多路开关的控制信号同时与与门的一个输入端是相接的,我们知道与门的逻辑特点是“全1出1,有0出0”那么控制信号是0的话,这时与门输出的也是一个0低电平,与让的输出是0,V1管就截止,在多路控制开关的控制信号是0低电平时,多路开关是与锁存器的Q非端相接的即P0口作为I/O 口线使用;P0口用作I/O口线,其由数据总线向引脚输出即输出状态Output的工作过程：当写锁存器信号CP有效,数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端;前面我们已讲了,当多路开关的控制信号为低电平0时,与门输出为低电平,V1管是截止的,所以作为输出口时,P0是漏极开路输出,类似于OC门,当驱动上接电流负载时,需要外接上拉电阻;下图就是由内部数据总线向P0口输出数据的流程图红色箭头;P0口用作I/O口线,其由引脚向内部数据总线输入即输入状态Input的工作过程：数据输入时读P0口有两种情况1、读引脚读芯片引脚上的数据,读引脚数时,读引脚缓冲器打开即三态缓冲器的控制端要有效,通过内部数据总线输入,请看下图红色简头;2、读锁存器通过打开读锁存器三态缓冲器读取锁存器输出端Q的状态,请看下图红色箭头：在输入状态下,从锁存器和从引脚上读来的信号一般是一致的,但也有例外;例如,当从内部总线输出低电平后,锁存器Q＝0,Q非＝1,场效应管T2开通,端口线呈低电平状态;此时无论端口线上外接的信号是低电乎还是高电平,从引脚读入单片机的信号都是低电平,因而不能正确地读入端口引脚上的信号;又如,当从内部总线输出高电平后,锁存器Q＝1,Q非＝0,场效应管T2截止;如外接引脚信号为低电平,从引脚上读入的信号就与从锁存器读入的信号不同;为此,8031单片机在对端口P0一P3的输入操作上,有如下约定：为此,8051单片机在对端口P0一P3的输入操作上,有如下约定：凡属于读-修改-写方式的指令,从锁存器读入信号,其它指令则从端口引脚线上读入信号;读-修改-写指令的特点是,从端口输入读信号,在单片机内加以运算修改后,再输出写到该端口上;下面是几条读--修改-写指令的例子;这样安排的原因在于读-修改-写指令需要得到端口原输出的状态,修改后再输出,读锁存器而不是读引脚,可以避免因外部电路的原因而使原端口的状态被读错;P0端口是8031单片机的总线口,分时出现数据D7一D0、低8位地址A7一AO,以及三态,用来接口存储器、外部电路与外部设备;P0端口是使用最广泛的I／O端口;2、作为地址/数据复用口使用时的工作原理在访问外部存储器时P0口作为地址/数据复用口使用;这时多路开关‘控制’信号为‘1’,‘与门’解锁,‘与门’输出信号电平由“地址/数据”线信号决定；多路开关与反相器的输出端相连,地址信号经“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出;例如：控制信号为1,地址信号为“0”时,与门输出低电平,V1管截止；反相器输出高电平,V2管导通,输出引脚的地址信号为低电平;请看下图兰色字体为电平：反之,控制信号为“1”、地址信号为“1”,“与门”输出为高电平,V1管导通；反相器输出低电平,V2管截止,输出引脚的地址信号为高电平;请看下图兰色字体为电平：可见,在输出“地址/数据”信息时,V1、V2管是交替导通的,负载能力很强,可以直接与外设存储器相连,无须增加总线驱动器;P0口又作为数据总线使用;在访问外部程序存储器时,P0口输出低8位地址信息后,将变为数据总线,以便读指令码输入;在取指令期间,“控制”信号为“0”‘1’写入P0口锁存器,使V2管截止,在读引脚信号控制下,通过读引脚三态门电路将指令码读到内部总线;请看下图如果该指令是输出数据,如MOVXDPTR,A将累加器的内容通过P0口数据总线传送到外部RAM中,则多路开关“控制”信号为‘1’,“与门”解锁,与输出地址信号的工作流程类似,数据据由“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出;如果该指令是输入数据读外部数据存储器或程序存储器,如MOVXA,DPTR将外部RAM某一存储单元内容通过P0口数据总线输入到累加器A中,则输入的数据仍通过读引脚三态缓冲器到内部总线,其过程类似于上图中的读取指令码流程图;通过以上的分析可以看出,当P0作为地址/数据总线使用时,在读指令码或输入数据前,CPU自动向P0口锁存器写入0FFH,破坏了P0口原来的状态;因此,不能再作为通用的I/O端口;大家以后在系统设计时务必注意,即程序中不能再含有以P0口作为操作数包含源操作数和目的操作数的指令;二、P1端口的结构及工作原理P1口的结构最简单,用途也单一,仅作为数据输入/输出端口使用;输出的信息有锁存,输入有读引脚和读锁存器之分;P1端口的一位结构见下图.由图可见,P1端口与P0端口的主要差别在于,P1端口用内部上拉电阻R代替了P0端口的场效应管T1,并且输出的信息仅来自内部总线;由内部总线输出的数据经锁存器反相和场效应管反相后,锁存在端口线上,所以,P1端口是具有输出锁存的静态口;由上图可见,要正确地从引脚上读入外部信息,必须先使场效应管关断,以便由外部输入的信息确定引脚的状态;为此,在作引脚读入前,必须先对该端口写入l;具有这种操作特点的输入/输出端口,称为准双向I/O口;8051单片机的P1、P2、P3都是准双向口;P0端口由于输出有三态功能,输入前,端口线已处于高阻态,无需先写入l后再作读操作;P1口的结构相对简单,前面我们已详细的分析了P0口,只要大家认真的分析了P0口的工作原理,P1口我想大家都有能力去分析,这里我就不多论述了; 单片机复位后,各个端口已自动地被写入了1,此时,可直接作输入操作;如果在应用端口的过程中,已向P1一P3端口线输出过0,则再要输入时,必须先写1后再读引脚,才能得到正确的信息;此外,随输入指令的不同,H端口也有读锁存器与读引脚之分;三、P2端口的结构及工作原理:P2端口的一位结构见下图：由图可见,P2端口在片内既有上拉电阻,又有切换开关MUX,所以P2端口在功能上兼有P0端口和P1端口的特点;这主要表现在输出功能上,当切换开关向下接通时,从内部总线输出的一位数据经反相器和场效应管反相后,输出在端口引脚线上；当多路开关向上时,输出的一位地址信号也经反相器和场效应管反相后,输出在端口引脚线上;对于8031单片机必须外接程序存储器才能构成应用电路或者我们的应用电路扩展了外部存储器,而P2端口就是用来周期性地输出从外存中取指令的地址高8位地址,因此,P2端口的多路开关总是在进行切换,分时地输出从内部总线来的数据和从地址信号线上来的地址;因此P2端口是动态的I/O端口;输出数据虽被锁存,但不是稳定地出现在端口线上;其实,这里输出的数据往往也是一种地址,只不过是外部RAM的高8位地址;在输入功能方面,P2端口与P0和H端口相同,有读引脚和读锁存器之分,并且P2端口也是准双向口;可见,P2端口的主要特点包括：①不能输出静态的数据；②自身输出外部程序存储器的高8位地址；②执行MOVX指令时,还输出外部RAM的高位地址,故称P2端口为动态地址端口;即然P2口可以作为I/O口使用,也可以作为地址总线使用,下面我们就不分析下它的两种工作状态;1、作为I/O端口使用时的工作过程当没有外部程序存储器或虽然有外部数据存储器,但容易不大于256B,即不需要高8位地址时在这种情况下,不能通过数据地址寄存器DPTR读写外部数据存储器,P2口可以I/O口使用;这时,“控制”信号为“0”,多路开关转向锁存器同相输出端Q,输出信号经内部总线→锁存器同相输出端Q→反相器→V2管栅极→V2管9漏极输出;由于V2漏极带有上拉电阻,可以提供一定的上拉电流,负载能力约为8个TTL 与非门；作为输出口前,同样需要向锁存器写入“1”,使反相器输出低电平,V2管截止,即引脚悬空时为高电平,防止引脚被钳位在低电平;读引脚有效后,输入信息经读引脚三态门电路到内部数据总线;2、作为地址总线使用时的工作过程P2口作为地址总线时,“控制”信号为‘1’,多路开关车向地址线即向上接通,地址信息经反相器→V2管栅极→漏极输出;由于P2口输出高8位地址,与P0口不同,无须分时使用,因此P2口上的地址信息程序存储器上的A15~A8功数据地址寄存器高8位DPH保存时间长,无须锁存;四、P3端口的结构及工作原理P3口是一个多功能口,它除了可以作为I/O口外,还具有第二功能,P3端口的一位结构见下图;由上图可见,P3端口和Pl端口的结构相似,区别仅在于P3端口的各端口线有两种功能选择;当处于第一功能时,第二输出功能线为1,此时,内部总线信号经锁存器和场效应管输入/输出,其作用与P1端口作用相同,也是静态准双向I/O端口;当处于第二功能时,锁存器输出1,通过第二输出功能线输出特定的内含信号,在输入方面,即可以通过缓冲器读入引脚信号,还可以通过替代输入功能读入片内的特定第二功能信号;由于输出信号锁存并且有双重功能,故P3端口为静态双功能端口;P3口的特殊功能即第二功能：使P3端品各线处于第二功能的条件是:1、串行I/O处于运行状态RXD,TXD;2、打开了处部中断INT0,INT1;3、定时器/计数器处于外部计数状态T0,T14、执行读写外部RAM的指令RD,WR在应用中,如不设定P3端口各位的第二功能WR,RD信叼的产生不用设置,则P3端口线自动处于第一功能状态,也就是静态I／O端口的工作状态;在更多的场合是根据应用的需要,把几条端口线设置为第二功能,而另外几条端口线处于第一功能运行状态;在这种情况下,不宜对P3端口作字节操作,需采用位操作的形式;端口的负载能力和输入／输出操作:P0端口能驱动8个LSTTL负载;如需增加负载能力,可在P0总线上增加总线驱动器;P1,P2,P3端口各能驱动4个LSTTL负载;前已述及,由于P0-P3端口已映射成特殊功能寄存器中的P0一P3端口寄存器,所以对这些端口寄存器的读／写就实现了信息从相应端口的输入／输出;例如：MOVA,P1；把Pl端口线上的信息输入到AMoVP1,A；把A的内容由P1端口输出MOVP3,0FFH；使P3端口线各位置l在这节课我们已将51单片机的4个8位的并行口跟大家一起来分析了一下,在后面的章节中我们将还会与外设一起来与大家学习;。
项目一学习单元3单片机引脚结构与功能PPT课件
INT 0
P21
89S52 P22
T1
P23
T0
P24
P25
E A/VP
P26
P27
X1
X2
VCC
GND
RESET
RXD
T XD
RD
AL E /P
WR
PSE N
3 9 P00 3 8 P01 3 7 P02 3 6 P03 3 5 P04 3 4 P05 3 3 P06 3 2 P07
2 1 P20 2 2 P21 2 3 P22 2 4 P23 2 5 P24 2 6 P25 2 7 P26 2 8 P27
第15页/共32页
引脚
80C51/89C51 89C2051
P1.0 1 P1.1 2 P1.2 3 P1.3 4 P1.4 5 P1.5 6 P1.6 7 P1.7 8 RST/VPD 9 P3.0/RXD 10 P3.1/TXD 11 P3.2/INT0 12 P3.3/INT1 13 P3.4/T0 14 P3.5/T1 15 P3.6/WR 16 P3.7/RD 17 XTAL2 18 XTAL1 19
第19页/共32页
1.时钟电路引脚：
• XTAL1：接外部晶振和微调电容的一端，在单片机内部，它是构成片内振荡器的反 向放大器的输入端。当采用外部振荡器时，该引脚接收振荡器的信号，即把此信号 直接接到内部振荡器的输入端。
• XTAL2：接外部晶振和微调电容的另一端，在单片机内部，它是构成片内振荡器的 反向放大器的输出端。当采用外部振荡器时，此引脚应悬空。
• P1口是用户专用 8 位准双向I/O口, 具有通用输 入/输出功能, 每一位都能独立地设定为输入或输出。 当由输出方式变为输入方式时, 该位的锁存器必须 写入“1”, 然后才能进入输入操作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
XTAL2 P1.0～P1.7
P3.0～P3.7
*只 在 AT89C52中 有
图2-1 AT89C51内部结构框图
主讲：吴政江
第2章 AT89C51单片机结构和原理
（4）定时器/计数器 T0（TH0、TL0）；T1 （TH1、TL1） 2个，16位。功能：实现定时或计数，并以其定时或计数 的结果对计算机进行控制。
主讲：吴政江
第2章 AT89C51单片机结构和原理
型号
表1-1 AT89系列单片机概况
AT89C51
AT89C52
AT89C
AT89S8252 高档型
Flash/KB
4
8
1
2
8
片内RAM/B
128
256
64
128
256
I/O/条
32
32
15
15
32
定时器/个
第2章 AT89C51单片机结构和原理 第四讲: AT89C51单片机的结构及引脚功能
一、 AT89C51单片机的结构 二、 AT89C51单片机的引脚功能
主讲：吴政江
第2章 AT89C51单片机结构和原理
一、 AT89C51单片机的结构
1、ATMEL89系列单片机简介 （1）特点：ATMEL89系列(以下简称AT89)单片机是美国
（5）并行I/O口 共有4个8位的并行I/O端口 ，分别命名 为P0口、P1口、P2口、P3口。功能：实现数据的并行I/O。
（6）串行口 有1个全双工的可编程串行I/O端口。功能： 实现单片机和其他设备之间的串行数据传送。
（7）中断控制系统 共有5个中断源：外中断2个，定时器 /计数器中断2个，串行口中断1个。
组成：运算器、控制器、专用寄存器（SFR）等。 功能：读取用户程序并执行。具体功能有二：①控制：产生各 种控制信号，保证各部件协调一致地工作；②运算：算术、逻辑、位操 作等运算。 （2）内部数据存储器（内部RAM） 共256个RAM单元，分为①低1238B： 内部数据存储器 ②高128B：存放21个专用寄存器（SFR） 作用：存放数据、运算的中间结果等。 特点：断电，其中的信息将丢失。 （3）内部程序存储器（内部ROM） 4 KB的闪存程序存储器(Flash ROM)， 用于存放编好的程序以及程序中到的原始数据（常数）或表格。
PSW
ALU
PCON SCONTMODTCON
T2CON TH0 TL0 TH1
TL1 TH2 TL2 RCA P2H *
RCA P2L*SBUF IE
IP
中断、串行口，定时器逻辑
P1锁 存 器 P1驱 动 器
P3锁 存 器 P3驱 动 器
程序地址 寄存器
缓冲器 PC加 1器 程序计数器
DPTR
XTAL1
主讲：吴政江
第2章 AT89C51单片机结构和原理
SUCCESS
THANK YOU
2019/8/24
主讲：吴政江
第2章 AT89C51单片机结构和原理
二、 AT89C51单片机的引脚功能
AT89C51有40条引脚，与其他51系列单片机引脚是兼容的。 这40条引脚可分为电源线、 I/O端口线、外接晶体线（或叫 时钟线） 、控制线 四部分。其封装形式有两种：双列直插 封装(DIP)形式和方形封装形式，如图2-2所示。 1、电源线（2条）
2
3
1
2
3
中断源/个
6
8
3
6
9
串行接口/个
1
1
1
1
1
M加密/级
3
3
2
2
3
片内振荡器
有
有
有
有
有
EEPROM/KB
无
无
无
无
2
主讲：吴政江
第2章 AT89C51单片机结构和原理 2、 AT89C51单片机的结构（见14页图2-1） 单片机的定义→内部有哪些部件→AT89C51单片机的内部结构框图 （1）8位中央处理器（CPU） 核心部件，被喻为单片机的大脑和心脏。
主讲：吴政江
第2章 AT89C51单片机结构和原理
（8）时钟电路（OSC） 由反向放大器反馈连接组成。外 接稳频元件石英晶体和微调电容。为单片机产生时钟脉 冲序列，系统允许的最高晶振频率为12MHz，一般选 6MHz。
（9）内部总线（三总线） 系统总线：将中央处理器、存储器和输入/输出接口
等相对独立的功能部件连接起来进行信息交换的公共通 道。 ①数据总线(DB)：用于传递数据信号。共8条：D0~D7 ②地址总线(AB)：用于传递地址信号。共16条：A0~A15 ③控制总线(CB)：用于传递控制信号。因机型而异。
ATMEL公司生产的8位高性能单片机，其主要技术优势 是内部含有可编程Flash存储器，用户可以很方便地进 行程序的擦写操作，在嵌入式控制领域中被广泛的应 用。AT89系列单片机与工业标准MCS-51系列单片机的 指令组和引脚是兼容的，因而可替代MCS-51系列单片 机使用。 （2）分类：AT89系列单片机可分为标准型、低档型和高 档型三种类型。表1-1列举出AT89系列单片机的概况。
Vcc（40）：主电源+5V GND（20）：电源接地端 2、外接晶体引脚（2条，也叫时钟线） XTAL1（19）、XTAL2（18）：外接晶振引线端。当使用内部 时钟时，这两个引脚外接石英晶振和微调电容。当使用外部 信号源时，XTAL2接信号源，XTAL1接地。
主讲：吴政江
第2章 AT89C51单片机结构和原理
40 P0.3(AD3)
41 P0.2(AD2)
42 P0.1(AD1)
43 P0.0(AD0)
VCC
1 NC
2 P1.0( 2 T)
3 P1.1( 2 TEX)
4 P1.2
5 P1.3
6 P1.4
(T2)P1.0 1 (T2EX)P1.1 2
P1.2 3 P1.3 4 P1.4 5 P1.5 6 P1.6 7 P1.7 8 RST 9 (RXD)P3.0 10 (TXD)P3.1 11 (TNT0)P3.2 12 (TNT1)P3.3 13 (T0)P3.4 14 (T1)P3.5 15 (WR)P3.6 16 (RD)P3.7 17 XTAL2 18 XTAL1 19 GND 20
主讲：吴政江
第2章 AT89C51单片机结构和原理
P0.0～P0.7
P2.0～P2.7
P0驱 动 器
P2驱 动 器
VCC GND
PSEN ALE EA RST
RAM地 址 RAM 寄存器
P0锁 存 器
P2锁 存 器
Flash
B
定时 控制 逻辑 电路
指 令 寄 存 器
OSC
ACC
TMP1
SP
TMP2