verilog数字系统设计教程_夏宇闻编著_课后习题答案_考试重点
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
练习2 1/2分频，相位相反
练习3
利用10MB的时钟 设计一个单周期形状的周期波形。设计框图 要求使用Visio画图 设计代码
module zhouqiwave(reset,F10M,a);
input reset,F10M;
output a;
reg a;
reg [15:0]b;
always@(reset or posedge F10M)
if(!reset)
begin
a<=0;
b<=0;
end
else begin
if(b==199)
begin
a<=~a;
b<=b+1;
end
else begin
if(b==299)
begin
a<=~a;
b<=b+1;
end
if(b==499)
begin
a<=0;
b<=b+1;
end
else b<=b+1;
end
end endmodule
仿真代码 `
timescale 10ns/10ns
module zhouqiwave_tb;
reg F10M,reset;
wire a;
always #5 F10M=~F10M;
initial
begin
reset=0;
F10M=0;
#5 reset=1;
#6000 $stop;
end
zhouqiwave m(.reset(reset), .F10M(F10M),.a(a) ); endmodule