数电各章重点复习-1

数电课程各章重点项目一：1、什么是数字信号2、数制、BCD码的转换3、与门、或门、非门及各种复合门逻辑功能和符号4、OC门和三态门的符号、特点及应用5、卡诺图、代数法的化简6、组合逻辑电路的定义7、逻辑函数的一般表示形式8、组合逻辑电路的分析9、组合逻辑电路的设计（例如：全加器、三人表决器）项目二:1、译码器74LS138的功能和应用（尤其是构成函数发生器）2、数据选择器74LS151的功能和应用（尤其是构成函数发生器）3、编码器、全加器、数值比较器的功能；4、抢答器电路的理解；项目三项目五：1、触发器的特性和分类2、掌握RS、JK、D、T触发器的逻辑功能和特性方程3、掌握同步式、维持阻塞式、边沿式触发器的触发方式4、会根据给定触发器类型，分析画出触发器输出波形5、时序逻辑电路的定义和分类6、时序逻辑电路的分析7、计数器74LS161的功能和应用（反馈复位法CR和反馈预置法LD构成任意进制计数器）8、CD4520的功能和应用（构成任意进制计数器）9、CD4518的功能和应用（构成任意进制计数器）第一章逻辑代数基础知识要点一、在时间和数值上均做断续变化的信号，称为数字信号二、二进制、十进制、十六进制数之间的转换；A、R进制转换成十进制：按权展开，求和。

（1101.101）2=1×23+1×22＋0×21＋1×2＋1×2-1＋0×2-2＋1×2-3(4E6)H= 4⨯162+14 ⨯161+6 ⨯160=(1254)DB、十进制转换成R进制：整数部分除R取余法，小数部分乘R取整法。

C、二进制转换八进制：三位并一位，八进制转换二进制：一位拆三位D、二进制转换十六进制：四位并一位，十六进制转换二进制：一位拆四位( 38)10=（10 0110 ）2=( 26 )16=( 46 )8=( 0011 1000 ) 8421BCD =( 0110 1011) 余3BCD 三、8421BCD、5421BCD、余3BCD码、格雷码8421BCD码①特点：每位十进制用四位二进制表示,并从高位到低位8 4 2 1即23、 22、 21、2属于有权码。

②注意：不允许出现1010～1111这六个代码，十进制没有相应数码，称作伪码。

5421BCD码①特点：每位十进制用四位二进制表示,并从高位到低位5 4 2 1,属于有权码。

②注意：不允许出现0101、0110、0111、1101、1110、1111，十进制没有相应数码，称作伪码。

余3 BCD 码①特点：它与8421BCD码多出（0011）=3，因此称余3 BCD 码，属于无权码。

②注意：不允许出现0000、0001、0010、1101、1110、1111，十进制没有相应数码，称作伪码。

BCD码间转换（1001 0011 0101) 8421BCD= (936) 10(936) 10= (1100 0011 1001) 5421BCD= (1100 0110 1000) 余3BCD（先转换成十进制数，再转换成对应的码制）可靠性编码1.格雷码①特点:任意两个相邻二进制代码仅有一位不同,它是无权码2.奇偶校验码①特点:一个代码由两部分组成:信息位（需要传送的信息本身）和奇偶校验位。

②整个代码中1的总个数为奇数,称为奇校验， 1的总个数为偶数,称为偶校验。

用于检错。

四、逻辑代数的基本公式和常用公式、基本规则逻辑代数的基本公式 逻辑代数常用公式：吸收律：A AB A =+消去律：B A B A A +=+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ∙=+ B A AB B A B A +=+ 基本规则：反演规则和对偶规则，例1-5五、逻辑函数的三种表示方法及其互相转换：真值表、逻辑表达式、卡诺图、波形图、逻辑电路图 六、逻辑函数的最小项表示法：最小项的性质； 七、逻辑函数的化简：要求按步骤解答1、 利用公式法对逻辑函数进行化简2、 利用卡诺图对逻辑函数化简3、 具有约束条件的逻辑函数化简第二章 门电路知识要点一、基本门电路及其逻辑符号逻辑代数的三种基本运算关系：与、或、非与非门、或非门、异或门、同或门、与或非门；OC 门、三态门；（与非门：Y A B =∙）（或非门：Y A B =+）（异或门：Y A B AB AB =⊕=+）（同或门：Y=AB AB AB =+）（与或非门： Y AB CD =+）OC 门（集电极开路的与非门）OC 门电路在工作时需外接上拉电阻RL 和电源。

多个OC 门串联可以实“现线”与功能。

12F F F AB CD AB CD =⋅=⋅=+三态门（TS门）三态门有三种状态：高电平、低电平；高阻抗5±V。

悬空的管脚，相当于接高电平。

TTL门电路，在使用时，一般的电源电压5.0+-+V。

闲置输入端不能悬空，对于与门应当接到高CMOS门电路在使用时，一般的电源电压315电平，对于或门应当接到低电平。

第三章 组合逻辑电路知识要点一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。

二、 逻辑函数表示方法：真值表、卡诺图、状态图、波形图、逻辑表达式 三、组合逻辑电路的分析方法（按步骤解题）逻辑功能真值表化简写出逻辑函数式逻辑图→→→→四、组合逻辑电路的设计例：某培训班进行结业考试。

有三名评判员，两名为副评判员。

在评判时，按照少数服从多数原则，有两个货两个以上评判员同意，即通过。

试用与非门构成逻辑电路实现此评判规定。

五、 常用组合逻辑电路全加器（74LS283） 比较器（74LS85）译码器（74LS138）（真值表分析）（74LS138在使用过程中，1231,0,0S S S ===） 数据选择器（74151）优先编码器（74LS147）显示译码器（CD4511） 8段数码管共有两类，共阴极和共阳极。

共阴极：提供高电平，驱动数码管显示；共阳极：提供低电平，驱动数码管显示。

触发器知识要点一、触发器：能储存一位二进制信号的单元二、触发器分类：功能分：RS 触发器、JK 触发器、D 触发器、T 触发器、T'触发器 触发方式分：基本RS 触发器、电平触发器、边沿触发器、主从触发器 三、各类触发器框图、功能表和特性方程RS 触发器：n n Q R S Q +=+1（SR=0） （R=S=0 1n n Q Q +=“保持”；R=0,S=1 10n Q +=“置0”R=1,S=0 11n Q += “置1”； R=S=1 状态不定）JK 触发器： n n n Q K Q J Q +=+1 （J=K=0 1n n Q Q +=“保持”；J=0,K=1 10n Q +=“置0”J=1,K=0 11n Q += “置1”； J=K=1 1n n Q Q +=“翻转”）D 触发器： D Q n =+1T 触发器： n n n Q T Q T Q +=+1 T'触发器： n n Q Q =+1(教材P151)四、各类触发器动作特点及波形图画法基本RS 触发器：S D 、R D 每一变化对输出均产生影响时钟控制RS 触发器：在CP 高电平期间R 、S 变化对输出有影响T'触发器：Q是CP的二分频边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。

无圈，上升沿触发有圈下降沿触发时序逻辑电路知识要点一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。

时序逻辑电路由组合逻辑电路和存储电路组成。

按是否有记忆功能，可以将数字电路分为“组合逻辑电路”、“时序逻辑电路”。

二、同步时序逻辑电路的分析方法（按步骤解题）逻辑图→判断电路类型→写出驱动方程→写出状态方程→写出输出方程→画出状态转换图试分析如图P4.15同步时序逻辑电路，并写出分析过程。

集成计数器框图及功能表的理解4位二进制同步加计数器CD4520；掌握利用CD4520构成6进制、8进制、10进制、12进制、24进制、60进制。

4位同步二进制计数器74LS161：异步清0（低电平），同步置数，CP上升沿计数，功能表4位同步十进制计数器74LS160：同74LS161同步十六进制加/减计数器74LS191：无清0端，只有异步预置端，功能表双时钟同步十六进制加减计数器74LS193：有二个时钟CP ，CPD ，异步置0（H ），异步预置（L ） 2． 用集成计数器组成任意进制计数器的方法复位法：集成计数器有清零端，则可控制清零端来改变计数长度。

如果是异步清零端，则N 进制计数器可用第N 个状态译码产生控制信号控制清零端， 如果是同步清零，则用第N-1个状态译码产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。

置位法：控制预置端来改变计数长度。

如果异步预置，则用第N 个状态译码产生控制信号如果同步预置，则用第N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。

ETEP Q 0 Q 1 Q 2 Q 3(b) 逻辑功能示意图(a) 引脚排列图V CC C Q 0 Q 1 Q 2 Q 3 ETD 0 1 2 3R D D 0 D 1 D 2 D 3 CLD。