北京科技大学计算机组成原理本科生期末试卷及参考答案十五
《计算机组成原理》期末复习试题及答案.docx
《计算机组成原理》作业一、填空1.电子数字计算机从1946年诞生至今，按其工艺和器件特点，大致经历了四代变化。
第一代从—年开始；第二代从—年开始；第三代从年开始，采用—；第四代从年开始，采用—«2.移码常用来表示浮点数—部分，移码和补码除符号位—外，其他各位—。
3.三态逻辑电路其输出信号的三个状态是：、、o4.动态半导体存储器的刷新有—、—和—三种方式，之所以刷新是因为—。
5.I/O设备的编址方式通常有和两种。
在没有设置专门I/O指令的系统中，主机启动外围设备的方法可以是—o6.D/A转换是将信号转换为信号。
7.8086CPU芯片的结构特点是将部件与部件分开，目的是减少总线的空闲时间，提高指令执行速度。
8.中断屏敝技术的作用可概括为两点：、o9.为了减轻总线负载，总线上的部件大都应具有—。
10.主机与外围设备之间数据交换的方式有：—、—、—、—o11 .指令通常由和—两部分组成。
12.显示器的刷新存储器（或称显示缓冲器）的容量是由—和—决定的。
13.波特率表示, 1波特等于—。
14.设备控制器的主要职能是：—、—、—、—-15.软件通常分为—和—两大类。
16.八进制数37. 40转换成二进制数为 o17.集中式总线控制部件分为如下三种方式：—、—、—。
18.一般来说，外围设备由那三个基本部分组成：—、—、—o19.计算机硬件由—、—、存储器、输入设备和输出设备五大部件组成。
20.DMA数据传送过程可以分为—、数据块传送和—三个阶段。
21.1986年世界十大科技成果中，其中一项是美国制成了由—多台处理器组成的大型计算机，其最高速度每秒可执行。
22.定点字长16位补码运算的计算机，用8进制写出最大正数的补码是—，最小负数补码是—o23.与存储有关的物理过程本身有时是不稳定的，因此所存放的信息在一段时间之后可能丢失，有三种破坏信息的重要存储特性，他们是—、—和—。
24.半导体静态RAM靠—存储信息，半导体动态RAM则是靠存储信息。
北京科技大学计算机组成原理本科生期末试卷及参考答案十七
B、C 的服务程序所需的执行时间，TS、TR 为保存现场和恢复现场所需时间。 试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设 备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许” 机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。
为 48 的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。
如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该
页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主
存中的起始地址写入快表。
4. 解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在
A. 提高主存贮器的存取速度
B. 扩大主存贮器的存贮空间，并能进行自动管理和调度
C. 提高外存贮器的存取速度
D. 扩大外存贮器的存贮空间
6． 程序控制类指令的功能是______。
A.进行算术运算和逻辑运算
B.进行主存与 CPU 之间的数据传送
C.进行 CPU 和 I/O 设备之间的数据传送 D.改变程序执行的顺序
8．早期的计算机基于冯·诺依曼体系结构，采用 A______处理，现代的计算机系统广
泛采用 B______处理。这种技术主要有三种形式：时间并行、空间并行和 C______。
三．应用题
1．（11 分）设[x]补=x0.x 1x2…xn 。求证：[x]补=2 x 0+ x，其中
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案一、选择题（每题2分，共20分）1. 计算机系统由哪两大部分组成？A. 硬件和软件B. CPU和内存C. 输入设备和输出设备D. 运算器和控制器答案：A2. 以下哪个部件不属于计算机五大硬件之一？A. 控制器B. 运算器C. 输入设备D. 显示器答案：D3. 在计算机中，下列哪种寄存器的位数与机器字长相同？A. 程序计数器B. 指令寄存器C. 状态寄存器D. 数据寄存器答案：B4. 下列哪种寻址方式中，操作数地址由形式地址和偏移量相加得到？A. 直接寻址B. 间接寻址C. 基址寻址D. 变址寻址答案：D5. 计算机指令的执行过程分为以下哪几个阶段？A. 取指令、分析指令、执行指令、写回结果B. 取指令、分析指令、执行指令、中断处理C. 取指令、分析指令、执行指令、存储结果D. 取指令、分析指令、执行指令、传输结果答案：A6. 下列哪种总线用于连接CPU和内存？A. 数据总线B. 地址总线C. 控制总线D. 外部总线答案：B7. Cache存储器的作用是？A. 提高内存的读写速度B. 减少CPU访问内存的次数C. 提高程序的运行效率D. 减少CPU与内存之间的数据传输量答案：B8. 下列哪种中断属于可屏蔽中断？A. 外部中断B. 内部中断C. 软件中断D. 硬件故障中断答案：A9. 在计算机系统中，下列哪个设备用于实现数据的输入和输出？A. CPUB. 内存C. 硬盘D. 显示器答案：D10. 下列哪种传输方式不属于并行传输？A. 同步传输B. 异步传输C. 单工传输D. 双工传输答案：C二、填空题（每题2分，共20分）1. 计算机硬件系统包括______、______、______、______和______五大部件。
答案：控制器、运算器、存储器、输入设备、输出设备2. 计算机指令由______和______两部分组成。
答案：操作码、操作数3. 在计算机中，地址总线的作用是______。
计算机组成原理 本科生期末试卷1~5选择填空答案
本科生期末试卷（一）一、选择题（每小题1分，共15分）1 从器件角度看，计算机经历了五代变化。
但从系统结构看，至今绝大多数计算机仍属于（冯.诺依曼）计算机。
2 某机字长32位，其中1位表示符号位。
若用定点整数表示，则最小负整数为（-(231-1) ）。
3 以下有关运算器的描述，（算术运算与逻辑运算）是正确的。
4 EEPROM是指（电擦除可编程只读存储器）。
5 常用的虚拟存储系统由（主存-辅存）两级存储器组成，其中辅存是大容量的磁表面存储器。
6 RISC访内指令中，操作数的物理位置一般安排在（两个通用寄存器）。
7 当前的CPU由（控制器、运算器、cache）组成。
8 流水CPU是由一系列叫做“段”的处理部件组成。
和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（具备同等水平）。
9 在集中式总线仲裁中，（独立请求）方式响应时间最快。
10 CPU中跟踪指令后继地址的寄存器是（程序计数器）。
11 从信息流的传输速度来看，（单总线）系统工作效率最低。
12 单级中断系统中，CPU一旦响应中断，立即关闭（中断屏蔽）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
13 安腾处理机的典型指令格式为（41位）位。
14 下面操作中应该由特权指令完成的是（从用户模式切换到管理员模式）。
15 下列各项中，不属于安腾体系结构基本特征的是（超线程）。
二、填空题（每小题2分，共20分）1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（IRA ）码。
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。
其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（127 ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。
4 虚拟存储器分为页式、（段）式、（段页）式三种。
2022年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、根据存储内容来进行存取的存储器称为（）。
A.双端口存储器B.相联存储器C.交叉存储器D.串行存储器2、有效容量为128KB的Cache，每块16B，8路组相联。
字节地址为1234567H的单元调入该Cache，其tag应为（）。
A.1234HB.2468HC.048DHD.12345H3、假设寄存器的内容为00000000，若它等于-128，则该机器采用了（）。
A.原码B.补码C.反码D.移码4、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（）。
A.循环冗余校验码B.海明码C.奇校验码D.偶校验码5、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。
A.rlxr4B.r2xr3C.rlxr4D.r2xr46、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。
A.20nsB.40nsC.50nsD.80ns7、下列关于总线设计的叙述中，错误的是（）。
A.并行总线传输比串行总线传输速度快B.采用信号线复用技术可减少信号线数量C.采用突发传输方式可提高总线数据传输率D.采用分离事务通信方式可提高总线利用率8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
A.操作系统B.编译程序C.指令系统D.以上都不是9、计算机（）负责指令译码。
A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路10、隐指令指（）。
A.操作数隐含在操作码中的指令B.在一个机器周期里完成全部操作的指令C.隐含地址码的指令D.指令系统中没有的指令11、DMA方式的接口电路中有程序中断部件，其作用是（）。
2021年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。
若当前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）；若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。
A.05H，F2HB.07H，F3 HC.05H，F3HD.07H，F2H2、用二地址指令来完成算术运算时，其结果一般存放在（）。
A.其中一个地址码提供的地址中B.栈顶C.累加器（ACC）中D.以上都不对3、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H4、在C语言程序中，以下程序段最终的f值为（）。
Float f=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.55、下列说法正确的是（）。
A.当机器采用补码表示时，0有两种编码方式B.当机器采用原码表示时，0有两种编码方式C.当机器采用反码表示时，0有一种编码方式D.无论机器数采用何种码表示，0都有两种编码方式6、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。
在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（）。
【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】A.0.833B.0.856C.0.95 8D.0.8627、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。
计算机组成原理期末考试试卷及答案
计算机组成原理期末考试试卷及答案一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____.A. 11001011B. 11010110C. 11000001D.110010012．在定点二进制运算器中，减法运算一般通过______ 来实现.A.补码运算的二进制加法器B. 补码运算的二进制减法器C. 补码运算的十进制加法器D. 原码运算的二进制减法器3．下列关于虚拟存储器的说法，正确的是_B___.A.提高了主存储器的存取速度B.扩大了主存储器的存储空间，并能进行自动管理和调度C. 提高了外存储器的存取速度D. 程序执行时，利用硬件完成地址映射4．下列说法正确的是__B__.A. 存储周期就是存储器读出或写入的时间B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取C. 双端口存储器在左右端口地址码不同时会发生读/写冲突D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用__C__寻址方式.A. 堆栈B. 立即C.隐含D. 间接6．指令系统中采用不同寻址方式的目的主要是___D___ .A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度C．可以直接访问外存 D.缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是__B__.A.指令长度固定，指令种类少B.寻址方式种类尽量少，指令功能尽可能强C. 增加寄存器的数目，以尽量减少访存的次数D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令8． 指令周期是指___C___.A ．CPU 从主存取出一条指令的时间B ．CPU 执行一条指令的时间C ．CPU 从主存取出一条指令加上执行这条指令的时间D ．时钟周期时间 9． 假设微操作控制信号用n C 表示，指令操作码译码输出用m I 表示，节拍电位信号用k M 表示，节拍脉冲信号用i T 表示，状态反馈信息用i B 表示，则硬布线控制器的控制信号n C 可描述为__D__.A. ()i m n T I f C ,=B. ()i m n B I f C ,=C. ()i i k n B T M f C ,,=D.()i i k m n B T M I f C ,,,=10．下列关于PCI 总线的描述中，正确的是__A__. A.PCI 总线的基本传输机制是猝发式传送B. 以桥连接实现的PCI 总线结构不允许多条总线并行工作C. PCI 设备一定是主设备D. 系统中允许只有一条PCI 总线二．填空题（下列每空2分，共32分）1． IEEE754标准的32位规格化浮点数，所能表达的最大正数为____128232)]21(1[⨯-+-_______.2． 对存储器的要求是容量大，___速度快___，成本低.为了解决这方面的矛盾，计算机采用多级存储体系结构.3． DRAM 存储器之所以需要刷新是因为_____有信息电荷泄漏，需定期补充.4． 有静态RAM 与动态RAM 可供选择，在构成大容量主存时，一般就选择_动态RAM_. 5． 在集中式总线仲裁中，___独立请求方式______方式响应最快，___菊花链查询______方式对电路故障最敏感.6． 某CRT 的分辨率为10241024⨯，灰度级为256，帧频为75Hz ，则刷存总带宽应为___________MB/s.7． Pentium 系统有两类中断源：由CPU 外部的硬件信号引发的称为中断，它又可分为___可屏蔽中断________和____非屏蔽中断_______；由指令执行引发的称为___异常____，其中一种是执行异常，另一种是_____执行软件中断指令_________.8． 中断接口电路中的EI 触发器的作用是_____是否允许中断源的中断请求被发出____，RD 触发器的作用是____外设准备好时发出就绪信号_______，DMA 控制器中的内存地址计数器的作用是_存放内存中要交换的数据块的首地址.9． 字节多路通道可允许每个设备进行__传输__型操作，数据传送单位是___字节.三．简答题（共24分）1． （8分）设浮点数的阶码为4位（补码表示，含阶符），尾数为6位（补码表示，含尾符），x ，y 中的指数、小数项均为二进制真值.1101.0201⨯=x ，)1010.0(211-⨯=y ，求y x +.解：)11010.0(2010-⨯=+y x11010.0,0001=x 01100.1,0011=y1） 求阶差对阶02111011010001][][10<-==+=-+=∆）（补补y x E E E故x M 需右移2位变为：)10(00110.0 2） 尾数用双符号位求和)10(10010.1101100.11)10(00110.00+3） 规格化左规为：)0(00101.11，指数为0010 4） 所以有：)11010.0(2010-⨯=+y x2． （8分）某机器字长16位，主存容量为64K 字，共64条指令，试设计单地址单字长指令格式，要求操作数有立即数、直接、变址和相对寻址4种方式，并写出寻址模式定义和在每种寻址方式下的有效地址计算公式.答：由于有64条指令故操作码OP 字段占6位；寻址模式字段X 占2位；剩余8位留给D 字段，故指令格式为：15～10 9～8 7～0X=00X=01，直接寻址 EA=DX=10，变址寻址 EA=（R ）+D ，R 为16位变址寄存器 X=11，相对寻址 EA=（PC ）+D ，PC 为16位程序计数器3． （8分）一盘组共11片，每片双面记录，最上最下两个面不用.内外磁道直径分别为10、14英寸，道密度为100道/英寸，数据传输率为983040字节/秒，磁盘组的转速为3600转/分.设每个记录块记录1024字节，现某计算机系统挂接16台这样的磁盘，试设计适当的磁盘寻址格式，并计算该系统总存储容量.四．分析与设计题（从下列3题中选做2题，共24分）1． （12分）假设存储器的容量为32字，字长64位，现已用若干存储芯片构成4个模块30M M -，每个模块8个字.1） 试分别用顺序方式和交叉方式构造存储器，要求画图并说明.2） 设起始地址为00000，那么在交叉方式中，第26号字存储单元的地址是多少？ 3） 若存储周期为200ns ，数据总线宽度为64位，总线传送周期为50ns ，求交叉存储器方式中，存储器的带宽是多少？2． （12分）流水线中有三类数据相关冲突：写后读（RAW ）、读后写（WAR ）和写后写（WAW ）相关，某CPU 具有五段流水线IF （取指令）、ID （指令译码和取寄存器操作数）、EXE （ALU 执行）、MEM （访存）和WB （结果写回寄存器），现有按以下次序流入流水线的指令组： 3121,,R R R SUBI ；312R R R -←4252,,R R R AND I ；425R and R R ← 2673,,R R R OR I ；267R or R R ← 2274,,R R R ADDI ；227R R R +←1） 判断存在哪种类型的数据相关.2） 假定采用将相关指令延迟到所需操作数被写回寄存器堆后再进行ID 的方式来解决上述冲突，那么处理器执行这4条指令共需要多少个时钟周期？要求用表格方式分析.3． （12分）某计算机微程序控制器控制存储容量为256⨯32位，共71个微操作控制信号，构成了5个相斥的微命令组，各组分别含有4、8、17、20和22个微命令.下图给出了其部分微指令序列的转移情况，方框内的字母表示一条微指令，分支点a 由指令寄存器的5IR ，6IR 两位决定，修改5A μ6A μ，分支点b 由条件码标志0C 决定，修改4A μ.现采用断定方式实现微程序的顺序控制. 1） 给出采用断定方式的水平型微指令格式.2） 假设微指令A 和F 的后继地址分别为10000000和11000000，试给出微指令C 、E和G 的二进制编码地址.3） 画出微地址转移逻辑表达式和电路图.0065=IR IR65IR IR 106=IR 1165=IR IR五．选择题（下列每题有且仅有一个正确答案，每题2分，共20分）六． 填空题（每空2分，共20分）1． 128232)]21(1[⨯-+-2． 速度快3． 有信息电荷泄漏，需定期补充 4． 动态RAM5． 独立请求方式，菊花链查询方式 6． 757． 可屏蔽中断，非屏蔽中断，异常，执行软件中断指令8． 是否允许中断源的中断请求被发出，外设准备好时发出就绪信号，存放内存中要交换的数据块的首地址 9． 传输，字节七．简答题（每小题5分，共10分）1．解：)11010.0(2010-⨯=+y x11010.0,0001=x 01100.1,0011=y5） 求阶差对阶02111011010001][][10<-==+=-+=∆）（补补y x E E E故x M 需右移2位变为：)10(00110.0 6） 尾数用双符号位求和)10(10010.1101100.11)10(00110.00+7） 规格化左规为：)0(00101.11，指数为0010 8） 所以有：)11010.0(2010-⨯=+y x2． 由于有64条指令故操作码OP 字段占6位；寻址模式字段X 占2位；剩余8位留给D字段，故指令格式为：15～10 9～8 7～0X=00X=01，直接寻址 EA=DX=10，变址寻址 EA=（R ）+D ，R 为16位变址寄存器 X=11，相对寻址 EA=（PC ）+D ，PC 为16位程序计数器3． 解：B r C N 16384603600983040/=÷== 所以，扇区数16102416384=÷=故，表示磁盘地址格式的所有参数为：台数16，记录面20，磁道200，扇区数16，由此可得磁盘的地址格式为：20～17 16～9 8～4 3～0磁盘的总存储容量为：B B 1048576000163842002016=⨯⨯⨯八．分析与设计题（共35分）1．解：1）图略2）第26号存储单元的地址为：交叉方式：11010 3）bit bit q 256464=⨯=s ns m T t 7105.3350503200)1(-⨯==⨯+=-+=τs bit t q W /103.7)105.3/(256/87⨯=⨯==-2.解：1）1I 和2I 3I 之间存在RAW 数据相关 3I 和4I 之间存在WAW 数据相关2）如下表所示：3．解：1）71个微命令不可能采用直接表示法，故采用字段译码法，控存容量为256，故后继地址为8位，微指令格式为：31～29 28～25 24～20 19～15 14～10 9～8 7～02）C ：10000010 E ：10000110 G ：110010003）4616T IR P A ⋅⋅=μ4515T IR P A ⋅⋅=μ 4024T C P A ⋅⋅=μ。
(完整word版)计算机组成原理期末考试习题及答案
《计算机组成原理》练习题一、单项选择题1．CPU响应中断的时间是__C____。
A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。
2．下列说法中___C___是正确的。
A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存；C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3．垂直型微指令的特点是__C____。
A．微指令格式垂直表示；B．控制信号经过编码产生；C．采用微操作码；D．采用微指令码。
4．基址寻址方式中，操作数的有效地址是___A___。
A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。
5．常用的虚拟存储器寻址系统由___A___两级存储器组成。
A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。
6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作___A___。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
7．在运算器中不包含____D__。
A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。
8．计算机操作的最小单位时间是__A____。
A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。
9．用以指定待执行指令所在地址的是__C____。
A．指令寄存器；B．数据计数器；C．程序计数器；D．累加器。
10．下列描述中___B___是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C．所有的数据运算都在CPU的控制器中完成；D．以上答案都正确。
11．总线通信中的同步控制是___B___。
A．只适合于CPU控制的方式；B．由统一时序控制的方式；C．只适合于外围设备控制的方式；D．只适合于主存。
计算机组成原理期末试卷及答案16套
本科生期末试卷一一．选择题(每小题1分，共10分)1．计算机系统中的存贮器系统是指______。
A RAM存贮器B ROM存贮器C 主存贮器D cache、主存贮器和外存贮器2．某机字长32位，其中1位符号位，31位表示尾数。
若用定点小数表示，则最大正小数为______。
A +（1 – 2-32）B +（1 – 2-31）C 2-32D 2-313．算术/ 逻辑运算单元74181ALU可完成______。
A 16种算术运算功能B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算和除法运算功能4．存储单元是指______。
A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5．相联存贮器是按______进行寻址的存贮器。
A 地址方式B 堆栈方式C 内容指定方式D 地址方式与堆栈方式6．变址寻址方式中，操作数的有效地址等于______。
A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）7．以下叙述中正确描述的句子是：______。
A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量9．带有处理器的设备一般称为______设备。
A 智能化B 交互式C 远程通信D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。
2022年北京科技大学天津学院计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年北京科技大学天津学院计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某机器的主存储器共32KB，由16片16K×l位（内部采用128×128存储阵列）的DRAM芯片字和位同时扩展构成。
若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（）个存储周期。
A.128B.256C.1024D.163842、下列关于ROM和RAM的说法中，错误的是（）。
I.CD-ROM是ROM的一种，因此只能写入一次ⅡFlash快闪存储器属于随机存取存储器，具有随机存取的功能Ⅲ.RAM的读出方式是破坏性读出，因此读后需要再生IV.SRAM读后不需要刷新，而DRAM读后需要刷新A.I、ⅡB.I、Ⅲ、ⅣC.Ⅱ、ⅢD.I、Ⅱ、lⅢ3、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有A.低位数值大小B.低位数的全和C.高位数值大小D.低位数送来的进位4、假设机器字长为8位（含两位符号位），若机器数DA日为补码，则算术左移一位和算术右移一位分别得（）。
A.B4H EDHB.F4H 6DHC.B5H EDHD.B4H 6DH5、float型数据通常用IEEE754标准中的单精度浮点数格式表示。
如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。
A.C1040000HB.C2420000HC. C1840000HD.CIC20000H6、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备7、下列关于总线说法中，正确的是（）I.使用总线结构减少了信息传输量II.使用总线的优点是数据信息和地址信息可以同时传送III.使用总结结构可以提高信息的传输速度IV.使用总线结构可以减少信息传输线的条数A.I，II，IIIB.II，III，IVC.III，IVD.只有I8、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。
2022年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。
A.64，16B.64，32C.32，16D.16，642、对36位虚拟地址的页式虚拟存储系统，每页8KB，每个页表项为32位，页表的总容量为（）。
A.1MBB.4MBC.8MBD.32MB3、加法器采用先行进位的根本目的是（）。
A.优化加法器的结构B.快速传递进位信号C.增强加法器的功能D.以上都不是4、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（）。
A.循环冗余校验码B.海明码C.奇校验码D.偶校验码5、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H，则该数的值是（）。
A.-1.5×213B.-1.5×212C.-0.5×213D.-0.5×2126、下列关于总线仲裁方式的说法中，正确的有（）。
I.独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高III.链式查询方式对电路故障最敏感IV.分布式仲裁控制逻辑分散在总线各部件中，不需要中央仲裁器A.III，IVB. I，III，IVC. I，II，IVD.II，III，IV7、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（）。
A.132MB/sB.264MB/sC.528MB/sD.1056MB/s8、计算机（）负责指令译码。
A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路9、冯·诺依曼型计算机的设计思想主要有（）。
大学计算机组成原理期末考试试卷-附答案!（最新）..
大学计算机组成原理期末考试试卷-附答案!（最新）..一、单项选择题1.运算器和控制器合称为( )A.主机B.外设C.ALUD.CPU4.补码加法运算是指( )A.操作数用补码表示，符号位单独处理B.操作数用补码表示，连同符号位一起相加C.操作数用补码表示，将加数变补，然后相加D.操作数用补码表示，将被加数变补，然后相加5.动态RAM存储信息依靠的是( )A.电容B.双稳态触发器C.晶体管D.磁场6.下列存储器中，属于半导体存储器的是( )A.硬盘B.动态存储器C.软盘D.光盘7.对于容量为8KB的存储器，寻址所需最小地址位数为( )A.2B.3C.12D.138.一条机器指令中通常包含的信息有( )A.操作码、控制码B.操作码、立即数C.地址码、寄存器号D.操作码、地址码9.下列指令助记符中表示减法操作的是( )A.ADDB.SUBC.ANDD.NEG10.从主存中取回到CPU中的指令存放位置是( )A.指令寄存器B.状态寄存器C.程序计数器D.数据寄存器11.指令执行所需的操作数不会．．来自( )A.指令本身B.主存C.寄存器D.控制器12.微程序控制器将微程序存放在( )A.主存中B.寄存器中C.ROM中D.RAM中13.在一个串行传输系统中，每秒可传输12个字节的数据，其比特率是( )A.8bpsB.12bpsC.96bpsD.任意14.并行接口是指( )A.仅接口与外围设备之间采取并行传送B.仅接口与系统总线之间采取并行传送C.接口的两侧均采取并行传送D.接口内部只能并行传送15.在磁盘中实现输入输出的数据传送方式()A.只采取程序查询等待方式B.只采取程序中断方式C.只采取DMA方式D.既有DMA方式，也有中断方式1.定点小数的补码表示范围是( )A.-1+2-n≤X≤1-2-nB.-1+2-n≤X≤1+2-nC.-1≤X≤1-2-nD.-1≤X≤1+2-n3.在计算机中磁盘存储器一般用作( C )A.主存B.高速缓存C.辅存D.只读存储器4.为了减少指令中的地址个数，采用的有效办法是( D )A.寄存器寻址B.立即寻址C.变址寻址D.隐地址5.组合逻辑控制器与微程序控制器相比( B )A.组合逻辑控制器的时序系统比较简单B.微程序控制器的时序系统比较简单C.两者的时序系统复杂程度相同D.微程序控制器的硬件设计比较复杂8.二进制补码定点小数1.101表示的十进制数是( C )A.+1.625B.-0.101C.-0.375D.-0.6259.用1K×4的存储芯片组成4KB存储器，需要几片这样的芯片?( A )A.8片B.4片C.2片D.1片10.一地址指令是指( C )A.只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能处理单操作数也能处理双操作数D.必须隐含提供另一个操作数11.微程序存放在( C )A.堆栈存储器中B.主存储器中C.控制存储器中D.辅助存储器中12.CPU响应DMA请求的时间是( B )A.必须在一条指令执行完毕时B.必须在一个总线周期结束时C.可在任一时钟周期结束时D.在判明没有中断请求之后13.在同步控制方式中( A )A.每个时钟周期长度固定B.各指令的时钟周期数不变C.每个工作周期长度固定D.各指令的工作周期数不变14.CPU响应中断请求( C )A.可在任一时钟周期结束时B.可在任一总线周期结束时C.可在一条指令结束时D.必须在一段程序结束时14．CPU响应中断请求是在( A )A．一个时钟周期结束时B．一个总线周期结束时C．一条指令结束时D．一段程序结束时15.串行接口是指( B )A.接口与系统总线之间为串行传送B.接口与外设之间为串行传送C.接口的两侧都为串行传送D.接口内部只能串行传送3．若16进制数为13F，则其对应的八进制数为( B ) A．377 B．477C．577 D．6774．在下列存储器中，属于顺序存取存储器的是( D ) A．U盘B．光盘C．磁盘D．磁带5．在下列浮点数的表示中，属于规格化编码的是( A ) A．1.101l×2-3B．1.001l×23C．0.0101×2-3D．0.001l×237．在下列磁盘数据记录方式中，不具有．．．自同步能力的方式是( C ) A．FM B．PM C．NRZl D．MFM8．寄存器堆栈初始化时堆栈指针SP的值为( A ) A．0B．1C．栈顶地址D．最大地址9．采用直接寻址方式的操作数存放在( B )A．某个寄存器中B．某个存储器单元中C．指令中D．输入／输出端口中11．比较硬连线控制器和微程序控制器，下列说法正确的是( A ) A．硬连线控制器结构简单规整B．硬连线控制器执行速度慢C．微程序控制器执行速度快D．微程序控制器容易实现复杂指令控制13．下列总线或接口中不属于．．．串行方式的是( D )A．PCI B．RS232C．UART D．USB15．控制DMA数据传送的是( A )A．DMA控制器B．CPUC．外设D．主存3.n+l位定点小数的反码表示范围是（ A ）A.-1+2-n≤X≤1-2-nB.-2n+1≤X≤2n-1C.-1-2n≤X≤1+2nD.-2n≤X≤-2n+15.若地址总线为A15（高位）～A0（低位），若用4KB的存储芯片组成8KB存储器，则加在各存储芯片上的地址线是（ D ）A.A11～A0B.A10～A0C.A9～A0D.A8～A07.在存储器堆栈结构中，在栈底为最大地址的堆栈操作中压栈是指（ D ）A.先使SP减1，再将数据存入SP所指单元B.先使SP加l，再将数据存入SP所指单元C.先将数据存入SP所指单元，再将SP减lD.先将数据存入SP所指单元，再将SP加18.下列寻址方式中，执行速度最快的是（ A ）A.寄存器寻址B.相对寻址C.直接寻址D.存储器间接寻址9.采用微序控制的主要目的是（ B ）A.提高速度B.简化控制器设计与结构C.使功能很简单的控制器能降低成本D.不再需要机器语言10.采用异步控制的目的是（ A ）A.提高执行速度B.简化控制时序C.降低控制器成本D.支持微程序控制方式12.外部设备接口是指（ C ）A.CPU与系统总线之间的逻辑部件B.系统总线与外部设备之间的逻辑部件C.主存与外围设备之间的逻辑部件D.运算器与外围设备之间的逻辑部件13.在磁盘中实现输入输出数据传送的方式（ C ）A.只采取程序查询等待方式B.只采取程序中断方式C.只采取DMA方式D.既有DMA方式，也有中断方式14.在CPU中，指令寄存器IR用来存放（ A ）A.正在执行的指令B.即将执行的指令C.已执行的指令D.指令地址15.中断屏蔽字的作用是（ B ）A.暂停外设对主存的访问B.暂停对某些中断的响应C.暂停对一切中断的响应D.暂停CPU对主存的访问4.在下列存储器中，属于挥发性的存储器是（ D ）A.ROMB.光盘C.磁盘D.RAM7.一地址指令是指（ B ）A.只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能处理单操作数也能处理双操作数D.必须隐含提供另一个操作数8.下列寻址方式中，执行速度最快的是（ A ）A.立即寻址B.寄存器间接寻址C.直接寻址D.相对寻址9.在微程序控制中，机器指令和微指令的关系是（ B ）A.每一条机器指令由一条微指令来解释执行B.每一条机器指令由一段微指令序列来解释执行C.一段机器指令组成的工作程序，可由一条微指令来解释执行D.一条微指令由若干条机器指令组成10.同步控制方式是指（ C ）A.各指令的执行时间相同B.各指令占用的节拍数相同C.由统一的时序信号进行定时控制D.必须采用微程序控制方式11.CPU可直接访问的存储器是（ D ）A.虚拟存储器B.磁盘存储器C.磁带存储器D.主存储器14.在CPU中，程序计数器PC用来存放（ D ）A.现行指令B.下条指令C.操作数的地址D.下条指令的地址15.在磁盘的各磁道中（ B ）A.最外圈磁道的位密度最大B.最内圈磁道的位密度最大C.中间磁道的位密度最大D.所有磁道的位密度一样大7．零地址指令可选的寻址方式是（ C ）A．立即寻址B．间接寻址C．堆栈寻址D．寄存器寻址8．为了减少指令中的地址数，可以采用（ B ）A．直接寻址B．隐含寻址C．相对寻址D．变址寻址9．程序计数器是指（ D ）A．可存放指令的寄存器B．可存放程序状态字的寄存器C．本身具有计数逻辑与移位逻辑的寄存器D．存放下一条指令地址的寄存器10．在同步控制方式中（ A ）A．每个机器周期长度固定B．每个机器周期长度不固定C．每个工作周期长度固定D．各指令的机器周期数不变11．作为主要的控制方式，异步控制常用于（ A ）A．单总线结构中B．微型计算机中的CPU控制中C．组合逻辑控制器中D．微程序控制器中12．存放微程序的存储器是（ D ）A．主存B．硬盘C．随机存储器D．只读存储器13．并行接口是指（ C ）A．仅接口与系统总线之间采取并行传送B．仅接口与外围设备之间采取并行传送C．接口的两侧均采取并行传送D．接口内部只能并行传送14．主设备通常指（ D ）A．发送信息的设备B．接收信息的设备C．主要的设备D．申请并获取总线控制权的设备15．在磁盘数据记录方式中，用调频制记录数据“1”时，电流的变化方向是（ C ）A．0次B．1次C．2次D．无任何变化17．为了实现输入输出操作，指令中（ D ）A．必须指明外围设备的设备号B．必须指明外围接口中寄存器的地址码C．必须同时指明外围设备号与接口中寄存器的总线地址D．对单独编址方式，可以指明设备号或端口地址；对统一编址方式，可以指明寄存器的总线地址19．CPU响应中断的时机是（ C ）A．可在任一机器周期结束时B．可在任一工作周期结束时C．必须在一条指令执行完毕时D．必须在执行完当前程序段时20．在写磁盘过程中，适配器向主机发出DMA请求是在（ B ）A．扇区缓冲器满时B．扇区缓冲器空时C．寻道完成时D．启动磁盘时3．n+1位定点小数的补码表示范围是（ B ）A．1≤X≤1-2n B．-2n≤X≤2n-1C．1≤X≤1+2n D．2n≤X≤-2n +14．在下列存储器中，不属于．．．磁表面存储器的是（ D ）A．磁带B．磁盘C．磁鼓D．光盘7．在存储器堆栈结构中，堆栈指针SP的内容是（ A ）A．栈顶单元地址B．栈底单元地址C．栈顶单元内容D．栈底单元内容10．采用同步控制的目的是（ C ）A．提高执行速度B．简化控制时序C．满足不同操作对时间安排的需要D．满足不同设备对时间安排的需要14．在CPU中，数据寄存器DR是指（ D ）A．可存放指令的寄存器B．可存放程序状态字的寄存器C．本身具有计数逻辑与移位逻辑的寄存器D．可编程指定多种功能的寄存器15．在磁盘的各磁道中（ D ）A．最外圈磁道的道容量最大B．最内圈磁道的道容量最大C．中间磁道的道容量最大D．所有磁道的道容量一样大。
(完整版)计算机组成原理期末习题与答案
本科生期末试卷五一．选择题（每题1分，共10分）1．对计算机的产生有重要影响的是：______。
A 牛顿、维纳、图灵B 莱布尼兹、布尔、图灵C 巴贝奇、维纳、麦克斯韦D 莱布尼兹、布尔、克雷2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是______。
A 11001011B 11010110C 11000001D 110010013．按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是______。
A 全串行运算的乘法器B 全并行运算的乘法器C 串—并行运算的乘法器D 并—串型运算的乘法器4．某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是______。
A 0—16MB B 0—8MC 0—8MBD 0—16MB5．双端口存储器在______情况下会发生读/ 写冲突。
A 左端口与右端口的地址码不同B 左端口与右端口的地址码相同C 左端口与右端口的数据码相同D 左端口与右端口的数据码不同6．程序控制类指令的功能是______。
A 进行算术运算和逻辑运算B 进行主存与CPU之间的数据传送C 进行CPU和I / O设备之间的数据传送D 改变程序执行顺序7．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。
A 主存中读取一个指令字的最短时间B 主存中读取一个数据字的最长时间C 主存中写入一个数据字的平均时间D 主存中读取一个数据字的平均时间8．系统总线中控制线的功能是______。
A 提供主存、I / O接口设备的控制信号响应信号B 提供数据信息C 提供时序信号D 提供主存、I / O接口设备的响应信号9．具有自同步能力的记录方式是______。
A NRZ0B NRZ1C PMD MFM10．IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是______。
A 100兆位/ 秒B 200兆位/ 秒C 400兆位/ 秒D 300兆位/ 秒二．填空题（每题3分，共24分）1．C ache是一种A. ______存储器，是为了解决CPU和主存之间B. ______不匹配而采用的一项重要硬件技术。
北京科技大学计算机组成原理本科生期末试卷及参考答案十四
二、 填空题（每小题 3 分，共 24 分）
1． 计算机系统中的存储器分为 A______和 B______。在 CPU 执行程序时，必须将指 令存放在 C______中。
三． 应用题
1．解： （1） 浮点乘法规则： N1×N2=(2j1×S1)×(2j2×S2)=2(j1+j2)×(S1×S2) （2） 阶码求和：j1+j2=0 （3） 尾数相乘：符号位单独处理，积的符号位=0⊕0=0
0.1001 ×0.1011
1001 1001 0000 1001 0. 011 00011 （4） 尾数规格化、舍入（尾数 4 位） N1×N2=(+0.01100011)2=(+0.1100)2×2(-01)2 2．解 ：命中率 H = Ne / （NC + Nm） = 3800 / (3800 + 200) = 0.95
2. （11 分）CPU 执行一段程序时，cache 完成存取的次数为 3800 次，主存完成存取的次
数为 200 次，已知 cache 存取周期为 50ns，主存为 250ns，求 cache / 主存系统的效
率和平均访问时间。
3. （11 分）指令格式结构如下，试分析指令格式及寻址方式特点。
15 10
二、填空题
1．A．内存 B．外存 C．内存 2．A．高速性 B．先行 C． 阵列 3．A．瞬间启动 B．存储器 C．固态盘 4．A．数据 B．先进后出 C．寄存器 5．A．指令周期 B．布尔代数 C．门电路和触发器 6．A．内部总线 B．I/O 总线 C．系统总线 7．A．指令寄存器 IR B．程序计数器 PC C．内存地址寄存器 AR 8．A．外围设备 B．DMA 控制器 C．内存
计算机组成原理期末考试试题和答案解析
计算机组成原理期末考试试题及答案一、选择题1、完整的计算机系统应包括______。
DA. 运算器、存储器和控制器B. 外部设备和主机C. 主机和实用程序D. 配套的硬件设备和软件系统2、计算机系统中的存储器系统是指______。
DA. RAM存储器B. ROM存储器C. 主存储器D. 主存储器和外存储器3、冯·诺依曼机工作方式的基本特点是______。
BA. 多指令流单数据流B. 按地址访问并顺序执行指令C. 堆栈操作D. 存储器按内部选择地址4、下列说法中不正确的是______。
DA. 任何可以由软件实现的操作也可以由硬件来实现B. 固件就功能而言类似于软件，而从形态来说又类似于硬件C. 在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软件级D. 面向高级语言的机器是完全可以实现的5、在下列数中最小的数为______。
CA. (101001)2B. (52)8C. (101001)BCDD. (233)166、在下列数中最大的数为______。
BA. (10010101)2B. (227)8C. (143)5D. (96)167、在机器中，______的零的表示形式是唯一的。
BA. 原码B. 补码C. 反码D. 原码和反码9、针对8位二进制数，下列说法中正确的是______。
BA.–127的补码为10000000B.–127的反码等于0的移码BC. +1的移码等于–127的反码D. 0的补码等于–1的反码9、一个8位二进制整数采用补码表示，且由3个“1”和5个“0”组成，则最小值为______。
BA. –127B. –32C. –125D. –310、计算机系统中采用补码运算的目的是为了______。
CA. 与手工运算方式保持一致B. 提高运算速度C. 简化计算机的设计D. 提高运算的精度11、若某数x的真值为–0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是______码。
2021年北京科技大学天津学院计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年北京科技大学天津学院计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、在下列寻址方式中，（）方式需要先计算，再访问存。
A.相对寻址B.变址寻址C.间接寻址D.A、B2、某指令系统有200条指令，对操作码采用固定长度二进制编码时，最少需要用（）A.4B.8C.16D.323、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（）。
A.-126B.-125C.-32D.-34、常用的（n，k）海明码中，冗余位的位数为（）。
A.n+kB.n-kC.nD.k5、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float 和double用IEEE754标准中的单精度和双精度浮点数据格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位机器中执行下列关系表达式，则结果为真的是（）。
I.i==（int）（float）i Ⅱ.f==（float）（int）fIⅡ.f==（float）（double）f Ⅳ.（d+f）-d=fA.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.仅Ⅲ、Ⅳ6、地址线A15~A0（低），若选取用16K×1位存储芯片构成64KB存储器，则应由地址码（）译码产生片选信号。
A.A15，A14B.A0，AlC.A14，A13D.A1，A27、关于Cache的3种基本映射方式，下面叙述中错误的是（）。
A.Cache的地址映射有全相联、直接和多路组相联3种基本映射方式B.全相联映射方式，即主存单元与Cache单元随意对应，线路过于复杂，成本太高C.多路组相联映射是全相联映射和直接映射的一种折中方案，有利于提高命中率D.直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率8、CPU中不包括（）。
A.操作码译码器B.指令寄存器C.地址译码器D通用寄存器9、在计算机系统中，表明系统运行状态的部件是（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京科技大学计算机组成原理本科生期末试卷及参考答案
十五
一、选择题（每小题1分，共10分）
1．下列数中最大的数为______。
A.（10010101）2
B.（227）8
C.（96）8
D.（143）5
2．IEEE754标准规定的32位浮点数中，符号位为1位，阶码为8位，则它所能表示的最大规格化正数为______。
A．+（2 – 223）×2+127B．+（1 – 223）×2+127C．+（2 – 223）×2+255
D．2+127 + 227
3．四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。
A.行波进位
B.组内先行进位，组间先行进位
C.组内先行进位，组间行波进位
D.组内行波进位，组间先行进位
4．某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。
A.0-1M
B.0-4MB
C.0-4M
D.0-1MB
5．以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是______。
A.DRAM
B.SRAM
C.闪速存储器
D.EPROM
6．位操作类指令的功能是______。
A.对CPU内部通用寄存器或主存某一单元任一位进行状态检测（0或1）
B.对CPU内部通用寄存器或主存某一单元任一位进行状态强置（0或1）
C.对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置
D.进行移位操作
7．操作控制器的功能是______。
A.产生时序信号
B.从主存取出一条指令
C.完成指令操作的译码
D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执
行该指令
8．采用串行接口进行七位ASCⅡ码传送，带有一位奇偶校验位为1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为______。
A.960
B.873
C.1371
D.480
9．3.5英寸软盘记录方式采用____________。
A.单石双密度
B.双石双密度
C.双面高密度
D.双石单密度
10．通道对CPU的请求形式是______。
A.自陷
B.中断
C.通道命令
D.跳转指令
二、填空题（每小题3分，共24分）
1．{（26）16∨（63）16}⊕（135）8的值是A______。
2．Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。
现发展为C______体系。
3． 一个较完善的指令系统应包含A ______类指令，B ______类指令，C ______类指令，
程序控制类指令，I/O 类指令，字符串类指令，系统控制类指令。
4． 并行处理技术已经成为计算机发展的主流。
它可贯穿于信息加工的各个步骤和阶段
概括起来，主要有三种形式：A ______并行；B ______并行；C ______并行。
5． 为了解决多个A ______同时竞争总线，B ______必须具有C ______部件。
6． 磁表面存储器主要技术指标有：A ______，B ______，C ______和数据传输速率。
7． DMA 控制器按其A ______结构，分为B ______型和C ______型两种。
8． 主存与cache 的地址映射有A ______，B ______，C ______三种方式。
三、应用题
1. （11分）设[X]补=01111，[Y]补=11101，用带求补器的补码阵列乘法器求出乘积
X ·Y=？并用十进制数乘法验证。
2. （11分）指令格式如下所示。
OP 为操作码字段，试分析指令格式特点。
3. （11分）如图B15.1（A ）是某SRAM 的写入时序图，其中R/W 是读写命令控制线，
当R/W 线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。
请指出图中写入时序的错误，并画出正确的写入时序图。
图B15.1
4. （11分）如图B1
5.2是从实时角度观察到的中断嵌套。
试问，这个中断系统可以实行
几重？并分析图中的中断过程。
图B15.2
5. （11分）证明：一个m段流水线处理器和具有m个并行部件的处理器一样具有同等水
平的吞吐能力。
6. （11分）软盘驱动器使用双面双密度软盘，每面有80道，每道15扇区，每个扇区存
储512B。
已知磁盘转速为360转/分，假设找道时间为10-40ms，今写入38040B，平均
需要多少时间？最长时间是多少？
本科生期末试卷十五答案
一、选择题
1．B 2．A 3．B 4 A 5．C
6．C 7．D 8．A 9．C 10．B
二、填空题
1．A．（58）10
2．A．高速缓冲B．速度C．多级cache体系
3．A．数据传送B．算术运算C．逻辑运算
4．A．时间B．空间C．时间+空间
5．A．主设备B．控制权C．总线仲裁
6．A．存储密度B．存储容量C．平均存取时间
7．A．组成B．选择型C．多路型
8．A．全相联B．直接C．组相联
三、应用题
1. 解：设最高位为符号位，输入数据为[ x ]补= 01111 [ y ]原= 11101
[ y ]补= 10011
算前求补器输出后：x = 1111 y = 1101
1 1 1 1
× 1 1 0 1
1 1 1 1
0 0 0 0 乘积符号位运算：
1 1 1 1 x0⊕y0 = 0⊕1 = 1
+ 1 1 1 1
1 1 0 0 0 0 1 1
算后求补级输出为00111101，加上乘积符号位1，最后得补码乘积值为
10011101 。
利用补码与真值的换算公式，补码二进制数的真值是：
x×y = -1×28 + 1×25 + 1×24 + 1×23 + 1×22 + 1×20 = -195
十进制数乘法验证：x×y = （+15）×（-13）= -195
2. 解：（1）操作码字段为6位，可指定26 = 64种操作，即64条指令。
（2）单字长（32）二地址指令。
（3）一个操作数在原寄存器（共有16个），另一个操作数在存储器中（由变址寄存器内容+ 偏移量决定），所以是RS型指令。
（4）这种指令结构用于访问存储器。
3. 解：写入存贮器时时序信号必须同步。
通常，当R/W线加负脉冲时，地址和数据线的
电平必须是稳定的。
当R/W线一达到逻辑0电平时，数据立即被存贮。
因此，当R/W 线处于低态时，如果数据线改变了数值，那么存贮器将存贮新的数据⑤。
同样，当R/W 处于低态时地址线发生了变化，那么同样的数据将存贮到新的地址（②或③）。
正确的写入如下图
图B15.3
4. 解：该中断系统可以实行5重中断，中断优先级的顺序是，优先权1最高，主程序运行
于最低优先权（优先权为6）。
图B15.2中出现了4重中断。
图B15.2中中断过程如下：
主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4的中断服务还未结束，但又出现了优先权3的中断源的中断请求；暂停优先权4的中断服务，而响应优先权3的中断。
到T4时刻，又被优先权2的中断源所中断，直到T6时刻，返回优先权3的服务程序，到T7时刻，又被优先权1的中断源所中断，到T8时刻，优先权1的中断服务完毕，返回优先权3的服务程序，直到T10优先权3的中断服务结束，返回优先权4的服务程序，优先权4的服务程序到T11结束，最后返回主程序。
图中，优先权3的服务程序被中断2次，而优先权5的中断又产生。
5. 解：设P1是有总延迟时间t1的非流水线处理器，故其最大吞吐量（数据带宽）为
1/t1。
又设Pm是相当于Pi的m段流水线处理器。
并假定组成Pm的各段具有如下相同的结构，其中每一个处理线路Ci具有同样的延迟时间tc，每段中缓冲寄存器Ri及其有关控制逻辑的延迟时间为tr，这样Pm的每段总延迟时间为tc+tr，故Pm的最大吞吐能力为1/（tc+tr）。
如果Pm是将Pi划分成延迟近似相同的若干段而形成的，那么t1≈mti，因此Pi的最大吞吐能力接近于1/（mtc）。
由此可得出结论：如果mtc>(tc+tr)满足，则Pm比Pi有更强的最大吞吐能力。
6. 解：每道存储容量为：15×512B = 7680B
磁盘转速为：360转/ 分= 6转/ 秒
访存时间为：1 / 6 ×1000ms ×1/2 = 83.3 ms
写入一道数据需用（平均）：（10 + 40）/ 2 + 83.3 = 108.3ms
写入一道数据需用（最多）：40 + 83.3 = 123.3ms
写入数据所用道数：38040 ÷ 7680 = 5（道）
平均所需时间：108.3ms×5 = 541.5ms
最长时间：123.3ms×5 = 616.5ms。