一种用于DCDC变换器中的BiCMOS迟滞比较器电路设计
cmos电压迟滞比较器电路
cmos电压迟滞比较器电路标题：CMOS电压迟滞比较器电路的原理与应用导语：本文将深入探讨CMOS电压迟滞比较器电路的原理与应用。
通过分析其工作原理、特点和优势，我们可以更好地理解它在现代电路设计中的重要性和应用价值。
摘要：CMOS电压迟滞比较器电路是一种关键的电子元件，其通过比较输入电压与参考电压，产生高或低电平输出。
本文将从基本原理的介绍开始，详细讨论CMOS电压迟滞比较器电路的结构、工作方式和性能特点，并介绍其在数模转换、振荡器等领域的应用。
目录：1. 引言2. CMOS电压迟滞比较器电路的基本原理3. CMOS电压迟滞比较器电路的结构和工作方式4. CMOS电压迟滞比较器电路的性能特点4.1 高输入阻抗和低功率消耗4.2 快速响应和高精度4.3 低噪声和抗干扰能力强5. CMOS电压迟滞比较器电路的应用5.1 数模转换5.2 振荡器5.3 其他应用领域6. 我对CMOS电压迟滞比较器电路的个人观点和理解7. 总结1. 引言CMOS电压迟滞比较器电路是一种用于比较输入电压和参考电压的重要元件。
它在现代集成电路设计中发挥着关键作用，广泛应用于数模转换、振荡器以及其他各种电路设计中。
在本文中，我们将对CMOS 电压迟滞比较器电路进行深入研究，以更好地了解其原理、结构、性能特点和应用。
2. CMOS电压迟滞比较器电路的基本原理CMOS电压迟滞比较器电路通过将输入电压与参考电压进行比较，输出高或低电平。
其基本原理基于MOS管的开关特性。
当输入电压大于参考电压时，输出结果为高电平；当输入电压小于参考电压时，输出结果为低电平。
这种电路可以通过调整参考电压的阈值、电流源和电压迟滞等参数，实现不同的比较功能。
3. CMOS电压迟滞比较器电路的结构和工作方式CMOS电压迟滞比较器电路一般由输入级、差分放大器和输出级等部分组成。
输入级主要负责将输入电压进行增益放大，差分放大器用于进行输入电压和参考电压的比较，并输出差分信号，输出级将差分信号转化为高或低电平输出。
毕业论文_bicmos集成运算放大器的电路分析及版图设计
毕业论文_Bi-CMOS集成运算放大器的电路分析及版图设计毕业论文题目: Bi-CMOS集成运算放大器的电路分析及版图设计摘要集成运算放大器是一种重要电子元器件，在电子产品中得到广泛应用,可作为误差放大器、比较器、滤波器等。
理想的放大器应该无噪声、具有无穷大增益和输入阻抗、无穷小输出阻抗以及零失调电压等。
在这篇论文中，我本文主要研究了运算放大器电路的工作原理和版图设计，同时还了简要解了Bi-CMOS工艺步骤。
运算放大器电路主要包括输入级、偏置电路、中间级和输出级，输入信号加载到输入级并在合适的偏置下通过输出级得到放大信号。
版图设计主要是熟悉设计规则，布局布线合理美观，并要进行DRC 验证和LVS验证。
Bi-CMOS工艺可满足现代大规模集成电路对器件性能的要求，特别适用于高压和大电流的功率电路，在今后的高性能集成电路中有很大的发展潜力。
dB,输出共模范围为3.5V，失调电压为6.5mV，摆率较小的放大器电路设计。
绘制出了放大器的版图，并且通过了进行DRC验证和LVS验证。
关键词：放大器,电路,版图,工艺 Subject: Analysis and layout design of CMOS integrated OPAbstract Integrated operational amplifier is an important electronic components, it is used in electronic applications is very extensive currently, for example, it can be used as amplifiers, comparators, filters,etc. The ideal amplifier should without noise, has infinite gain and input impedance, infinite output impedance and zero offset voltage.In this paper, I mainly study the works of the op amp circuit principle and layout design, and also study briefly the solution of the Bi-CMOS process steps. The op amp circuit including the input stage, bias circuit, the middle stage and output stage. The input signal is loaded into the input stage and output stage amplifies the signal in the right bias. Layout design main is familiar with the design rules, the layout wiring reasonable and beautiful, and must carry on the DRC validation and LVS verification. Bi-CMOS technology to meet the requirements of modern LVSI device performance, especially suitable for high voltage and high current power circuit, there is great potential in future high performance integrated circuits.By the graduation project, I completed a gain of 86dB; the output common-mode range is 3.5V, the offset voltage of 6.5mV, smaller slew rate amplifier circuit design. Map out the territory of the amplifier, and through the DRC verification and LVS verification. Keywords: Amplifier, Circuit, Layout, Process目录第一章绪论 11.1 集成运算放大器研究的目的和意义11.2 集成运算放大器的发展与前景 21.3 本文的主要研究内容 4第二章 CMOS运算放大器电路的理论知识 52.1 集成电路的设计流程 52.1.1 功能设计阶段 52.1.2 设计描述和行为级验证 52.1.3 逻辑综合 52.1.4 门级验证 62.1.5 布局和布线 62.2 CMOS运算放大器电路的特点 62.2.1 集成电路的特点62.2.2 集成运放电路的组成及各部分的作用7 2.3 CMOS运算放大器的设计原理82.3.1 集成运放电路基本原理82.3.2 集成运放电路主要性能指标 92.3.3 集成运放电路的设计流程112.4 CMOS集成运放电路的设计 112.4.1 建库112.4.2 CMOS集成运放的电路图 132.4.3 CMOS集成运放的电路图仿真132.4.4 CMOS集成运放的参数计算19第三章 CMOS运算放大器后端设计223.1 版图的设计流程223.1.1 整体设计233.1.2 分层设计233.1.3 版图检查233.1.4 寄生参数的提取和后仿真243.1.5 版图的整体检查243.1.6 完成版图253.2 编辑版图253.2.1 建立版图单元253.2.2 建立底层单元253.2.3 编辑电路版图293.3 版图验证的具体过程313.3.1 DRC验证323.3.2提取Extract文件343.3.3 LVS验证35第四章 Bi-CMOS工艺 374.1 Bi-CMOS工艺的结构特点374.2 Bi-CMOS工艺的发展与应用374.3 Bi-CMOS工艺的分类384.3.1 以CMOS工艺为基础的Bi-CMOS工艺 384.3.2 以双极型工艺为基础的Bi-CMOS工艺39 4.4 Bi-CMOS工艺的工艺步骤39第五章总结45致谢47参考文献48附录（DRC验证规则） 49第一章绪论集成运算放大器 Operational Amplifier,缩写为OP ，它是带深度负反馈并由多级直接耦合放大电路组成的高增益模拟集成电路，其特点是增益很大（可达60dB -180dB），输入电阻大，输出电阻低，共模抑制比高（60 dB -170dB），失调电压小，温度漂移小，可用于正信号和负信号的输入与输出。
一种BiCMOS欠压保护电路的设计
比较器等辅助模块 ，工艺实现容 易，可用 于功率集成电路 或单 片集成 电源 。仿 真结果表明 ，该电路 能在欠压 时输
一种电流开关型BiCMOS锁存比较器电路[实用新型专利]
![一种电流开关型BiCMOS锁存比较器电路[实用新型专利]](https://img.taocdn.com/s3/m/f37fc2f9c5da50e2534d7f14.png)
专利名称：一种电流开关型BiCMOS锁存比较器电路专利类型：实用新型专利
发明人：师帅
申请号：CN200820158223.0
申请日：20081230
公开号：CN201341126Y
公开日：
20091104
专利内容由知识产权出版社提供
摘要：本实用新型涉及一种电流开关型BiCMOS锁存比较器电路，包括预放大器、再生放大锁存器和同时与所述预放大器、再生放大锁存器连接的电流开关，所述的电流开关包括两个NMOS管(M1、M2)，且两个NMOS管(M1、M2)的栅极分别用于接收时钟信号，启动所述的电流开关型BiCMOS锁存比较器电路，且NMOS管(M1)的源极和NMOS管(M2)的源极同时连接一电流源(IEE)。
本实用新型既具有现有的电流开关双极型比较器电路快速、输入失调电压低和大电流驱动能力的优点，又具备CMOS电路低功耗和高集成度的特性，满足了高速高精度模数转换芯片(ADC)的工作需求。
申请人：上海贝岭股份有限公司
地址：200233 上海市宜山路810号
国籍：CN
代理机构：上海兆丰知识产权代理事务所
代理人：章蔚强
更多信息请下载全文后查看。
一种BiCMOS比较器电路设计
一种用于DC/DC变换器中的BiCMOS迟滞比较器电路设计吴海波，谭传武（湖南铁道职业技术学院电气工程系株洲412001）摘要：比较器是DC/DC电荷泵转化器中的重要组成部分，其性能优劣决定着DC转换的速度和精度。
本文基于BiCMOS 0.6um 工艺设计了一种高速低功耗的迟滞比较器电路，利用Hspice仿真结果表明：在电压电压变换时比较器电路增益达到72dB，迟滞电压为0.1V，DC/DC变换器输出稳定5V，出现30mV的纹波电压。
关键词：比较器；迟滞；BiCMOS一、引言DC/DC变换器是电子设备必不可少的组成部分，DC转换器的性能优劣直接关系到系统的可靠性。
比较器是判断DC/DC变换器电荷泵启动或关断的依据，为了得到宽电源范围下的稳定电压输出，并提供稳定、高精度的基准电压和偏置电流，需要提高比较器分辨率及精度，因此比较器电路性能的优劣决定了电荷泵转化器的输出是否精准。
本文在综合考虑功耗、比较器的增益和迟滞范围的基础上，设计一种结构新颖的BiCMOS迟滞比较器电路。
该电路在宽电压范围内有很低的功耗和失调电压，有较高的转换速度和比较精度，非常适合应用在DC/DC变换器中。
二、电路结构设计比较器电路如图4-10所示，为DC/DC变换器的一个电路模块，其偏置电压VB与参考电压BG都由带隙基准模块来提供。
M15与M16为比较器电路提供电流参考。
DC/DC变换器输出电压VOUT通过内部电阻R1与R2分压，得到反馈电压VF接误差放大器的输入端，比较器完成两个输入信号进行比较。
VDOUT图1 比较器电路图比较器的输出控制DC/DC变换器振荡器模块的工作，在输出电压低于目标电压的时候振荡器启动，打开功率开关进行电荷泵倍压充电，一直充电到输出电压稳定为5V，电荷泵停止工作。
当BG>VF，M1、M2、M3、M4、M5组成的运放输出↑，使得M9导通性能变差，比较器输出OUT为低电平。
当BG<VF，M1、M2、M3、M4、M5组成的运放输出↓，M9导通性能更好，比较器输出OUT为高电平。
一种应用于DC-DC转换器芯片中的比较器电路设计
统 失调 ，增大 比较 器差分输 入级 的增益 ， 可 以减 小 该 系 统 失 调 电压 。本 电路 对 比 较 器增益没有特别要求 ，比较器差分输入级 的增益尽可能大一些 。再考虑第一级差分 级 的失调 电压 ，输入失调 电压主要受阂值
一
的 第 二 级 失 调 电压 组 成 的 。 首 ： 虑 反 映 光考 到输 入 湍 的 第 二 级 失 调 电 压 ，即 系 统 失 调
图 １ 典型两级 Ｃ Ｏ 比较器 Ｍ Ｓ
ｌ１ ４
量
蔓 薹
Ｉ 童 誊
ｉ
ｉ
考 察 图 １ 中 比 较 器 的 差 分 输 入 对 管
Ｍ 、Ｍ 。 。假 设 Ｍ Ｍ 的 沟 道 足 够 长 ， 、
由 于 器 件 特 性 失 配 ， 假 设
Ｋ５＝Ｋ （） ６
想 的情 况下 ，反映 了 比较 器的 跳 变 点 也 有 １ ｍＶ 的 差 别 。 因此 减 小 它的 阈值 电压 失 ０ 调 是 非 常重 要 的 。 另外 失 调 电压 还 与 增 益 因 子 的 相 对 误 差 成 正 比 。Ｍ ０Ｓ Ｔ 配 对 ＦＥ 管 的失调 电压随着 Ｉ的降低而 降低 。对于
与 出 不 存 在 线 性 关 系 。 电压 比较 器 一 般 输
∞ 峨曩强 一 １ 舞 ．ｌ
有两个输 入端 ，分别为同相输入端（ Ｖ ） 和反相输入端（ Ｖ ） 当 同 相 端 的 电 压 ， 超过 反相端的 电压时 ，输 出为 Ｖ ；当反
相端 电压 夫 ｆ 同相 端 电压 时 ，输 出为 Ｖ，。 、 ， 在 关 电 源 芯 片 设 计 中 ， 比较 器 同 时 应 用 Ｆ
源 极 与 衬底 相 连 。 义输 入失 调 电压 为 Ｖ 定
一种改进的BiCMOS工艺欠压锁存电路的设计
一种改进的BiCMOS工艺欠压锁存电路的设计王瑾;田泽;李攀;周密;刘力军;唐宏震【摘要】针对DC-DC电源管理芯片中所必需的欠压锁存功能,利用带隙基准电压源的原理,提出一种新的改进的UV-LO(欠压锁存)电路的设计,实现了欠压锁存的阈值点和迟滞量,成功地实现了欠压锁存电路的预定功能.基于0.6μm BiCMOS工艺,HSpice软件仿真的结果表明所设计的UVLO电路具有结构简单、温度漂移小、功耗低等特点,性能有很大改善,满足了芯片的需要.【期刊名称】《现代电子技术》【年(卷),期】2007(030)024【总页数】3页(P182-184)【关键词】欠压锁存;带隙基准;滞回区间;BiCMOS【作者】王瑾;田泽;李攀;周密;刘力军;唐宏震【作者单位】西北大学,信息科学与技术学院,陕西,西安,710127;西北大学,信息科学与技术学院,陕西,西安,710127;西北大学,信息科学与技术学院,陕西,西安,710127;西北大学,信息科学与技术学院,陕西,西安,710127;西北大学,信息科学与技术学院,陕西,西安,710127;西北大学,信息科学与技术学院,陕西,西安,710127【正文语种】中文【中图分类】TN4321 引言随着集成电路技术的发展，电池供电的便携式电子产品得到了广泛的应用，其对电源控制芯片的稳定性、开关频率、功耗等方面的要求也越来越高，以保证其在电源电压波动的情况下能安全可靠的工作。
电源芯片在上电启动时，电源会通过输入端的等效电阻和电容对其充电，存在电压上升过程，直至电压上升到所设计的开启电压时电路开始工作。
开启瞬间，若系统负载电流较大，有可能把电路两端的电压拉到开启电压以下，出现一启动就关断的情况。
为保证电路启动后能进入正常工作状态并稳定工作，也为了保证电路工作时电源电压的波动不会对整个电路和系统造成损害，通常需使用欠压锁存电路(Under Voltage Lock Out，UVLO)，对电源电压进行监控和锁定。
BiCMOS电路分析和设计实例
BiCMOS电路分析和设计实例学号：10448039姓名：韩旭摘要：双极型兼容CMOS（BICMOS）技术是双极型技术与CMOS技术相结合的产物。
双极型技术可以确保高速的开关和I/O速度，高驱动电容以及优越的噪声性能。
与此同时，CMOS 技术则能够保证较低的功耗，高噪声容限和高封装密度等特性。
因此BICMOS技术无疑称得上是“两个领域中最杰出成员”的联姻。
实现了同时包揽双极型技术和CMOS技术所独有的各项优点。
本文选取三个实例，以综述的形式说明BICMOS的结构特点，以及应用的特性。
一．基于SPICE模型的“最差类型”双极晶体管模型在BICMOS中的应用，示例性的讲解了BICMOS的电路级建模要求。
二．介绍一种使用ＢICMOS技术的开关电流电路，用于说明BICMOS在实现低供电电压，高速器件方面的优势。
三介绍一种高性能的BICMOS 输出缓冲器，用于说明BICMOS技术在高速，高分辨率，高线性特性方面的应用。
关键词：BICMOS 建模高性能正文：一．B ICMOS电路中的双极型晶体管的电路建模（一）简介我们在SPICE中以一种支电路的形式建构一种BICMOS中的双极晶体管模型，这个模型是基于“最差类型”而建构的。
所谓“最差类型”就是指在没有埋层或外延层的CMOS 井中形成双极晶体管的集电极。
这种模型可以被用作DC仿真，并且包含了大量与晶体管相关的寄生参数。
这种“最差类型”的晶体管具有很大的非线性集电极电阻，并且会产生一个高增益的衬底寄生晶体管，这个寄生晶体管在特定的工作条件下将产生很大的衬底电流。
我们建构这个模型的过程在于着重分析非线性集电极电阻和寄生晶体管的建模过程，并分析模型的仿真结果。
（二）“最差类型”双极晶体管结构分析“最差类型”的双极晶体管结构如图（１）所示：图（１）：BICMOS工艺中形成的纵向NPN双极晶体管示意图由图（１）可以看出，这个纵向的NPN管形成于Ｎ井中。
其内部基极由Ｐ型注入形成。
cmos电压迟滞比较器电路
cmos电压迟滞比较器电路【一、CMOS电压迟滞比较器电路简介】CMOS电压迟滞比较器电路是一种采用互补金属氧化物半导体（CMOS）技术实现的比较器电路。
它在电子设备中有着广泛的应用，如在模拟信号处理、数字信号处理、电源管理等领域。
CMOS电压迟滞比较器电路具有低功耗、高噪声抑制比、宽电源电压范围等优点。
【二、CMOS电压迟滞比较器电路工作原理】CMOS电压迟滞比较器电路的工作原理是通过比较两个输入电压的大小，输出一个代表比较结果的信号。
它主要由输入端、输出端和迟滞环节组成。
当输入端电压变化时，迟滞环节会延迟输出端的响应，使得输出信号具有迟滞特性。
这种特性可以有效地抑制噪声，提高电路的稳定性。
【三、CMOS电压迟滞比较器电路应用】CMOS电压迟滞比较器电路的应用十分广泛，主要包括以下几个方面：1.模拟信号处理：在模拟信号处理系统中，CMOS电压迟滞比较器电路可以用于电压比较、波形整形等功能。
2.数字信号处理：在数字信号处理领域，CMOS电压迟滞比较器电路常用于触发器、寄存器等电路的设计。
3.电源管理：CMOS电压迟滞比较器电路在电源管理领域具有很高的实用价值，可以用于电压监控、电池充电控制等功能。
【四、CMOS电压迟滞比较器电路设计要点】设计CMOS电压迟滞比较器电路时，应注意以下几个要点：1.电源电压选择：应根据实际应用场景选择合适的电源电压，以满足电路的性能要求和降低功耗。
2.输入端电阻匹配：为减小输入端电流对比较器性能的影响，应合理选择输入端电阻。
3.输出端驱动能力：根据负载电流大小，选择具有合适驱动能力的比较器电路。
4.迟滞特性调整：通过合理设计迟滞环节，调整比较器的迟滞特性，以满足实际应用需求。
【五、总结】CMOS电压迟滞比较器电路作为一种重要的比较器电路，在电子设备中具有广泛的应用。
了解其工作原理、应用场景以及设计要点，有助于更好地发挥其在实际工程中的优势。
一种迟滞比较器电路[实用新型专利]
![一种迟滞比较器电路[实用新型专利]](https://img.taocdn.com/s3/m/0b1fa4d3580216fc710afd8d.png)
专利名称：一种迟滞比较器电路专利类型：实用新型专利
发明人：袁博群
申请号：CN201820827747.8申请日：20180531
公开号：CN208353313U
公开日：
20190108
专利内容由知识产权出版社提供
摘要：本实用新型公开了一种迟滞比较器电路，涉及集成电路技术领域。
该电路包括差分运放子电路、电阻串子电路以及输出子电路，差分运放子电路包括连接于第一输入电压的第一场效应管、连接于第二输入电压的第二场效应管、连接于电阻串子电路的第三场效应管和第四场效应管；电阻串子电路包括可变电阻以及连接于可变电阻的开关切换子电路，开关切换子电路的输入端连接于输出子电路的输出端，开关切换子电路的输出端分别连接于第三场效应管和第四场效应管。
本实用新型通过输出端向开关切换子电路发送反馈控制信号，以控制一对场效应管来确定固定的迟滞电平，同时，改变可变电阻的阻值得到不同的电压差，以获得不同的迟滞窗口，从而满足各种噪声环境的应用。
申请人：成都锐成芯微科技股份有限公司
地址：610041 四川省成都市高新区天府五街200号菁蓉国际广场1号楼A座4楼
国籍：CN
更多信息请下载全文后查看。
一种迟滞型比较器[发明专利]
![一种迟滞型比较器[发明专利]](https://img.taocdn.com/s3/m/e916512f58f5f61fb63666e0.png)
专利名称：一种迟滞型比较器专利类型：发明专利
发明人：陈议诚,萧皓元
申请号：CN200610008069.4申请日：20060228
公开号：CN101030771A
公开日：
20070905
专利内容由知识产权出版社提供
摘要：本发明提供一种具有低转态区间中心偏移特性的迟滞型比较器，包括第一切换装置、差动放大器、第二切换装置、一般比较器、第一反相器及第二反相器，其中该差动放大器具有一个偏移电压、第一非反相端及第一反相端，该第一非反相端通过该第一切换装置接收非反相输入信号或反相输入信号，该反相端通过该第一切换装置接收该反相输入信号或该非反相输入信号，并输出差动非反相输出信号及差动反相输出信号。
通过实施，最终输出信号的迟滞中心的位置偏移量可以达最小化，从而可应用于特定需要的电路中，提高该电路的稳定性。
申请人：盛群半导体股份有限公司
地址：中国台湾新竹科学工业园区研新二路3号
国籍：CN
代理机构：广州华进联合专利商标代理有限公司
代理人：郑小粤
更多信息请下载全文后查看。
一种电流模DC-DC芯片中低延时电流比较器的设计
一种电流模DC-DC芯片中低延时电流比较器的设计吴勃庆;薛晓磊;陈锡明【摘要】文中设计了一种应用于电流模DC-DC芯片的低延时电流比较器.其主要作用是将电感的峰值电流与所需电流进行比较,输出控制信号,以达到调节输出电压的目的.利用0.35 μm BCD工艺HSPICE模型参数对该电流比较器的性能进行仿真模拟,结果表明该电流比较器的功耗为100 μW,延迟时间最小为11 ns,满足设计要求,并提高了芯片性能.【期刊名称】《通信电源技术》【年(卷),期】2017(034)004【总页数】2页(P96-97)【关键词】DC-DC;电流模;电流比较器【作者】吴勃庆;薛晓磊;陈锡明【作者单位】西安电子科技大学,陕西西安710071;西安电子科技大学,陕西西安710071;西安电子科技大学,陕西西安710071【正文语种】中文集成DC-DC变换器的高电压、高效率、快速响应、小体积使得其应用前景非常广阔[1-3]。
峰值电流模式控制是DC-DC最常用的控制方式，其中电流比较器的延时主要影响了峰值电流模式控制PWM降压型DC-DC反馈系统的最小导通时间。
如果DC-DC系统导通时间小于最小导通时间，则系统会发生周期跳变，输出纹波增大[4]。
本文设计了一种应用于电流模DC-DC芯片的低延时低功耗电流比较器，仿真结果表明，比较器延时低，功耗小，显著提高了系统性能。
本文提出的低延时电流比较器简化原理图如图1所示，该电流比较器为二级比较器，第一级为电流比较结构，比较电感电流与基准电流并输出差分信号。
第二级为输出级，将双端输出转为单端输出。
图1中，Q1、Q2、R1、R2、R3构成比较器第一级电流比较结构，Q2、Q3和M1～M6构成该比较器的输出级，其中M3～M6构成共源共栅电流镜。
Iss1和Iss2为电流比较器的偏置电流。
Iref为电流比较器基准电流。
Q1、Q2的基极分别为正向和负向输入端，记为Usense+和Usense-。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一种用于DC/DC变换器中的BiCMOS
迟滞比较器电路设计
吴海波 谭传武
（湖南铁道职业技术学院 湖南 株洲 412001）
摘 要： 比较器是DC/DC电荷泵转化器中的重要组成部分，其性能优劣决定着DC转换的速度和精度。
基于BiCMOS 0.6um工艺设计一种高速低功耗的迟滞比较器电路，利用Hspice仿真结果表明：在电压电压变换时比较器电路增益达到72dB，迟滞电压为0.1V，DC/DC变换器输出稳定5V，出现30mV的纹波电压。
关键词： 比较器；迟滞；BiCMOS
中图分类号：TM46 文献标识码：A 文章编号：1671－7597（2012）1120068－01
输出高电平，M7检测OUT端的高电平信号马上导通，此时VOUT端
0 引言
振荡器模块停止工作，输出主要靠输出电容放电维持并慢慢下DC/DC变换器是电子设备必不可少的组成部分，DC转换器
降，由于M7的导通分流作用，使得M3进入线性区，并且TE点的的性能优劣直接关系到系统的可靠性。
比较器是判断DC/DC变
电位随之下降，实现比较器的迟滞功能。
当VOUT继续下降，误换器电荷泵启动或关断的依据，为了得到宽电源范围下的稳定
差放大器检测到VF<BG，使得输出OUT端为低电平时，M7关闭，电压输出，并提供稳定、高精度的基准电压和偏置电流，需要
TE点电位回到VDD-V GS4。
提高比较器分辨率及精度，因此比较器电路性能的优劣决定了
2 电路仿真结果
电荷泵转化器的输出是否精准。
本文在综合考虑功耗、比较器的增益和迟滞范围的基础基于华润上华0.6um工艺采用Hspice对比较器蒂娜路进行上，设计一种结构新颖的BiCMOS迟滞比较器电路。
该电路在宽仿真，仿真如图2所示，比较器在低频下的增益达到72db，电路电压范围内有很低的功耗和失调电压，有较高的转换速度和比能很准确的判断VF与BG的大小，达到了预期的精度指标。
较精度，非常适合应用在DC/DC变换器中。
1 电路结构设计
比较器电路如图1所示，为DC/DC变换器的一个电路模块，
其偏置电压VB与参考电压BG都由带隙基准模块来提供。
M15与
M16为比较器电路提供电流参考。
DC/DC变换器输出电压VOUT通
过内部电阻R1与R2分压，得到反馈电压VF接误差放大器的输入
端，比较器完成两个输入信号进行比较。
图2 比较器的增益仿真
图1 比较器电路图
比较器的输出控制DC/DC变换器振荡器模块的工作，在输
出电压低于目标电压的时候振荡器启动，打开功率开关进行电
荷泵倍压充电，一直充电到输出电压稳定为5V，电荷泵停止工
作。
当BG>VF，M1、M2、M3、M4、M5组成的运放输出 ，使得
M9导通性能变差，比较器输出OUT为低电平。
当BG<VF，M1、
M2、M3、M4、M5组成的运放输出 ，M9导通性能更好，比较器
输出OUT为高电平。
如果输出电压刚低于5V时经比较器检测出来启动电荷泵，
高于5V时关掉电荷泵，会使得MOS功率管总是在输出为5V上下动
作，必然导致功率管开关过于频繁，进而增加芯片内部功耗，
所以需要为比较器引入迟滞。
图1中M7、M14、M6的存在使得比较器具有迟滞功能，如果
DC/DC变换器的输出电压VOUT进一步增大，则比较器的OUT端口图3 比较器迟滞功能仿真波形
比较器迟滞功能仿真如图3所示。
从4-5.5V扫描得到，比较器的迟滞范围为0.1V，当芯片高于5V时DC/DC变换器振荡模块停止 3 结论
本文设计了一款高速高精度低噪声的比较器，该比较器采工作，当芯片输出电压低于4.9V时，DC/DC变换器振荡用了两级放大器级联的结构，能很准确的判断DC/DC变换器的模块启动开始充电。
输出电压与基准电压的大小，并实现了迟滞功能。
仿真结果表DC/DC变换器电压输出VOUT仿真如图4所示，从图4可以看明，比较器的增益达72dB，有很高的精度，并实现了迟滞，非出，反复的充电放电，使得输出电压出现纹波。
常适合应用在DC/DC变换器之中。
参考文献：
[1]任小永，高效率高功率密度通信模块电源技术的研究[D]. 南京航空航天大学，2008.
[2]姚凯，高功率因数DCM Boost PFC变换器的研究[D].南京航空航天大学，2010.
[3]袁臣虎，开关电源DC/DC变换器电路参数及新拓扑研究[D].天津大学，2012.
[4]孟涛，基于全桥结构的三相单级有源功率因数校正技术研究[D].哈尔滨工业大学，2010.
[5]孟涛，基于全桥结构的三相单级有源功率因数校正技术研究[D].哈尔滨工业大学，2010.
[6]娄佳娜，现代便携式设备中集成式电源管理的关键技术研究[D].浙江大学，2011.
图4 DC/DC变换器输出仿真波形
4.3 水泵运行计量/时间/运行统计
显示实时曲线，可显示年、月、日各个时间段的历史曲线和具在地面控制站上可分别对每台水泵的运行工作时间，故障体数据表。
4.5 水泵实时报警/报警记录
率，用电总量等进行统计，便于管理人员及时掌握每台水泵的运行状况。
将数据通过驱动进行实时采集，对于报警信号进行分析并且报警，在地面控制站上利用该组态软件进行现场单元当前的报警信息以及保存的报警记录。
5 结束语
焦煤集团演马煤矿井下水泵主排水子系统工程经过IFIX组态软件的设计与应用，已经形成了从底层数据采集到地面组态网络的信息发布于一体的模式，系统已于2011年9月6日安装完毕，并进入正常运行状态。
实现了管理部门对于地面井下水泵设备的运行情况实时监控，以及对于数据的收集与分析，统计各个水泵的运作情况等。
真正实现了地面与井下交互式操作，实现了控制与管理的需求。
基金项目：江苏省科技成果转化资金项（BA2010058）。
参考文献：
[1]廖常初，S7-300/400 PLC应用技术[M].北京：机械工业出版社，
2007：12-13.
图2 水泵运行计量/时间/运行统计
[2]杨俊利，发展煤矿井下选煤技术与装备的思考[J].选煤技术，4.4 水泵图形曲线显示
2010（1）：53-54.
在地面控制站上应可实时显示各设备运行图。
用户可随心[3]卜丽，煤矿节能减排之井下选煤的应用[J].科技致富向导，2011所欲描绘各种动态图形、静态图形，同时支持多种图形格式，（17）：85.
图形画面具有链接功能，可以很方面地切换其它画面显示。
可
1R-8R.
technique[J]. Anal. Chim. Acta, 2007, 582(2): 367-374.
[3]Gao J.Z.. Application of oscillating chemical reaction to analytical [6]Jimenez-Prieto R., Silva M., Perez-Bendito D.. Determination of chemistry: Recent developments [J]. Pak. J. Biol. Sci., 2005, 8(4): 512-519.
Trace Amounts of Reduced Glutathione by a Chemical Oscillating Reaction [4]Vukojevic V. B., Pejic N.D., Stanisavljev D.R., et al. Determination [J]. Analyst, 1996, 121(4): 563-566.
of Cl-, Br-, I-, Mn2+, malonic acid and quercetin by perturbation of a [7]Shakhashiri B. Z., Gordon G... Oxidation of tris(1,10-non-equilibrium stationary state in the Bray-Liebhafsky reaction [J], Analyst, phenanthroline)iron(II) ion by aqueous chlorine [J]. Inorg. Chem., 1968, 7(11): 1999, 124: 147-152.
2454-2456.
[5]Pejic N. D., et al. Kinetic determination of morphine by means of [8]赵学庄、张一宝、赵鸿喜等，以邻菲罗啉亚铁离子为催化剂的Bray- Liebhafsky oscillatory reaction system using analyte pulse perturbation
Belousov-Zhabotinskii反应的研究[J].催化学报，1984，5（1）：69-75.
（上接第55页）（上接第70页）。