数字逻辑实验综合
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能，培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门：当所有输入端都为高电平时，输出端才为高电平。
2. 或门：当至少有一个输入端为高电平时，输出端为高电平。
3. 非门：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。
三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。
（2）识别与测试与门、或门、非门、异或门。
（3）观察并记录实验现象，分析实验结果。
2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。
（2）根据真值表列出输入输出关系，画出逻辑电路图。
（3）利用逻辑门电路搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。
（2）根据电路功能，列出状态表和状态方程。
（3）利用触发器搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。
（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。
（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。
2. 实验二：（1）根据实验要求，设计组合逻辑电路。
（2）列出真值表，画出逻辑电路图。
（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。
数字逻辑综合设计实验报告
数字逻辑综合设计实验报告本次数字逻辑综合设计实验旨在通过集成数字电路设计的各项技能，实现课程中所学的数字逻辑电路的设计和应用。
本文将从实验流程、实验过程和实验结果三个方面进行详细阐述。
一、实验流程1.确定实验内容和目的。
2.设计电路，包括逻辑门、时序电路和其他数字电路。
3.将电路图转化为器件链路图。
4.验证器件是否可以直接连接，确定器件安装方式。
5.安装器件，焊接电路板。
6.进行测试和调试，确认电路是否可以正常工作。
7.完成实验报告并提交。
二、实验过程1.确定实验内容和目的本次实验的内容是建立一个多功能的数字电路，实现数字电路的常见功能，包括计数器、时序控制器等。
本次实验的目的是通过对数字电路设计的综合应用，提高学生对数字电路设计的实践能力。
2.设计电路在确定实验内容和目的之后，我们需要对电路进行设计。
为了实现功能的复杂性，我们设计了一个包含多个逻辑门、计数器和其他数字电路的复杂电路。
3.将电路图转化为器件链路图在完成电路设计后，我们需要将电路图转化为器件链路图。
我们需要根据电路设计中使用的器件类型和数量来确定器件链路图。
在转化过程中，我们需要考虑器件之间的连接方式、信号传输、电源连接等因素。
4.验证器件是否可以直接连接，确定器件安装方式对于电路板的安装和器件之间的连接问题，我们需要进行仔细的测试和验证。
只有当所有器件都可以无误地连接到电路板上并正常工作时，我们才能确定最佳的器件安装方式。
5.安装器件，焊接电路板完成以上所有的测试和验证后，我们可以开始完成电路板的安装。
在安装过程中，我们需要仔细按照器件链路图和设计图来进行布线和连接。
最后，我们需要进行焊接，确保连接性能和电路板的可靠性。
6.进行测试和调试，确认电路是否可以正常工作完成器件安装和焊接后，我们需要进行测试和调试。
我们需要检查每个部分的性能和功能，以确保电路可以正常工作。
如果我们发现任何错误或问题，我们需要进行进一步的调试和修复。
7.完成实验报告并提交。
西北工业大学数字逻辑实验报告(0123403034循环)
数字电路技术实验报告一、学号: 姓名: 日期:实验目的:（1）.用数码显示管实现0.1.2.3.4.0.3.0.3.4；（2）.用74LS90,5421BCD码实现模十计数；二、实验设备:（1）.数字电路试验箱；（2）.数字双踪示波器；（3）.函数信号发生器；（4）.集成电路: 74LS90；（5）.集成电路: 74LS00；三、实验原理:计数是一种最简单的基本运算计数器在数字系统中主要是对脉冲的个数进行计数以实现测量、计数和控制的功能同时兼有分频功能。
计数器按计数进制分为二进制计数器十进制计数器和任意进制计数器按计数单元中触发器所接收计数脉冲和翻转顺序分为异步计数器同步计数器按计数功能分有加法计数器减法计数器可逆双向计数器等。
异步清零2-5-10进制异步计数器74LS9074LS90是一块2-5-10进制异步计数器它由四个主从JK触发器和一些附加门电路组成其中一个触发器构成一位二进制计数器另三个触发器构成异步五进制计数器。
在74LS90计数器电路中设有专用置0端R01 R02和置9端S91 S92 当R1=R2=S1=S2=0时时钟从CP1引入Q0输出为二进制时钟从CP2引入Q3输出为五进制时钟从CP1引入Q0接CP2即二进制的输出与五进制的输入相连则Q3Q2Q1Q0输出为十进制8421BCD 码时钟从CP2引入而Q3接CP1即五进制的输出与二进制的输入相连Q0Q3Q2Q1输出为十进制5421BCD码。
74LS90管脚定义74LS00管脚定义74LS90功能表四、实验内容:（1）.用74LS90实现0123403034 （2）.用5421ＢＣＤ实现计数；五、实验结果:（1）.列出真值表；（2）.画出卡诺图；（3）.按化简结果连接图；（循环数字列表）（1）.F8=0；.四变量卡诺图:F 2=Q .Q .Q .Q 1020；F 1=Q 1；（5）.把F 8接地；F 4接Q3；F 2与相接Q .Q .Q .Q 1020；F 1与Q 1链接；六、心得体会:这次实验综合性较强, 主要考察了我们从实际问题中抽象出逻辑函数的能力。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识，通过对数字信号的处理和转换，实现了计算机的高效运算和各种复杂功能。
本实验旨在通过实际操作，加深对数字逻辑电路的理解和应用。
实验一：二进制加法器设计与实现在这个实验中，我们需要设计一个二进制加法器，实现两个二进制数的加法运算。
通过对二进制数的逐位相加，我们可以得到正确的结果。
首先，我们需要将两个二进制数输入到加法器中，然后通过逻辑门的组合，实现逐位相加的操作。
最后，将得到的结果输出。
实验二：数字比较器的应用在这个实验中，我们将学习数字比较器的应用。
数字比较器可以比较两个数字的大小，并输出比较结果。
通过使用数字比较器，我们可以实现各种判断和选择的功能。
比如，在一个电子秤中，通过将待测物品的重量与设定的标准重量进行比较，可以判断物品是否符合要求。
实验三：多路选择器的设计与实现在这个实验中，我们需要设计一个多路选择器，实现多个输入信号中的一路信号的选择输出。
通过使用多路选择器，我们可以实现多种条件下的信号选择，从而实现复杂的逻辑控制。
比如，在一个多功能遥控器中，通过选择不同的按钮，可以控制不同的家电设备。
实验四：时序电路的设计与实现在这个实验中，我们将学习时序电路的设计与实现。
时序电路是数字逻辑电路中的一种重要类型，通过控制时钟信号的输入和输出，实现对数据的存储和处理。
比如，在计数器中，通过时序电路的设计，可以实现对数字的逐位计数和显示。
实验五：状态机的设计与实现在这个实验中，我们将学习状态机的设计与实现。
状态机是一种特殊的时序电路，通过对输入信号和当前状态的判断，实现对输出信号和下一个状态的控制。
状态机广泛应用于各种自动控制系统中，比如电梯控制系统、交通信号灯控制系统等。
实验六：逻辑门电路的优化与设计在这个实验中，我们将学习逻辑门电路的优化与设计。
通过对逻辑门电路的布局和连接方式进行优化，可以减少电路的复杂性和功耗，提高电路的性能和可靠性。
数字逻辑实习报告
一、实习目的本次数字逻辑实习的主要目的是通过实际操作和理论学习，加深对数字逻辑电路基本原理的理解，掌握数字逻辑电路的设计、分析和仿真方法，提高解决实际问题的能力。
二、实习内容1. 数字逻辑电路基本原理的学习在实习过程中，我们首先学习了数字逻辑电路的基本原理，包括逻辑门、触发器、计数器、寄存器等基本逻辑元件及其组合逻辑和时序逻辑电路的设计方法。
2. 逻辑门电路的设计与仿真通过Logisim软件，我们设计并仿真了各种逻辑门电路，如与门、或门、非门、异或门等。
通过实验，我们验证了所设计的逻辑门电路的正确性。
3. 触发器电路的设计与仿真我们学习了D触发器、JK触发器、T触发器等基本触发器电路的设计方法，并利用Logisim软件进行仿真，验证了所设计的触发器电路的功能。
4. 计数器电路的设计与仿真我们学习了同步计数器、异步计数器等计数器电路的设计方法，并利用Logisim软件进行仿真，验证了所设计的计数器电路的正确性。
5. 寄存器电路的设计与仿真我们学习了移位寄存器、同步寄存器等寄存器电路的设计方法，并利用Logisim软件进行仿真，验证了所设计的寄存器电路的功能。
三、实习过程1. 实验准备在实习开始前，我们查阅了相关资料，了解了数字逻辑电路的基本原理和设计方法。
同时，我们预习了实验指导书，明确了实验目的、内容和步骤。
2. 实验操作在实验过程中，我们按照实验指导书的要求，利用Logisim软件设计并仿真了各种数字逻辑电路。
在实验过程中，我们遇到了一些问题，通过查阅资料、请教老师等方式解决了这些问题。
3. 结果分析通过对所设计的数字逻辑电路进行仿真，我们验证了电路的正确性。
同时，我们分析了电路的性能，如速度、功耗等。
四、实习收获1. 提高了数字逻辑电路设计能力通过本次实习，我们掌握了数字逻辑电路的设计方法，提高了数字逻辑电路的设计能力。
2. 增强了实践操作能力在实习过程中，我们学会了使用Logisim软件进行数字逻辑电路的仿真，提高了实践操作能力。
数字逻辑设计及应用实验综合课程设计
课程设计说明书学生信息系别计算机工程系专业计算机科学与技术班级计科B 姓名学号课程设计信息课程名称数字逻辑设计及应用实验综合课程设计课程设计题目数字时钟课程设计时间2011/6/24小组情况指导教师批改情况成绩评阅教师批改时间年月日2010－2011学年第2 学期目录1.课程设计内容 (3)2.课程设计目的 (3)3.背景知识 (3)4.工具/准备工作 (3)5.设计步骤与方法 (3)5.1.步骤1：分频 (3)5.2.步骤2：计时电路 (4)5.2.1．计秒 (4)5.2.2．计分 (5)5.2.3.计时 (6)5.3.步骤3：译码显示电路 (7)6.设计结果及分析 (8)7.设计结论 (8)8.问题及心得体会 (8)9.对本设计过程及方法、手段的改进建议 (8)10.参考文献 (8)数字时钟1. 课程设计内容运用学过的数字电路中组合逻辑电路与时序逻辑电路知识，通过QuartusⅡ7.2软件在FPGA中模拟实现数字时钟。
灵活应用元件的功能，如用译码器、数据选择器、计数器实现动态显示。
2. 课程设计目的设计一个数字时钟，能准确显示时、分、秒，并能正确地进位，实现60进制与24进制，数字钟起始的时间为00小时00分00秒，最大计时显示23小时59分59秒，完成一天二十四小时的计时。
3. 背景知识脉冲发生电路将实验提供的频率要需求进行分频；计时电路负责计数，是整个电路的基础；译码显示电路则将计数电路的结果经译码后显示在数码管上。
4. 工具/准备工作一块系统频率为24.576MHz的电路实验板以及QuartusⅡ7.2软件、实验电路板引脚表。
5. 设计步骤与方法5.1. 步骤1：分频实验提供的系统频率为24.576MHz，而我们所需的计数器的计数频率为1Hz。
系统频率可通过1片8count,1片4count,3片模为10的74160以及1片经过修改后所得的6进制74163分频后正好得到1Hz的时钟频率,并从8count的QE,QF,QG中的分频标号为A、B、C，为下面显示模块的频率做准备。
数字逻辑专题实验-实验报告
数字逻辑电路专题实验报告——多功能数字钟设计目录一．实验目的 (3)二．设计项目实现的目标 (3)三．系统设计方案 (3)1. 系统功能模块示意图： (3)2. 功能模块说明： (3)总控电路 (3)四．测试结果及分析 (8)五．项目总结 (10)六．结束语 (10)七．参考书 (11)一．实验目的1．学会综合运用组合逻辑、时序逻辑设计数字系统电路的方法2．学会使用EDA软件（Quartus）设计调试电路的方法3．掌握FPGA（可编程逻辑器件）技术的层次化电路设计二．设计项目实现的目标设计一个数字式电子时钟。
能够显示时、分、秒，其中小时采用24时计时法，能够整点报时，报时时，按照12时计时法报时，闹钟响的次数与时间相同，电子钟与秒表的显示均由LED七段数码管显示。
系统可以手动调节时间。
三．系统设计方案1. 系统功能模块示意图：可将系统电路划分为三个模块：控制电路模块、计时模块及报时模块。
而计时模块又分为计秒模块、计分模块及计小时模块。
2. 功能模块说明：总控电路模块功能：（1）60进制BCD码计数器counter60电路原理图如下所示：clk为时钟信号输入，en和enout分别为计数使能输入和进位使能输出，用于各计时模块间的级联q0~7为计数值的BCD码输出。
说明：设计该计数器应输出两路BCD码，一路表示十位，模为6；另一路表示个位，模为10。
使用的元器件为74161四位二进制计数器及若干逻辑门，两个74161采用同步方式级联。
（2）24进制BCD码计数器counter24电路原理图如下所示：（3）校时模块adjuster电路原理图如下所示：d2_4e2线-4译码器电路：adjuster校时电路：S_CE、M_CE、H_CE分别连接秒分时计数的使能端，CLK输出连接其各计数器时钟信号输入端；EN为时钟的使能输入端，CLK1Hz为控制整个时钟的时钟信号输入，S_ENOUT、M_ENOUT连接各计数器的进位使能，SET为加一修改输入，MODE为模式切换模式输入：（1）MODE无输入,COUNTER的QA和QB为00，译码后SEL为1，74157选择器选择B1、B2、B3、B4，输出CLK、S_CE、M_CE、H_CE分别为CLK1Hz时钟信号、EN、S_ENOUT、M_ENOUT，使电路进入正常计时过程；（2）MODE输入一个脉冲，计数器加1，译码后输出SEL，S_EN，M_EN，H_EN分别为0，1，0，0，74157选择器选择A1、A2、A3、A4，输出CLK、S_CE、M_CE、H_CE 分别为SET、S_CE、M_CE、H_CE，此时输入SET脉冲即完成对秒的加1修改；（3）分钟修改与小时修改，只需分别给MODE两个脉冲和三个脉冲即可切换到所需模式下，道理与（2）中所述相同，故不再赘述。
数字逻辑实验报告综合版
基于Libero的数字逻辑仿真实验1.基本门电路一、实验目的1.了解基于Verilog的基本门电路的设计及其验证。
2.熟悉利用EDA工具进行设计及仿真的流程。
二、实验环境Libero仿真软件。
三、实验内容1.参考4.1基本门电路实验掌握Libero软件的使用方法。
2.参考74HC00的实验, 完成74HC00、74HC02.74HC04.74HC08、74HC32.74HC86相应的设计、综合及仿真3、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86（任选一个）的综合结果, 以及相应的功能仿真结果。
4.自选一个器件演示其布线后仿真过程。
四、实验结果和数据处理1.模块及测试平台代码清单(a) 74HC32:(b)模块代码// main.vmodule HC32(a,b,y);input [4:1]a,b;output[4:1]y;assign y=a|b;endmodule(c)测试平台代码// testbench.v`timescale 1ns/1nsmodule testbench;reg [4:1]a,b;wire [4:1]y;HC32 ul(a,b,y);initialbegina=4'b0000;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule2.第三次仿真结果（布局布线后）2.组合逻辑电路一、实验目的1.了解基于Verilog的组合逻辑电路的设计及其验证。
2.熟悉利用EDA工具进行设计及仿真的流程。
二、实验环境Libero仿真软件。
三、实验内容1.参考74HC00的实验, 完成74HC283.74HC85.74HC138、74HC148、74HC15.相应的设计、综合及仿真。
2、记录74HC85的综合结果, 以及相应的功能仿真结果。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。
（2）根据输入输出关系，设计四位加法器的逻辑电路。
（3）使用Logisim软件搭建电路，并设置输入信号。
（4）观察仿真结果，验证电路功能是否正确。
2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。
（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。
（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。
（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。
（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。
分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。
2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。
分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。
数字逻辑实验报告武大(3篇)
第1篇一、实验目的1. 理解数字逻辑的基本概念和原理；2. 掌握数字逻辑电路的基本分析方法；3. 熟悉数字电路仿真软件的使用；4. 培养实验操作能力和问题解决能力。
二、实验内容及步骤1. 实验一：组合逻辑电路设计（1）设计2选1多路选择器（MUX21）1）根据教材5.1节流程，利用Quartus II完成MUX21的文本编辑输入（MUX21.v）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，a和b分别接来自不同的时钟，输出信号接蜂鸣器；5）编译、下载和硬件测试实验，通过选择键1，控制s，可使蜂鸣器输出不同音调。
（2）设计三人表决电路1）根据教材5.1节流程，利用Quartus II完成三人表决电路的文本编辑输入（图5-36）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，ABC[2..0]分别接自键3、键2、键1；CLK接自时钟CLOCK0(256Hz)，输出信号X接D1，输出信号Y接蜂鸣器；5）编译、下载和硬件测试实验，通过按下键3、键2、键1，控制D1的亮灭。
2. 实验二：时序逻辑电路设计（1）设计‘101’序列检测器1）验证RS/D/JK/T触发器的功能；2）熟悉逻辑分析仪、字发生器的使用；3）形成原始的状态图和状态表；4）采用Mealy型同步时序逻辑电路实现序列检测器的功能；5）初始状态：A，状态1：B，状态2：C；6）状态化简（用隐含表）；7）状态编码（优先级1>2>3的顺序编码）；8）确定激励函数和输出函数，并画出逻辑电路图；9）在Ni Multisim上实现电路的仿真；10）记录实验现象，采用截屏波形的方法。
（2）设计RISC-V五级流水线CPU1）了解数字逻辑与组成原理实践教程；2）设计32位RISC-V五级流水线CPU代码；3）使用Modelsim进行仿真；4）提供项目源代码、测试数据、设计图和指令集；5）编写实验报告，包括实验目的、环境介绍、系统设计、实验步骤和结果分析。
数字逻辑实验报告-5页精选文档
实验报告实验一基本门电路功能验证实验实验目的：验证与非门74LS00（或74HC00）、或非门74LS02）以及非门74LS04（或74HC04）逻辑功能1.验证与非门的逻辑功能实验器材：数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；实验原理：74LS00（或74HC00）为四个二输入端的与非门，74LS04（或74HC04）是六反相器。
其引脚分别如图1、2所示。
实验过程：参照引脚分布图，连接电路图，在电路图连接完成之前要断开电源。
1,2两个端口为输入端，1,2两个输入端接在控制端，通过波动上下开关来改变输入电阻的大小，通过控制2个输入端电平的高低。
3为输出端，接在信号显示管上，通过显示管来确定输出信号是否有效。
，用万能表测量出输出端的电平大小，并及时记录下实验结果。
实验结果：得到如下四组数据，根据数据得出真值表实验结论：实验结果验证了与非门逻辑电路的功能，可以用一个图和真值表表示：2.验证或非门的逻辑功能实验器材：数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；实验原理：74LS02为四个二输入端的与非门，74LS04（或74HC04）是六反相器。
实验过程：参照引脚分布图，连接电路图，在电路图连接完成之前要断开电源。
1,2两个端口为输入端，1,2两个输入端接在控制端，通过波动上下开关来改变输入电阻的大小，通过控制2个输入端电平的高低。
3为输出端，接在信号显示管上，通过显示管来确定输出信号是否有效。
，用万能表测量出输出端的电平大小，并及时记录下实验结果。
实验结果：实验结论：实验结果验证了或非门逻辑电路的功能，可以用一个图和真值表表示：3.验证非门的逻辑功能实验器材：数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；实验原理：74LS04（或74HC04）为四个二输入端的与非门，74LS04（或74HC04）是六反相器。
实验过程：参照引脚分布图，连接电路图，在电路图连接完成之前要断开电源。
数字逻辑实验报告(完整)一套
数字逻辑电路实验一、实验目的1.初步了解TDS－4数字系统综合实验平台、数字万用表UT56的使用方法。
2.熟悉TTL中小规模集成电路的外型、管脚和使用方法。
3.掌握TTL与非门和异或门输入输出之间的逻辑关系及输入输出逻辑电平值。
二、实验器件、仪器和设备1．4双输入与非门74LS00 1片2．4异或门74LS86 1片3．4双输入与非门74LS20 1片4．4-2-3-2输入与或非门74LS64 1片5．数字万用表UT56 1台6．PC机（数字信号显示仪）1台7 ．TDS－4数字系统综合实验平台芯片引脚图三、实验步骤和测试分析1.初步了解TDS－4数字系统综合实验平台①学习数字万用表UT56的正确使用方法。
②利用数字万用表直流电压挡、实验平台LED指示灯及逻辑测试笔，弄清TDS－4数字系统综合实验平台为我们提高的电源端+5V、接地点，弄懂信号源逻辑电平开关K0~K11、2路单脉冲信号源功能及使用方法。
2．测试逻辑门的逻辑功能①测试4双输入与非门74LS00中至少一个与非门的逻辑功能。
②测试4双输入异或门74LS86异或门的逻辑功能。
测试方法和结果记录方式如①要求。
4输入与非门测试表格双4输入与非门(附加)4异或门测试表格3.进一步了解TDS－4数字系统综合实验平台①学习实验平台提供的数字信号显示仪使用方法，并利用其观察实验平台提供的所有固定频率时钟源12MHz、6MHz、3MHz、2MHz、1MHz、500KHz、100KHz共7 种频率的方波的波形图，并记录3MHz、2MHz、1MHz三种频率的方波的波形图。
②利用数字信号显示仪，观测与非门和异或门的控制特性。
观测方法如测试原理图所示，记录输入、输出波形，并对波形进行分析。
分析芯片是否满足所应有的逻辑功能，判断芯片好坏。
通过上图的测试数据及波形照片，可以得出芯片满足所应有的逻辑功能，即所使用的74LS00为正常芯片。
4. 用与非门芯片实现逻辑功能（二选一）①用74LS20实现逻辑功能，并测试验证。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告实验一器件认知及基本逻辑门逻辑功能测试一、实验目的1. 认知逻辑器件的外形和引脚的排列。
2．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
3．熟悉TTL中、小规模集成电路的使用方法。
4. 对逻辑器件的逻辑功能进行测试和验证。
5. 掌握"Dais数字电路实验系统”仪器的使用方法。
二、实验所用器件和设备1．二输入四与非门74LS00 1片2．二输入四或非门74LS28 1片3. 二输入四异或门74LS86 1片4．Dais数字电路实验系统1台5．万用表1个三、实验内容1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2. 测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
四、实验提示．1. 将被测器件插人实验台上的集成块插座中。
2．将器件的引脚7与“地(GND)”连接，将器件的14引脚与+5V连接。
3．用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平为“0”或为“1”。
4. 将被测器件的输出引脚与实验台上的电平指示灯（即发光二极管）连接。
指示灯亮表示输出电平为“1”，指示灯灭表示输出电平为“0”。
五、实验报告要求1．画出三个实验的接线图。
2．用真值表表示出实验结果。
实验二用全与非门构成全加器一、实验目的1. 掌握全加器的逻辑功能和真值表。
2．掌握用全与非门构成全加器的方法。
二、实验所用器件和设备1. 二输入四与非门74LS00 2片2．三输入三与非门74LS10 1片3．六反相器74LS04 1片4. Dais数字电路实验系统1台三.实验内容1．画出全加器的电路图。
2．全与非门构成全加器，并搭出电路。
四．实验提示二输入四与非门74LS00 中的任一个与非门二输入端连在一起时，此与非门即可当成非门使用。
五．实验报告要求1．用真值表形式说明全加器的功能。
《数字逻辑》实验 组合逻辑电路实验
组合逻辑电路实验一一、实验目的1、熟悉半加器、全加器的实验原理，学习电路的连接；2、了解基本74LS系列器件（74LS04、00、32）的性能；3、对实验结果进行分析，得到更为优化的实验方案。
二、实验内容1、按照实验原理图连接电路。
2、实验仪器：74LS系列的芯片、导线。
实验箱内的左侧提供了插放芯片的地方，右侧有控制运行方式的开关KC0、KC1及KC2。
其中KC1用来选择实验序号。
序号为0时，手动进行。
自动运行时按加、减选择所做实验的序号。
试验箱内有分别用于手动和自动实验的输入的控制开关K n和S n。
3、三、实验原理实验原理图如下：四、实验结果及分析1、将实验结果填入表1-1表1-1 2、实验结果分析 由实验结果可得半加和： Hi=Ai ⊕Bi 进位： Ci=AiBi则直接可以用异或门和与门来实现半加器，减少门的个数和级数，提高实验效率。
实验二 全加器一、实验目的1、掌握全加器的实验原理，用简单的与、或非门来实现全加器的功能。
2、分析实验结果，得到全加器的全加和和进位的逻辑表达式，根据表达式用78LS138和与、或、非门来实现全加器。
二、实验内容同半加器的实验，先采用手动方式，再用自动方式。
用自动方式时选实验序号2。
三、实验原理四、实验结果及其分析表1-22、实验结果分析从表1-2中的实验结果可以得到：Si=Ai Bi 1-Ci +Ai Bi 1-Ci +A i B i C i-1=Ai ⊕Bi ⊕Ci-1 Ci=AiBi+AiCi-1+BiCi-1故Si=∑)7,4,2,1(m Ci=∑)7,6,5,3(m因此可用三—八译码器74LS138和与非门实现全加器，逻辑电路图如下：实验三 三—八译码器与八—三编码器一、实验目的1、进一步了解译码器与编码器的工作原理，理解译码和编码是相反的过程。
2、在连接电路时，注意译码器74LS138和编码器74LS148使能端的有效级，知道两者的区别。
3、通过实验理解74LS148是优先权编码器。
数字逻辑7400、74138、74151实验报告
组合逻辑电路综合实验报告课程名称：班级：姓名：学号：实验一常用逻辑门电路功能测试一、实验目的1．掌握TTL与非门输入、输出之间的逻辑关系。
2．熟悉TTL中、小规模集成电路的外形、管脚及使用方法。
3. 了解常用的逻辑门电路。
二、实验类型验证性与设计性实验。
三、实验仪器设备二输入四与非门74LS00一片四、实验原理1. 典型的TTL与非门电路2. 7400是一种有4个2输入与非门的集成电路五、实验内容测试74LS00一个与非门的输入和输出的逻辑关系。
六、实验步骤1引脚和2引脚接输入端k1和k2，3引脚接输出端灯L1，14引脚接电源，7引脚接地。
让电路工作，调试电路。
七、实验结果八、实验总结1.充分了解了与非门的输入、输出之间的逻辑关系。
2.做实验时，要先将芯片插好再连线，最后将电源打开，这样不仅安全还能保护电路不收损伤。
3. 与非门的逻辑表达式为Z=ABC。
4. 亲自动手实验让我对数字逻辑电路这门课程产生了更高的兴趣。
九、实验改进建议1.要提前预习实验弄清楚实验目的，弄懂实验原理。
2.可以用电脑模拟软件来模拟电路实验，这样可以减少由于操作不当而造成的电路元件烧毁等现象造成的不必要的损失。
实验二中规模逻辑器件功能测试一、实验目的1．掌握三线——八线译码器的逻辑电路构成、特点及应用2．熟悉三线——八线译码器的功能及其引脚3. 巩固组合逻辑电路的设计方法。
4．熟悉TTL中规模集成电路的外形、管脚及使用方法。
5．掌握中规模逻辑器件译码器的输入、输出之间逻辑关系。
二、实验类型验证性与设计性实验。
三、实验仪器设备三线——八线译码器74LS138一片四、实验原理1. 变量译码器是指将n位二进制输入变量译成n2个不同输出信号的译码器。
2. 将每一组输入代码译为一个特定的输出信号，以表示代码原意的组合逻辑电路，由三位2进制数译出8个输出信号。
五、实验内容测试74LS138三线——八线译码器的输入和输出逻辑关系。
六、实验步骤16引脚接电源，8引脚接地。
数字逻辑实验报告完整版
华中科技大学计算机学院数字逻辑实验报告实验一组合逻辑电路的设计实验二同步时许逻辑电路设计实验三：异步时序逻辑电路设计姓名：学号：班级：指导老师：完成时间：实验一组合逻辑电路的设计一、实验目的1掌握组合逻辑电路的功能测试.2验证半加器和全加器的逻辑功能。
3学会二进制的运算规律。
二、实验器材74LS00 二输入四与非门、74LS04 六门反向器、74LS10 三输入三与非门、74LS86 二输入四异或门、74LS73 负沿触发JK触发器、74LS74 双D触发器。
三、实验内容内容A 一位全加全减器的实现。
电路做加法还是做减法由S控制。
当s=0时做加法运算，s=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，F1和F2为合数和向上位的进位。
当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，F1和F2为差数和向上位的借位。
内容B 舍入与检测电路的设计。
用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。
当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：四、实验步骤内容A 一位全加全减器的实现。
由要求可得如下真值表：F1的卡诺图为： F2的卡诺图为：化简得F1=A○+B○+C, F2=.由F1和F2表达式画出电路图如下：根据电路图，连接电路。
接线后拨动开关，结果如图：内容B 舍入与检测电路的设计。
由题意，列出真值表如图：化简卡诺图得F1=, F2=A ○+B ○+C ○+D.由此画出电路图如下：按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。
每输出一个代码后观察显示灯，并记录结果如下表：接开关接灯五、试验体会1、化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简2、多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。
数字逻辑与电路设计综合实践教案
数字逻辑与电路设计综合实践教案教案名称：数字逻辑与电路设计综合实践一、教学目标1.理解和掌握数字逻辑的基本概念和电路设计原则。
2.学会分析和设计简单的数字电路。
3.掌握数字电路的测试和调试技巧。
4.培养学生对数字逻辑和电路设计的兴趣和解决问题的能力。
二、教学内容1.数字逻辑基础：包括二进制数制、逻辑代数、门电路等。
2.电路设计原则：包括电路图设计、PCB布局、元件选择与匹配等。
3.数字电路分析与设计：以实际案例为例，讲解电路的分析与设计过程。
4.数字电路测试与调试：包括测试方案制定、调试技巧等。
三、教学方法1.理论教学：通过讲解、演示、讨论等方式，使学生掌握数字逻辑和电路设计的基本概念和原理。
2.实践教学：安排实验和设计任务，让学生亲自动手进行电路分析和设计，加深对理论知识的理解和应用。
3.项目式教学：以实际项目为例，引导学生参与到电路设计和制作的整个过程中，提高他们的解决问题能力和创新能力。
四、教学过程1.导入新课：通过提问、演示等方式，引导学生思考数字逻辑与电路设计的相关问题。
2.新课讲解：讲解数字逻辑基础、电路设计原则、数字电路分析与设计、数字电路测试与调试等内容。
3.案例分析：以实际案例为例，引导学生分析电路图，理解电路设计思路和元件匹配原则。
4.实验与设计：安排实验和设计任务，让学生亲自动手进行电路分析和设计，加深对理论知识的理解和应用。
5.讨论与总结：引导学生进行讨论和总结，提高他们的解决问题能力和创新能力。
五、教学评估1.课堂表现：观察学生在课堂上的表现，包括听讲、讨论、实验等方面的表现。
2.作业与考试：布置适量的作业和考试题目，检验学生对理论知识的掌握程度和实践能力。
3.项目成果评估：对学生在实际项目中的表现进行评估，包括电路设计、制作、调试等方面的表现。
4.创新能力评估：观察学生在解决问题和创新方面的表现，鼓励他们提出自己的想法和方案。
六、教学反思与改进1.对本次综合实践课程进行总结和反思，分析教学中存在的问题和不足之处。
电子科技大学_数字逻辑综合实验_4个实验报告_doc版
电子科技大学计算机学院标准实验报告（实验）课程名称数字逻辑综合实验xxx20160xxxxxxxxx电子科技大学教务处制表电子科技大学实验报告 1学生姓名：xxx 学号：指导教师：吉家成米源王华一、实验项目名称：中小规模组合逻辑设计二、实验目的：1．掌握非门、或门、与非门、异或门、数据选择器的逻辑功能。
2．掌握常有逻辑门电路的引脚排列及其使用方法。
3．采用中小规模逻辑门进行组合逻辑设计，掌握组合逻辑的设计方法。
三、实验内容：1．逻辑输入采用实验箱的K1-K11，逻辑输出接L1-L10。
测试实验箱上的HD74LS04P（非门）、SN74LS32N（或门）、SN74LS00N（与非门）、SN74HC86N（异或门）、SN74HC153（数据选择器、多路复用器）的逻辑功能。
2．采用小规模逻辑器件设计一位数据比较器：设一位数据比较器的输入为A、B，比较A>B，A=B，A<B，输出三个比较结果，输出采用低电平有效。
3．分别用小规模和中规模逻辑器件设计3输入多数表决器：设输入为A、B、C，当三个输入有两个或两个以上同意时，输出结果为同意，输入、输出的同意均为高电平有效。
四、实验原理：1．一块74LS04芯片上有6个非门。
非门的逻辑功能如表1所示，74LS04（非门、反相器）的逻辑符号和引脚排列如下图所示。
图1 74LS04的逻辑符号和引脚排列2．74LS32（或门）的逻辑符号、引脚排列如下图所示。
图2 74LS32的逻辑符号和引脚排列输入输出YA BL L LL H HH L HH H H3．74LS00输入输出YA BL L HL H HH L HH H L图3 74LS00逻辑符号和引脚排列4．一块74HC86芯片上有4个异或门。
异或门的逻辑功能如表4所示，74HC86（异或门）的逻辑符号、引脚排列如图4所示。
表4异或门的逻辑功能输入输出YA BL L LL H HH L HH H L图4 74HC86逻辑符号和引脚排列5．74HC153芯片上有两个4选1数据选择器。
数字逻辑种实验报告(3篇)
第1篇一、实验目的1. 理解数字逻辑的基本概念和基本电路；2. 掌握逻辑门电路的设计和实现方法；3. 熟悉组合逻辑电路和时序逻辑电路的设计和仿真；4. 提高动手实践能力和问题解决能力。
二、实验环境1. 实验仪器：数字逻辑实验箱、示波器、逻辑分析仪等；2. 实验软件：Logisim、Proteus等。
三、实验内容1. 逻辑门电路设计（1）实验目的：学习逻辑门电路的基本原理，掌握逻辑门电路的设计方法。
（2）实验内容：1）设计一个与门电路，实现两个输入信号A和B的与运算；2）设计一个或门电路，实现两个输入信号A和B的或运算；3）设计一个非门电路，实现输入信号A的反运算。
（3）实验步骤：1）根据实验要求，利用实验箱上的逻辑门模块搭建相应的逻辑门电路；2）通过示波器观察输入信号和输出信号的变化，验证电路功能；3）利用Logisim软件对电路进行仿真，分析电路的输出波形。
2. 组合逻辑电路设计（1）实验目的：学习组合逻辑电路的设计方法，掌握组合逻辑电路的仿真和测试。
（2）实验内容：1）设计一个2-4线译码器，实现输入信号A、B、C、D到输出信号Y0、Y1、Y2、Y3的译码功能；2）设计一个奇偶校验电路，实现输入信号A、B、C、D的奇偶校验功能。
（3）实验步骤：1）根据实验要求，利用实验箱上的逻辑门模块搭建相应的组合逻辑电路；2）通过示波器观察输入信号和输出信号的变化，验证电路功能；3）利用Logisim软件对电路进行仿真，分析电路的输出波形。
3. 时序逻辑电路设计（1）实验目的：学习时序逻辑电路的设计方法，掌握时序逻辑电路的仿真和测试。
（2）实验内容：1）设计一个异步计数器，实现输入信号CLK的计数功能；2）设计一个同步计数器，实现输入信号CLK的计数功能。
（3）实验步骤：1）根据实验要求，利用实验箱上的触发器模块搭建相应的时序逻辑电路；2）通过示波器观察输入信号和输出信号的变化，验证电路功能；3）利用Logisim软件对电路进行仿真，分析电路的输出波形。
广工数字逻辑实验报告(期末综合实验)
___计算机__学院网络工程专业 1 班____组、学号姓名协作者______________ 教师评定_________________实验题目_________________数字逻辑期末综合实验_________________一、题目（学号单号的做1、2，双号的做3、4）1.用HC161设计一个九进制计数器（清零法和置数法，参考《实验指导书》P53）2.用HC161设计一个分频器（参考《实验指导书》P52，不用数码显示）3.用HC138译码器实现符合电路4.用数据选择器实现符合电路二、要求按顺序报告以下内容1.设计分析过程2.连线图3.预分析其运行步骤、输入输出的变化过程（包括控制端）4.实验通过老师验证的，拍下实验实际连线图，及验证数据；没通过验证的，分析实验不成功的原因。
5.用Verilog编写的代码模块及测试平台6.第一次仿真结果实验报告选做题目：用HC161设计一个九进制计数器(置数法)1.设计分析过程九进制计数器的计数容量是9，而计数器74HC161的计数器容量为16。
显然，如使74HC161的计数初值由7（对应的二进制数为0111）开始，即可将计数容量由16变为9，从而得到九进计数器，相应的状态图如图所示。
由于需要在每次计数值达到1111后，下一个状态从0111开始，从而应使D3D2D1D0=0111。
此时，还需生成置位PE信号，置位信号可通过将进位输出（TC）取反获得，即PE=TC。
2.连线图3.预分析其运行步骤、输入输出的变化过程（包括控制端）输入变化主要是时钟信号的变化，其他数据变化都是根据时钟变化而变化的，实际连线图采用的是1Hz时钟信号，实验中是每1s产生一次时钟信号，即计数器每1s进行一次计数，从0111开始，随着时钟变化而进行计数，每次计数值达到1111后，下一个状态从0111开始。
每次计数值达到1111时，还会生成进位信号，同时将进位信号取反，形成置位PE信号，使计数器重新由0111开始计数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
重要器件：
74LS00 二输入端四与非门
74LS20 四输入端双与非门
74LS86 二输入端四异或门
74LS08 二输入端四与门
74LS54 四输入端与或非门
74LS02 二输入端四或非门
74LS138 3-8译码器
74LS139 双2-4译码器
74LS151 8选1数据选择器
74LS153 双4选1数据选择器
实验报告
1.怎样判断门电路逻辑功能是否正常？
答：(1)按照门电路功能，根据输入和输出，列出真值表。
(2)按真值表输入电平，查看它的输出是否符合真值表。
(3)所有真值表输入状态时，它的输出都是符合真值表，则门电路功能正常；否则门电路功能不正常。
逻辑门的转换：
（1）组成与门电路
由与门的逻辑表达式Z=A·B= B
A·得知，可以用两个与非门组成与门，其中一个与非门用作反相器。
（2）组成或门电路
根据De. Morgan定理，或门的逻辑函数表达式Z=A+B可以写成Z＝B
A•，因此，可以用三个与非门组成或门。
（3）组成或非门电路
或非门的逻辑函数表达式Z=B
A+，根据De.Morgan定理，可以写成Z=A·B=
A•，因此，可以用四个与非门构成或非门。
B
（4）组成异或门电路（选做）
异或门的逻辑表达式Z=A B+A B =B
A•，由表达式得知，我们可以用五个与非门组成异或门。
但根据没有输入反变量的逻辑函数的化简方法，有A·B=（A+B）·B= A+·B，同理有A B=A·(A+B)=A·AB，因此Z=A B+A B=A B
B•，可由四个与非门组成。
2. 异或门又称可控反相门，为什么？
异或门有两个输入端其中一个作为控制端当控制端为0 则输出与另一输入端输入相同即异或门不改变逻辑值但控制端为1的时候输出端与另一输入端输入反向，这时异或门相当于一个反向门。
因此异或门又称可控反向门
半加器：
1、设计一个用异或门、与门、或门组成的一位全加器。
2、设计一个用与或非门组成的一位全加器。
3、利用给出的芯片设计一个两位加法器。
同理
低位进位接高位
4、设计一个用与非门构成的三人表决器。
2、设计一个三位二进制奇校验位检测器。
同理用与非即可，下图做参考
3、设计一个一位全减器。
1、译码器功能测试。
74LS139
测试74LS138的逻辑功能，填写表6.2的输出状态。
表 7.2
将双2-4线译码器转换为3-8线译码器。
真值表同上
利用74LS138设计一位全加器。
74LS138设计一位全减器
测试译码器的逻辑功能
输出控制为低电平有效！
选择端输入端输出控制都应接入输入信号
选择端不变，输入端一高一低进行测试
利用2片74LS151设计16选1数据选择器。
即为用同一个信号控制两片选择器，一个有效一个无效
利用74LS151设计一位全加器。
用一片8选1数据选择器设计一个电路：在4位二进制数（由0到15）中选出所有能被2或3整除的数。
略非常简单。
触发器实验：
低电平有效！！
D触发器中，R有效，Q为0
S有效，Q为1
RS=》1
Qn+1=d
JS触发器中
CLR反有效，Q为0，PR反有效，Q为1，同低电平有效，故CLR反和PR反接1时触发器生效。