河北科技大学：数字电子技术基础 教学课件第三章 组合逻辑电路
合集下载
数字电子技术基础3
组合逻辑电路设计的一般步骤如下：
1．根据设计题目要求，进行逻辑抽象，确定 输入变量和输出变量及数目，明确输出变量 和输入变量之间的逻辑关系。
2．将输出变量和输入变量之间的逻辑关系 （或因果关系）列成真值表。
3．根据真值表写出逻辑函数，并用公式法和
4. 选用小规模集成逻辑门电路或中规模的 常用集成组合逻辑电路或可编程逻辑器件 构成相应的逻辑函数。具体如何选择，应 根据电路的具体要求和器件的资源情况来 决定。
• 例：8线-3线优先编码（74LS148） （设I7 优先权最高…I0优先权最低）
• 由逻辑电路图可得到输出表达式为
Y2 (I4 I5 I6 I7 ) S
Y1 (I7 I6 I3I4I5 I2I4I5) S Y0 (I7 I5I6 I3I4I6 I1I2I4I6 ) S
YS I 0 I1I 2 I 3 I 4 I 5 I 6 I 7 S
YEX (I0 I1 I2 I3 I4 I5 I6 I7 ) S
附加输出信号的状态及含意义
YS
YEX
状态
1 1 不工作
《数字电子技术基础》 电子课件
第三章 组合逻辑电路
3.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
信号组合
不含记忆（存储） 元件
二、逻辑功能的描述
x1
y1
x2
y2
组合逻辑电路
xn
ym
图3.1.1 组合逻辑电路的框图
输出与输入之间可以用如下逻辑函数来描述：
Y2 C D
Y1 B C D
Y3 D
Y2 C D
Y1 B C
Y0 A BC D
Y0 A B
1．根据设计题目要求，进行逻辑抽象，确定 输入变量和输出变量及数目，明确输出变量 和输入变量之间的逻辑关系。
2．将输出变量和输入变量之间的逻辑关系 （或因果关系）列成真值表。
3．根据真值表写出逻辑函数，并用公式法和
4. 选用小规模集成逻辑门电路或中规模的 常用集成组合逻辑电路或可编程逻辑器件 构成相应的逻辑函数。具体如何选择，应 根据电路的具体要求和器件的资源情况来 决定。
• 例：8线-3线优先编码（74LS148） （设I7 优先权最高…I0优先权最低）
• 由逻辑电路图可得到输出表达式为
Y2 (I4 I5 I6 I7 ) S
Y1 (I7 I6 I3I4I5 I2I4I5) S Y0 (I7 I5I6 I3I4I6 I1I2I4I6 ) S
YS I 0 I1I 2 I 3 I 4 I 5 I 6 I 7 S
YEX (I0 I1 I2 I3 I4 I5 I6 I7 ) S
附加输出信号的状态及含意义
YS
YEX
状态
1 1 不工作
《数字电子技术基础》 电子课件
第三章 组合逻辑电路
3.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
信号组合
不含记忆（存储） 元件
二、逻辑功能的描述
x1
y1
x2
y2
组合逻辑电路
xn
ym
图3.1.1 组合逻辑电路的框图
输出与输入之间可以用如下逻辑函数来描述：
Y2 C D
Y1 B C D
Y3 D
Y2 C D
Y1 B C
Y0 A BC D
Y0 A B
《数字电子技术基础》教学课件第3章 组合逻辑电路
&
A
&
&Y
B
&
解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简
Y = AB •A • AB• B = AB • A + AB • B
= AA + B+ BA + B = AB + AB
2）、根据逻辑表达式列真值表
AB
Y
3）、由真值表分析逻辑功能
00
0
01
1
当AB相同时，输出为0
10
1
当AB相异时，输出为1 异或功能。 1 1
常用3线—8线译码器有74LS138
74LS138
逻辑符号（输出0有效）：
S1 S2 S3
A2 A1 A0
它能将三位二进制数的每个代码分别译成低电平。 当控制端S1S2S3=100 时，译码器处工作状态， 译码器禁止时，所有输出端都输出无效电平（高电平）。
3、综合 1）同理,四位二进制译码器为4线—16线译码器
Y1 = A1 A0 = m1
Y2 = A1 A0 = m2
Y3 = A1 A0 = m3
5）常用集成2线—4线译码器
74LS139： 双2线—4线译码器
Y13Y12Y11Y10 Y23Y22Y21Y20 74LS139
S1 A11 A10 S2 A21 A20
2、三位二进制译码器
三位二进制译码器即3线—8线译码器， Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
（3）化简。
得最简与—或表达式： L = AB + BC + AC （4）画出逻辑图。
如果，要求用与非门实现该逻辑电路， 就应将表达式转换成与非—与非表达式：
数字电子技术基础3
3.4 常用的组合逻辑电路
主要内容：
编码器 译码器 多位加法器 数值比较器 数据选择器
通用性强、兼 容性好、功耗 小、工作稳定
可靠
组合逻辑电路
编码
用文字、符号或者数码表 示特定信息的过程称为编码。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
二进制编码器
编码器 二-十进制编码器
优先编码器
组合逻辑电路的逻辑功能特点：
没有存储和记忆作用。
组合电路的组成特点：
由门电路构成，不含记忆单元，只存在从输入到输 出的通路，没有反馈回路。
组合电路可以有一个或多个输入端,也可以有 一个或多个输出端
组合逻辑电路
组合逻辑电路的一般框图
Z1 f1( X1 , X2 ,Xn )
Z1 f1 ( X1 , X2 ,Xn )
00000100101
00000010110
00000001111
组合逻辑电路
54LS148优先编码器
被编码对象 选
通
ST IN 0 IN1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7
Y2
Y1
Y 0
Y EX YS
控 1 111 11
制 0 1 1 1 1 1 1 1 1 1 1 代1 码输1 出0 端
输
入
输出
I1 1 0 1 1
I2 1
0
对公I11N式3 个2I11n信4 号I115N进来行I116确编定I11码7 需时Y00要2，使应Y00用1按Y100
0 的1二进1制代1 码1的位1数n0. 1 0
101111011
原 码 输
0 1 1 0 1 1 1 1 0 0出
主要内容：
编码器 译码器 多位加法器 数值比较器 数据选择器
通用性强、兼 容性好、功耗 小、工作稳定
可靠
组合逻辑电路
编码
用文字、符号或者数码表 示特定信息的过程称为编码。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
二进制编码器
编码器 二-十进制编码器
优先编码器
组合逻辑电路的逻辑功能特点：
没有存储和记忆作用。
组合电路的组成特点：
由门电路构成，不含记忆单元，只存在从输入到输 出的通路，没有反馈回路。
组合电路可以有一个或多个输入端,也可以有 一个或多个输出端
组合逻辑电路
组合逻辑电路的一般框图
Z1 f1( X1 , X2 ,Xn )
Z1 f1 ( X1 , X2 ,Xn )
00000100101
00000010110
00000001111
组合逻辑电路
54LS148优先编码器
被编码对象 选
通
ST IN 0 IN1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7
Y2
Y1
Y 0
Y EX YS
控 1 111 11
制 0 1 1 1 1 1 1 1 1 1 1 代1 码输1 出0 端
输
入
输出
I1 1 0 1 1
I2 1
0
对公I11N式3 个2I11n信4 号I115N进来行I116确编定I11码7 需时Y00要2，使应Y00用1按Y100
0 的1二进1制代1 码1的位1数n0. 1 0
101111011
原 码 输
0 1 1 0 1 1 1 1 0 0出
数字电子技术基础-第三章--组合逻辑电路
三、静态冒险现象的消除方法
（一）加冗余项 （二）变换逻辑式，消去互补变量 （三）增加选通信号 （四）增加输出滤波电容 （五）引入封锁脉冲
四、动态冒险的定义
动态1冒险
动态0冒险
第四节 常用中规模集成组合逻辑模 块之一 编码器
一、普通编码器
（一）二进制普通编码器 例3-6 试设计一个4线-2线编码器电路，可将
（2）真值表见表所示，因为有4个输入变量， 所以真值表中共有16行，每行对应了一种变量取 值组合，根据题目中的叙述，其中12种变量取值 组合不会出现，所以视为无关项。
（二）二－十进制编码器——键控8421BCD码编码器
二、优先编码器
（一）优先编码器的定义与功能
例3-7 设计一个4线-2线优先编码器，任一时 刻必须有一个输入有效，但允许多个输入同时 有效。
解：（1）约定：输入为高电平有效，信息 有效用1表示，无效用0表示。4个信息分别 用I0、I1、I2、I3表示，2位代码用A1、A0表 示，且对应的关系为： I0的编码为00（左边 为A1、右边为A0）， I1的编码为01（左边为 A1、右边为A0）， I2的编码为10（左边为A1 、右边为A0），I3的编码为11（左边为A1 、 右边为A0 ）。 I0 、 I1 、 I2 、 I3的优先级依 次升高。
第三节 组合逻辑电路中的竞争冒险
前面在分析和设计组合逻辑电路时，考虑的是输 入信号、输出信号已经处于稳定的逻辑电平的情 况，没有考虑输入变化瞬间的情况。为了保证系 统工作的可靠性，有必要再讨论当输入信号逻辑 电平发生变化的瞬间电路的工作情况。
由于门电路存在延迟时间，在输入变化的瞬间， 在电路的输出端口可能会出现与我们的预期不一 样的尖峰脉冲，我们称这种情况为电路出现了冒 险。
《数字电子技术基础》第3章.组合逻辑电路PPT课件
3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;
第三章组合逻辑电路ppt课件
图3.3.1 3位二进制普通编码器框图 《数字电子技术》
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
数字逻辑课件-第3章 组合逻辑电路
A B A & H
F
B F tpd tpd
3.3 组合电路中的竞争冒险
二、竞争现象与冒险的产生 A B C
& P2
1
& P1
&
F
A C B
B
H H
F A B BC A B BC
P2 P1 F
当A=C=1时 F B B 1 从理论上看：不论B为什么， 输出都为1
3.3 组合电路中的竞争冒险
制数的数值范围指示器，电路的 输入A、B、C、D是一位十进制数 的NBCD码，即X=8A+4B+2C+D， 要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z A BD BC A BD BC
A 1 d A 1 1 D d d D d 1 d 1 B d B C
Z
1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 1
&
&
&
&
1
a
1
b
1
c
1
d
Z ab cd bc d a b d
ab c d进
制数的数值范围指示器，电路的 输入A、B、C、D是一位十进制数 的NBCD码，即X=8A+4B+2C+D， 要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z= RYG+RG+RY
5、用与非门构成逻辑电路 Z= RYG+ RG+ RY =RYG + RG + RY = RYG • RG
1 1
1
• RY
&
F
B F tpd tpd
3.3 组合电路中的竞争冒险
二、竞争现象与冒险的产生 A B C
& P2
1
& P1
&
F
A C B
B
H H
F A B BC A B BC
P2 P1 F
当A=C=1时 F B B 1 从理论上看：不论B为什么， 输出都为1
3.3 组合电路中的竞争冒险
制数的数值范围指示器，电路的 输入A、B、C、D是一位十进制数 的NBCD码，即X=8A+4B+2C+D， 要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z A BD BC A BD BC
A 1 d A 1 1 D d d D d 1 d 1 B d B C
Z
1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 1
&
&
&
&
1
a
1
b
1
c
1
d
Z ab cd bc d a b d
ab c d进
制数的数值范围指示器，电路的 输入A、B、C、D是一位十进制数 的NBCD码，即X=8A+4B+2C+D， 要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z= RYG+RG+RY
5、用与非门构成逻辑电路 Z= RYG+ RG+ RY =RYG + RG + RY = RYG • RG
1 1
1
• RY
&
数字电子技术基础组合逻辑电路ppt课件
通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这 个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋 写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，
数字电子技术 第三章 组合逻辑电路.
输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。
17
(2)列真值表； 把逻辑关系转换成数字表示形式；
真值表
Ａ ０ ０ ０ ０ １ １ １ １
Ｂ ０ ０ １ １ ０ ０ １ １
Ｃ ０ １ ０ １ ０ １ ０ １
Ｙ ０ ０ ０ １ ０ １ １ １
冒险：由于竞争的存在，使电路输出发生尖峰脉冲 的现象叫做冒险。
尖峰脉冲会使敏感的电路（如触发器）误动作， 因此，设计组合电路时要采取措施加以避免。
26
1. 竞争—冒险现象及其成因
静态时，Y 0
A
1 tpd A
& Y
Y=A A
动态，且tpd ≠0 时,Y=？
A A Y
tpd
tpd
结果，在t1—t2 时间内，电路 输出端产生了Y=1的尖峰脉冲，
Y
& & & &
A
B
C
D
10
[解] (1) 逐级写输出函数的逻辑表达式
W A AB AB B
Y X XD XD D
(2) 化简
X W WC WC C
W A AB AB B A B AB
X W C W C A B C AB C A BC ABC
Y X D X D ABC D ABC D ABC D ABC D ABCD ABCD ABCD ABCD
它不符合静态下Y= AA恒为 0 的逻辑关系。
t1t2
t3 t4
27
2、消除竞争冒险的方法
1) 修改逻辑设计
此方法是利用逻辑代数中的等式变换。在确保函 数值不变的条件下，对原逻辑函数式进行适当修改，以 消除竞争冒险。 如：
数字电子技术基础 第3章 组合逻辑电路1PPT课件
2. 列真值表
3. 写输出表达式并化简
ABCY
YA B C A B CAC B ABC0 0 0 0 001 0
BC AB CAC B
010 0
B C A C AB 最简与或式 最简与非-与非式
011 1 100 0 101 1
YBC AC AB
110 1 111 1
BC AC AB
4. 画逻辑图 — 用与门和或门实现 YB C A C AB — 用与非门实现 YBC AC AB
统分析。
二、分析举例 [例] 分析图中所示电路的逻辑功能
A B
&
C
[解] 表达式
真值表
& ≥1 Y A B C Y A B C Y
000 1 100 0 001 0 101 0 010 0 110 0
011 0 111 1
YAB A C AB B C AB C C AB A C BC
ABC ABC
3. 列真值表
ABCD Y 0000 0 0001 1 0010 1 0011 0 0100 1 0101 0 0110 0 0111 1
ABCD Y 1000 1 1001 0 1010 0 1011 1 1100 0 1101 1 1110 1 1111 0
4. 功能说明： 当输入四位代码中 1 的个数为奇数时输出
第三章 组合逻辑电路
电子技术 数字电路部分
第三章
组合逻辑电路
第三章 组合逻辑电路
整体概况
+ 概况1
您的内容打在这里，或者通过复制您的文本后。
概况2
+ 您的内容打在这里，或者通过复制您的文本后。
概况3
+ 您的内容打在这里，或者通过复制您的文本后。
《数字电子技术》第3章 组合逻辑电路
Y1 I2 I3 I6 I7
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
数字电子技术基础简明教程课件第3章组合逻辑电路
逻辑门电路
01
02
03
简介
逻辑门电路是组合逻辑电 路的基本单元，用于实现 逻辑运算。
常用类型
包括与门、或门、非门、 与非门、或非门等。
工作原理
通过输入信号的组合，实 现特定的逻辑功能。
常用组合逻辑电路
01
02
03
04
编码器
将输入信号转换为二进制码的 电路。
译码器
将二进制码转换为输出信号的 电路。
易懂。
画逻辑图
根据化简后的逻辑表达 式，画出逻辑图，直观 地表示出电路的逻辑关
系。
组合逻辑电路的表示方法
逻辑函数表达式
用逻辑函数表达式表示电路的 逻辑关系，方便进行逻辑分析
和化简。
逻辑图
用逻辑图表示电路的逻辑关系 ，可以直观地看出电路的结构 和功能。
波形图
用波形图表示输入和输出信号 随时间变化的规律，有助于理 解电路的工作过程。
数据选择器
根据选择信号从多个输入信号 中选择一个输出信号的电路。
加法器
实现二进制加法的电路。
02
组合逻辑电路的分析
分析方法
列出真值表
根据输入变量的所有可 能取值组合，列出输出 函数的取值情况，形成
真值表。
写出逻辑表达式
根据真值表，利用逻辑 运算规则，写出输出函
数的逻辑表达式。
化简逻辑表达式
运用逻辑代数的基本定 律和运算规则，化简逻 辑表达式，使其更简洁
在通信系统中的应用
调制器
解调器
将低频信号调制到高频载波上，实现信号 的传输。
将调制后的高频信号解调为低频信号，实 现信号的还原。
编码器
译码器
将模拟信号转换为数字信号，便于传输和 处理。
电子课件《数字电子技术》3第3章 组合逻辑电路
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表3-14 例真值表
（3）根据真值表，直接画卡诺图进 行化简，如图3-16所示。
图3-16 例的卡诺图
（4）写出最简表达式，并根据设计要求变换为与非—与非表 达式
Y AC AB BC ABBC AC
（5）根据与非—与非表达式画出逻辑电路图，如图3-17所示。
解：
（1）图中输入变量为A，B，C，D，输出变量为Y，中间各级异 或门的输出分别设为Y0，Y1和Y2，逐级写出逻辑函数式
Y0 A B
YY12
Y0 Y1
C D
Y Y2
整理后可得Y的逻辑表达式 Y ABCD
A
B
C
D
L
（2）由于Y的逻辑表达
0
0
0
0
0
式不能再化简，所以直
0
0
0
1
1
0
0
1
0
如图3-12（a）所示为同或运算组合电路；图3-12（b）所 示为同或门逻辑符号。
（a）同或运算组合电路
（b）同或门逻辑符号
图3-12 同或门组合电路及逻辑符号
如表3-11所示为同或门的真值表。
A
B
L
0
0
1
0
1
0
1
0
0
1
1
1
3.2 组合逻辑电路的分析 方法和设计方法
3.2.1 组合逻辑电路的 分析方法
5．工艺设计
为了将逻辑电路实现为具体的电路装置，还需要做一系列 的工艺设计工作，包括设计印刷电路板、机箱、面板、电源、 显示电路、控制开关等。最后还必须完成组装、调试。
数字电子技术基础_第3章_数字电子技术基础课件
（3-22）
练习：设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿只有一个亮，否则视为故障 状态，发出报警信号，提醒有关人员修理。
S A B C 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Y 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
解：⑴ 逻辑抽象 ①输入、输出信号：输入信号是四个开关的状态， 输出信号是路灯的亮、灭。 ②设定变量用S表示总电源开关，用A、B、C表示安 装在三个不同地方的分开关，用Y表示路灯。 ③状态赋值：用0表示开关断开和灯灭，用1表示开 关闭合和灯亮。
（3-19）
④列真值表：由题意不难理解，一 般地说，四个开关是不会在同一时刻 动作的，反映在真值表中任何时刻都 只会有一个变量改变取值，因此按循 环码排列变量S、A、B、C的取值较好， 如右表所示。 ⑵ 进行化简 由下图所示Y的卡诺图可得
4. Y X D X D A B C D ABC D A BC D ABC D 功能说明：
出为 1，为偶数时输出为 0 — 检奇电路。 X W WC WC A B C D ABCD A BCD ABC D C
（3-8）
X W C W C AB C Y BC XD C ABC A X A B XD D W A AB 当输入四位代码中 1 的个数为奇数时输 AB B
②逻辑图：如下图所示。
Y ＝1 ＝1 &
A
B
C
S
（3-21）
练习：设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿只有一个亮，否则视为故障 状态，发出报警信号，提醒有关人员修理。
S A B C 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Y 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
解：⑴ 逻辑抽象 ①输入、输出信号：输入信号是四个开关的状态， 输出信号是路灯的亮、灭。 ②设定变量用S表示总电源开关，用A、B、C表示安 装在三个不同地方的分开关，用Y表示路灯。 ③状态赋值：用0表示开关断开和灯灭，用1表示开 关闭合和灯亮。
（3-19）
④列真值表：由题意不难理解，一 般地说，四个开关是不会在同一时刻 动作的，反映在真值表中任何时刻都 只会有一个变量改变取值，因此按循 环码排列变量S、A、B、C的取值较好， 如右表所示。 ⑵ 进行化简 由下图所示Y的卡诺图可得
4. Y X D X D A B C D ABC D A BC D ABC D 功能说明：
出为 1，为偶数时输出为 0 — 检奇电路。 X W WC WC A B C D ABCD A BCD ABC D C
（3-8）
X W C W C AB C Y BC XD C ABC A X A B XD D W A AB 当输入四位代码中 1 的个数为奇数时输 AB B
②逻辑图：如下图所示。
Y ＝1 ＝1 &
A
B
C
S
（3-21）
数字电子技术第三章 组合逻辑电路
二进制译码器
常见的唯一地址译码器： 二—十进制译码器
显示译码器
代码变换器 将一种代码转换成另一种代码。
2线 - 4线译码器的逻辑电路 (分析）
例1 某火车站有特快、直快和慢车三种类型的客运列车进出， 试用两输入与非门和反相器设计一个指示列车等待进站的逻 辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。 列车的优先级别依次为特快、直快和慢车，要求当特快列车 请求进站时，无论其它两种列车是否请求进站，一号灯亮。 当特快没有请求，直快请求进站时，无论慢车是否请求，二 号灯亮。当特快和直快均没有请求， 而慢车有请求时，三号灯亮。
（1）列出功能表
输入
输出
（2）写出逻辑表达式
I0 I1 I2 I3 Y1 Y0 1 0000 0 ×1 0 0 0 1
Y1 = I2I3 +I3 Y0 = I1I2 I3 + I3
×× 1 0 1 0 ××× 1 1 1
（3）画出逻辑电路（略）
低
高
2 集成电路编码器
优先编码器CD4532的示意框图、引脚图
数字电路子基础
第三章 组合逻辑电路
3 组合逻辑电路
3.1小规模集成电路构成的组合电路 3.2中规模集成电路及应用 3.3组合逻辑电路中的竞争和冒险
关于组合逻辑电路
A =Z
B
1
C
=
L1
1
L2
组合逻辑电路的一般框图
A1 A2
L1 L2
组合逻辑电
An
路
Lm
结构特征:
Li = f (A1, A2 , …, An ) (i=1, 2, …, m)
1
C 1
& & Z
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
分析步骤： 1.由给定的逻辑图写出逻辑关系表达式。
2.用逻辑代数或卡诺图对逻辑表达式进 行化简。
3.列出输入输出真值表并得出结论。
设计步骤： 1. 指定实际问题的逻辑含义，列出真值表。 2. 写出逻辑表达式，以便于化简。
3. 根据器件类型化简。 4. 画出逻辑电路图。
§3.2 编码器和译码器
3.2.1 编码器
优先编码器。
选通输入端
状态信号 输入端 （低电平有效）
S I7 I6 I5 I4 I3 I2 I1 I0
YS
74LS148
Y1 I 2 I 3 I 6 I 7
Y0 W B 仿真
8-3编码器逻辑图
二、优先编码器
优先编码器允许多个输入信号同时 有效，但它只按其中优先级别最高的有 效输入信号编码，对级别较低的输入信
号不予理睬。如： 74LS148 即为 8 线 -3 线
【例】分析下图的逻辑功能。
A B
1
A
&
AB
&
A B A B
F
&
1
B
A B
F A B A B A B A B A B A B
三、组合逻辑电路的设计方法
任务 要求 最简单的 逻辑电路
设计步骤：
1. 指定实际问题的逻辑含义(逻辑抽象)， 列出真值表。 (1) 确定输入变量和输出变量。 (2) 定义逻辑状态的含义。
1. 逻辑抽象。 三个按键A、B、C作为输入变量，按下时 为“1”，不按时为“0”。输出量为 Y，多数 赞成时是“1”，否则是“0”。 2.根据题意列出真值表。
真值表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1
m3 m5 m6 m7
Y m3 m5 m6 m7
3.画出卡诺图：
用卡诺图化简
BC 00 A 0 0
1
01
11
1 1
AC
10
BC
0 1
0 1
AB
0
Y AB BC CA
4.根据逻辑表达式画出逻辑图。
Y AB BC CA
A
B C
&
&
1
Y
&
若用与非门实现 Y AB BC CA
AB BC CA AB BC CA
A B C
EWB 仿真 & &
&
&
Y
【例2】设计一个用3个开关控制灯的逻 辑电路，要求任意一个开关都能控制灯 的由亮到灭或由灭到亮。 解：用A、B、C分别表示三个开关，作为 输入变量，用“0”表示开关“打开”， “1”表示开关“闭合” 。 Y表示灯，作为输出变量，用“0”表示 灯“灭”， “1”表示灯“亮” 。
(3) 列出真值表。
2. 写出逻辑表达式，以便于化简。 3. 根据器件类型化简。 4. 画出逻辑电路图。
【例1】设计三人表决电路（A、B、C）。每 人一个按键，如果同意则按下，不同意则不 按。结果用指示灯表示，多数同意时指示灯 亮，否则不亮。
【例1】设计三人表决电路（A、B、C）。每 人一个按键，如果同意则按下，不同意则不 按。结果用指示灯表示，多数同意时指示灯 亮，否则不亮。
用文字、符号或数码表示特定对象的
过程称为编码。在数字电路中用二进制代
码表示有关的信号。实现编码操作的电路
就是编码器。如计算机的111键盘。
普通编码器
编码器
优先编码器
一、三位二进制编码器
--- 八线 - 三线编码器
设八个输入端为 I0I7，八种状态，与 之对应的输出设为Y0、 Y1、Y2，共三位二进 制数（设计编码器的 过程与设计一般的组 合逻辑电路相同）。
数字电子技术基础
信息科学与工程学院· 基础电子教研室
第三章 组合逻辑电路
内容提要
本章首先介绍组合电路的特点，然 后阐述用小规模集成电路实现组合电路 的分析方法和设计方法；还介绍几种常 用中规模集成电路（如译码器、数据选 择器、加法器等）以及由它们构成组合 电路方法。
第三章 组合逻辑电路
§3.1 组合逻辑电路分析和设计方法 §3.2 编码器和译码器 §3.3 数据选择器 §3.4 加法器 §3.5 组合电路的竞争冒险
I7 0 0 0 0 0 0 0 1
Y2 0 0 0 0 1 1 1 1
Y1 0 0 1 1 0 0 1 1
Y0 0 1 0 1 0 1 0 1
Y2 I 4 I 5 I 6 I 7
Y0 I1 I 3 I 5 I 7
Y1 I 2 I 3 I 6 I 7
Y2 I 4 I 5 I 6 I 7
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0
8线－3线编码器
I0 1 0 0 0 0 0 0 0
I1 0 1 0 0 0 0 0 0
I2 0 0 1 0 0 0 0 0
I3 0 0 0 1 0 0 0 0
真值表 I4 I5 I6 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0
§ 3.1 组合逻辑电路分析和设计方法
一、组合逻辑电路的特点
组合逻辑电路 逻 辑 电 路 时序逻辑电路 现时的输出仅取 决于现时的输入
除与现时输入有 关外还与原状态 有关
二、组合逻辑电路的分析方法
电路 结构 分析步骤： 1.由给定的逻辑图写出逻辑关系表达式。 2.用逻辑代数或卡诺图对逻辑表达式进 行化简。 3.列出输入输出真值表并得出结论。 输入输出之间 的逻辑关系
【例】分析下图的逻辑功能。
&
A B A
A B
&
A B
&
F
&
A B B
EWB 仿真
F A B A A B B
A B A A B B
（A B ） A （A B ） B A B A B
F A B A B
0 1 1 0
m1 m2 m4 m7
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 0 1 1 0 1 0 0 1
Y m1 m2 m4 m7
用卡诺图化简 BC 00 A 0 0 1 1
01
1 0
11 0 1
10 1 0
Y A BC A B C AB C ABC