第5章DSP的AD转换器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
事件管理器触发排序转换的例子
14
ADC输入通道选择控制寄存器ADCCHSELSEQn设置
Bits5~12
V1 x x x
Bits11~8
I3 x x x
Bits7~4
I2 V3 x x
Bits3~0
I1 V2 x x ADCCHSELSEQ1 ADCCHSELSEQ2 ADCCHSELSEQ3 ADCCHSELSEQ4
4
On-Chip 12-bit Analog-to-Digital Converter
ADC
Control Peripherals
Prescaler SYSCLK
Fast & Flexible 12-bit 16-Channel ADC
8 ADC Inputs Analog MUX S/H0
12-bit ADC Module
8 ADC Inputs Analog MUX S/H1
Result Registers 16 words
12.5 MSPS throughput (80ns pipeline conversion, 200ns single conversion) Dual sample/hold enable simultaneous sampling or sequencing sampling modes Analog input: 0V to 3V 16 channel, multiplexed inputs
1. 不间断的自动排序模式
不间断的自动排序模式（Uninterrupt Autosequenced Mode）即连续转换模式，在该模式下SEQ1/SEQ2能在一次排 序过程中,对多达8个转换通道进行自动排序。 例，采用SEQ1的双排序模式下的转换。 设在SEQ1中有7路转换，即 ADCINA2和ADCINA3各两次， ADCINA6、ADCINA7和ADCINB4各1次。则 ADCCHSELSEQ1: 0x3232 ADCCHSELSEQ2: 0x0C76 MAXCONV1: 6
21
ADC控制寄存器1：ADCTRL1
• 位14 RESET: 模数转换模块软件复位位。为1，复位模块。 • 位13~12 SUSMOD1~SUSMOD0：仿真悬挂模式。 • 位11~8 ACQ_PS3~ACQ_PS0：采样时间窗宽度位。 • 位7 CPS：内核时钟预分频器 。设定对外设高速时钟(HSPCLK) 的分频。 • 位6 CONT RUN：连续运行位。 0：启动/停止模式。 1：连续转 换模式。 • 位5 SEQ OVRD：排序器超越模式位。 1：使能超越模式。 • 位4 SEQ CASC：级联排序器工作模式位。 0：双排序器工作模 式 。l：级联模式 。
V1
V2 V3 x x
ADCRESULT11
ADCRESULT12 ADCRESULT13 ADCRESULT14 ADCRESULT15
x
x x x x
16
3. 同时采样模式 ADC有同时采样两路ADCINxx输入的能力，前提为 一路输入是ADCINA0~ADCINA7，另一路输入是 ADCINB0 ~ ADCINB7，而且两路输入的偏移量是对应的， 例如ADCINA0 和ADCINB0。
A/D转换器的特点
• • • • • • • 12位ADC模块，内含采样/保持电路。 同时采样或顺序采样模式。 模拟输入范围0~3V。 25 MHz的ADC时钟频率，转换时间短。 16通道，多路选通输入。 可在一次采样中同时实现16路自动转换的自动排序。 排序器可以作为两个独立的8通道排序器或一个16通道排 序器(即级联模式)。 • 16个结果寄存器存储转换结果，皆可独立寻址。
17
4. 输入触发描述
不同排序器下的不同触发源
SEQ1(排序器1)
事件管理器A(EVA SOC)
SEQ2(排序器2)
事件管理器B(EVB SOC)
级联排序器SEQ
软件触发(软件SOC) 事件管理器A(EVA SOC)
软件触发(软件SOC) 软件触发(软件SOC)
外部SOC引脚
事件管理器B(EVB SOC)
排序转换中的中断操作模式
19
5.4
Байду номын сангаасADC时钟定标
ADC内核时钟和采样保持时钟
通往ADC的时钟链
20
5.5
• • • • • • • •
ADC寄存器
ADC控制寄存器1：ADCTRL1。 ADC控制寄存器2：ADCTRL2。 ADC控制寄存器3：ADCTRL3。 ADC最大通道转换寄存器：ADCMAXCONV。 自动排序状态寄存器：ADCASEQSR。 ADC状态和标志寄存器：ADCST。 ADC输入通道排序寄存器:ADCCHSELSEQ1~4。 ADC转换结果缓冲寄存器: ADCRESULT0~15。
22
ADC控制寄存器2：ADCTRL2
• 位15 EVB SOC SEQ：级联排序器模式下EVB SOC使能位。1：EVB 的信号启动级联的排序器SEQ。 • 位14 RST SEQ1：复位排序器1位。 1：立即将排序器复位到CONV00。 • 位13 SOC SEQ1：开始转换SOC触发排序器1。 • 位11 INT ENA SEQ1：排序器SEQ1的中断使能位。1：使能 。 • 位10 INT MOD SEQ1：排序器SEQ1的中断模式控制位。0：每个 SEQ1排序结束时置1。 1：每隔一个SEQ1排序结束时置1。 • 位8 EVA SOC SEQ1：EVA对SEQ1产生SOC信号的屏蔽位。1：使能 EVA的触发信号源启动SEQ1/SEQ。
外部SOC引脚
18
5. 排序器转换中的中断操作
有三种情况，两 种中断模式。
第一种情况：两次采样的采 样数不一样。模式l中断操作 (即每次EOS都产生中断)。
第二种情况：两次采样的采 样数一样。模式2中断操作 (即每2次EOS产生1个中断)。 第三种情况：两次采样的采 样数一样（虚读）。模式2中 断操作(即每2次EOS产生1个 中断)。
Auto Sequencer supports up to 16 conversions without CPU intervention
Sequencer can be operated as two independent 8-state sequencers or as one large 16-state sequencer
开始转换触发信号(SOC) EVA,软件,外部引 EVB,软件 脚 最大转换数(即排序器长 8 度) 自动停在排序器的结尾 (EOS) 优先级 ADC转换结果寄存器 ADCCHSELSEQn位的 分配 是 高 0~7
CONV00~CONV07
8 是 低 8~15
CONV08~CONV 15
11
5.3 自动排序模式
3
• 多个触发源可以启动A/D转换。包括软件(S/W, Software )启动、事件管理器A/B(多个触发源)启动、 外部引脚触发启动。 • 灵活的中断控制，允许每个排序的结束(EOS, End of Sequence)或每两次EOS申请中断一次。 • 排序器可以工作在启动/停止模式，允许多个时间排 序的触发源同步转换。 • EVA、EVB触发源可以独立工作在双排序器模式。 • 采样保持(S/H)获取时间窗有单独的预分频时钟。
12
ADCCHSELSEQn各寄存器数值
Bits5~12 3 x Bits11~8 2 0C Bits7~4 3 7 Bits3~0 2 6 ADCCHSELSEQ1 ADCCHSELSEQ2
x
x
x
x
x
x
x
x
ADCCHSELSEQ3
ADCCHSELSEQ4
13
2. 排序器的启动/停止模式 例，排序器的启动/停止 操作。 要求触发1（定时器下溢） 到来时，开始3个自动转 换(I1, I2, I3)。触发2（定 时器周期匹配）到来时， 开始另外3个自动转换 (V1, V2, V3)。触发事件1、 2在时间上相差25微秒。
15
ADC结果寄存器
ADC结果寄存器 ADC转换结果 ADC结果寄存器 ADC转换结果
ADCRESULT0
ADCRESULT1 ADCRESULT2
I1
I2 I3
ADCRESULT8
ADCRESULT9 ADCRESULT10
x
x x
ADCRESULT3
ADCRESULT4 ADCRESULT5 ADCRESULT6 ADCRESULT7
25
位4~1 ADCCLKPS[3~0]：内核时钟分频器。 ADC时钟分频情况
ADCCLKPS[3~0]
0000 000l
内核时钟分频
0 1
ADCLK
HSPCLK/(ADCTRLl[7]+1) HSPCLK/[2*(ADCTRLl[7]+1)]
24
ADC控制寄存器3：ADCTRL3
•位7~6 ADCBGRFDN1、ADCBGRFDN0：模数转换内 部带隙(Bandgap)和参考电压源电路的电源上电。这两位 控制ADC内部参考电压源电路的上电与断电。 •位5 ADCPWDN：模数转换模块掉电控制位。 •位0 SMODE_SEL：采样模式选择位。0:顺序采样。1： 同时采样。
Start of Conversion
Auto Sequencer
Sixteen result registers (individually addressable) to store conversion values
5
ADC模块原理框图
6
ADC寄存器
• • • • • • • • ADC控制寄存器1：ADCTRL1。 ADC控制寄存器2：ADCTRL2。 ADC控制寄存器3：ADCTRL3。 最大通道转换寄存器: ADCMAXCONV。 自动排序状态寄存器: ADCASEQSR。 ADC状态和标志寄存器: ADCST。 ADC输入通道排序寄存器: ADCCHSELSEQ1~4。 ADC转换结果缓冲寄存器: ADCRESULT0~15。
DSP 控制器片内接口部件（也称片内外设）有 数字I/O接口、模/数转换模块、事件管理器模块、各 种通信模块（包括SCI串行通信接口、 SPI串行外设 接口、CAN控制器模块、多通道缓冲串口 McBSP） 等。
2
281x DSP内部有一个12位模/数转换器ADC （Analog to Digital Converter)，可有16路模拟输入信号, 转换时间可以在 80 ns以内。16个结果寄存器ADCRESULT0~15存储转换结果。
23
• 位7 EXT SOC SEQ1：外部信号启动SEQ1转换位。1：使能 。 •位6 RST SEQ2：复位排序器2。l：立即复位SEQ2 。 •位5 SOC SEQ2：启动SEQ2转换位 。 •位3 INT ENA SEQ2：SEQ2的中断使能控制位。1：使能 。 •位2 INT MOD SEQ2：SEQ2的中断模式控制位。 0：每个 SEQ2排序结束时置1。 1：每隔一个SEQ2排序结束时置1。 •位0 EVB SOC SEQ2：EVB对SEQ2产生SOC信号的屏蔽位。
8
单排序器(级联)模式的自动排序ADC框图
9
双排序器模式的自动排序的ADC框图
10
ADC单操作模式和级联操作模式比较
特点 单8状态 排序器1(SEQ1) 单8状态 排序器2(SEQ2) 级联16状态 排序器(SEQ) EVA,EVB,软件, 外部引脚 16 是 无效 0~15
CONV00~CONV15
7
5.2
自动排序器原理
自动排序器可以对模拟通道的转换顺序进行排序。 ADC排序器由两个8状态排序器SEQ1和SEQ2组成， 也可以级联成一个16状态排序器。这里的状态指排序器 中自动转换的数量。 排序器有两种工作模式：单排序器即级联模式， 双排序器模式。 单排序器可以有16个转换通道。双排序器模式为两 个独立的8状态（或8通道）转换。
第5章 DSP的A/D转换器
本章内容： 5.1 F281x的A/D转换器的特点 5.2 自动排序器原理 5.3 自动排序模式 5.4 ADC时钟定标 5.5 ADC寄存器 5.6 ADC的C语言编程实例
1
5.1 F281x的A/D转换器的特点
TMS320C281x DSP 控制器是一种 32 位单片机 (Microcontroller) ， 即 单 片 解 决 方 案 (Single Chip Solution), 也是由CPU、存储器、接口等组成。
14
ADC输入通道选择控制寄存器ADCCHSELSEQn设置
Bits5~12
V1 x x x
Bits11~8
I3 x x x
Bits7~4
I2 V3 x x
Bits3~0
I1 V2 x x ADCCHSELSEQ1 ADCCHSELSEQ2 ADCCHSELSEQ3 ADCCHSELSEQ4
4
On-Chip 12-bit Analog-to-Digital Converter
ADC
Control Peripherals
Prescaler SYSCLK
Fast & Flexible 12-bit 16-Channel ADC
8 ADC Inputs Analog MUX S/H0
12-bit ADC Module
8 ADC Inputs Analog MUX S/H1
Result Registers 16 words
12.5 MSPS throughput (80ns pipeline conversion, 200ns single conversion) Dual sample/hold enable simultaneous sampling or sequencing sampling modes Analog input: 0V to 3V 16 channel, multiplexed inputs
1. 不间断的自动排序模式
不间断的自动排序模式（Uninterrupt Autosequenced Mode）即连续转换模式，在该模式下SEQ1/SEQ2能在一次排 序过程中,对多达8个转换通道进行自动排序。 例，采用SEQ1的双排序模式下的转换。 设在SEQ1中有7路转换，即 ADCINA2和ADCINA3各两次， ADCINA6、ADCINA7和ADCINB4各1次。则 ADCCHSELSEQ1: 0x3232 ADCCHSELSEQ2: 0x0C76 MAXCONV1: 6
21
ADC控制寄存器1：ADCTRL1
• 位14 RESET: 模数转换模块软件复位位。为1，复位模块。 • 位13~12 SUSMOD1~SUSMOD0：仿真悬挂模式。 • 位11~8 ACQ_PS3~ACQ_PS0：采样时间窗宽度位。 • 位7 CPS：内核时钟预分频器 。设定对外设高速时钟(HSPCLK) 的分频。 • 位6 CONT RUN：连续运行位。 0：启动/停止模式。 1：连续转 换模式。 • 位5 SEQ OVRD：排序器超越模式位。 1：使能超越模式。 • 位4 SEQ CASC：级联排序器工作模式位。 0：双排序器工作模 式 。l：级联模式 。
V1
V2 V3 x x
ADCRESULT11
ADCRESULT12 ADCRESULT13 ADCRESULT14 ADCRESULT15
x
x x x x
16
3. 同时采样模式 ADC有同时采样两路ADCINxx输入的能力，前提为 一路输入是ADCINA0~ADCINA7，另一路输入是 ADCINB0 ~ ADCINB7，而且两路输入的偏移量是对应的， 例如ADCINA0 和ADCINB0。
A/D转换器的特点
• • • • • • • 12位ADC模块，内含采样/保持电路。 同时采样或顺序采样模式。 模拟输入范围0~3V。 25 MHz的ADC时钟频率，转换时间短。 16通道，多路选通输入。 可在一次采样中同时实现16路自动转换的自动排序。 排序器可以作为两个独立的8通道排序器或一个16通道排 序器(即级联模式)。 • 16个结果寄存器存储转换结果，皆可独立寻址。
17
4. 输入触发描述
不同排序器下的不同触发源
SEQ1(排序器1)
事件管理器A(EVA SOC)
SEQ2(排序器2)
事件管理器B(EVB SOC)
级联排序器SEQ
软件触发(软件SOC) 事件管理器A(EVA SOC)
软件触发(软件SOC) 软件触发(软件SOC)
外部SOC引脚
事件管理器B(EVB SOC)
排序转换中的中断操作模式
19
5.4
Байду номын сангаасADC时钟定标
ADC内核时钟和采样保持时钟
通往ADC的时钟链
20
5.5
• • • • • • • •
ADC寄存器
ADC控制寄存器1：ADCTRL1。 ADC控制寄存器2：ADCTRL2。 ADC控制寄存器3：ADCTRL3。 ADC最大通道转换寄存器：ADCMAXCONV。 自动排序状态寄存器：ADCASEQSR。 ADC状态和标志寄存器：ADCST。 ADC输入通道排序寄存器:ADCCHSELSEQ1~4。 ADC转换结果缓冲寄存器: ADCRESULT0~15。
22
ADC控制寄存器2：ADCTRL2
• 位15 EVB SOC SEQ：级联排序器模式下EVB SOC使能位。1：EVB 的信号启动级联的排序器SEQ。 • 位14 RST SEQ1：复位排序器1位。 1：立即将排序器复位到CONV00。 • 位13 SOC SEQ1：开始转换SOC触发排序器1。 • 位11 INT ENA SEQ1：排序器SEQ1的中断使能位。1：使能 。 • 位10 INT MOD SEQ1：排序器SEQ1的中断模式控制位。0：每个 SEQ1排序结束时置1。 1：每隔一个SEQ1排序结束时置1。 • 位8 EVA SOC SEQ1：EVA对SEQ1产生SOC信号的屏蔽位。1：使能 EVA的触发信号源启动SEQ1/SEQ。
外部SOC引脚
18
5. 排序器转换中的中断操作
有三种情况，两 种中断模式。
第一种情况：两次采样的采 样数不一样。模式l中断操作 (即每次EOS都产生中断)。
第二种情况：两次采样的采 样数一样。模式2中断操作 (即每2次EOS产生1个中断)。 第三种情况：两次采样的采 样数一样（虚读）。模式2中 断操作(即每2次EOS产生1个 中断)。
Auto Sequencer supports up to 16 conversions without CPU intervention
Sequencer can be operated as two independent 8-state sequencers or as one large 16-state sequencer
开始转换触发信号(SOC) EVA,软件,外部引 EVB,软件 脚 最大转换数(即排序器长 8 度) 自动停在排序器的结尾 (EOS) 优先级 ADC转换结果寄存器 ADCCHSELSEQn位的 分配 是 高 0~7
CONV00~CONV07
8 是 低 8~15
CONV08~CONV 15
11
5.3 自动排序模式
3
• 多个触发源可以启动A/D转换。包括软件(S/W, Software )启动、事件管理器A/B(多个触发源)启动、 外部引脚触发启动。 • 灵活的中断控制，允许每个排序的结束(EOS, End of Sequence)或每两次EOS申请中断一次。 • 排序器可以工作在启动/停止模式，允许多个时间排 序的触发源同步转换。 • EVA、EVB触发源可以独立工作在双排序器模式。 • 采样保持(S/H)获取时间窗有单独的预分频时钟。
12
ADCCHSELSEQn各寄存器数值
Bits5~12 3 x Bits11~8 2 0C Bits7~4 3 7 Bits3~0 2 6 ADCCHSELSEQ1 ADCCHSELSEQ2
x
x
x
x
x
x
x
x
ADCCHSELSEQ3
ADCCHSELSEQ4
13
2. 排序器的启动/停止模式 例，排序器的启动/停止 操作。 要求触发1（定时器下溢） 到来时，开始3个自动转 换(I1, I2, I3)。触发2（定 时器周期匹配）到来时， 开始另外3个自动转换 (V1, V2, V3)。触发事件1、 2在时间上相差25微秒。
15
ADC结果寄存器
ADC结果寄存器 ADC转换结果 ADC结果寄存器 ADC转换结果
ADCRESULT0
ADCRESULT1 ADCRESULT2
I1
I2 I3
ADCRESULT8
ADCRESULT9 ADCRESULT10
x
x x
ADCRESULT3
ADCRESULT4 ADCRESULT5 ADCRESULT6 ADCRESULT7
25
位4~1 ADCCLKPS[3~0]：内核时钟分频器。 ADC时钟分频情况
ADCCLKPS[3~0]
0000 000l
内核时钟分频
0 1
ADCLK
HSPCLK/(ADCTRLl[7]+1) HSPCLK/[2*(ADCTRLl[7]+1)]
24
ADC控制寄存器3：ADCTRL3
•位7~6 ADCBGRFDN1、ADCBGRFDN0：模数转换内 部带隙(Bandgap)和参考电压源电路的电源上电。这两位 控制ADC内部参考电压源电路的上电与断电。 •位5 ADCPWDN：模数转换模块掉电控制位。 •位0 SMODE_SEL：采样模式选择位。0:顺序采样。1： 同时采样。
Start of Conversion
Auto Sequencer
Sixteen result registers (individually addressable) to store conversion values
5
ADC模块原理框图
6
ADC寄存器
• • • • • • • • ADC控制寄存器1：ADCTRL1。 ADC控制寄存器2：ADCTRL2。 ADC控制寄存器3：ADCTRL3。 最大通道转换寄存器: ADCMAXCONV。 自动排序状态寄存器: ADCASEQSR。 ADC状态和标志寄存器: ADCST。 ADC输入通道排序寄存器: ADCCHSELSEQ1~4。 ADC转换结果缓冲寄存器: ADCRESULT0~15。
DSP 控制器片内接口部件（也称片内外设）有 数字I/O接口、模/数转换模块、事件管理器模块、各 种通信模块（包括SCI串行通信接口、 SPI串行外设 接口、CAN控制器模块、多通道缓冲串口 McBSP） 等。
2
281x DSP内部有一个12位模/数转换器ADC （Analog to Digital Converter)，可有16路模拟输入信号, 转换时间可以在 80 ns以内。16个结果寄存器ADCRESULT0~15存储转换结果。
23
• 位7 EXT SOC SEQ1：外部信号启动SEQ1转换位。1：使能 。 •位6 RST SEQ2：复位排序器2。l：立即复位SEQ2 。 •位5 SOC SEQ2：启动SEQ2转换位 。 •位3 INT ENA SEQ2：SEQ2的中断使能控制位。1：使能 。 •位2 INT MOD SEQ2：SEQ2的中断模式控制位。 0：每个 SEQ2排序结束时置1。 1：每隔一个SEQ2排序结束时置1。 •位0 EVB SOC SEQ2：EVB对SEQ2产生SOC信号的屏蔽位。
8
单排序器(级联)模式的自动排序ADC框图
9
双排序器模式的自动排序的ADC框图
10
ADC单操作模式和级联操作模式比较
特点 单8状态 排序器1(SEQ1) 单8状态 排序器2(SEQ2) 级联16状态 排序器(SEQ) EVA,EVB,软件, 外部引脚 16 是 无效 0~15
CONV00~CONV15
7
5.2
自动排序器原理
自动排序器可以对模拟通道的转换顺序进行排序。 ADC排序器由两个8状态排序器SEQ1和SEQ2组成， 也可以级联成一个16状态排序器。这里的状态指排序器 中自动转换的数量。 排序器有两种工作模式：单排序器即级联模式， 双排序器模式。 单排序器可以有16个转换通道。双排序器模式为两 个独立的8状态（或8通道）转换。
第5章 DSP的A/D转换器
本章内容： 5.1 F281x的A/D转换器的特点 5.2 自动排序器原理 5.3 自动排序模式 5.4 ADC时钟定标 5.5 ADC寄存器 5.6 ADC的C语言编程实例
1
5.1 F281x的A/D转换器的特点
TMS320C281x DSP 控制器是一种 32 位单片机 (Microcontroller) ， 即 单 片 解 决 方 案 (Single Chip Solution), 也是由CPU、存储器、接口等组成。