第5章DSP的AD转换器
AD转换器介绍
D/A 转换器是将输入的二进制数字量转换成模拟量，以电压或电流的形式输出.D/A 转换器实质上是一个译码器（解码器）。
一般常用的线性D/A 转换器，其输出模拟电压uO 和输入数字量Dn 之间成正比关系。
UREF 为参考电压。
uO ＝DnUREF将输入的每一位二进制代码按其权值大小转换成相应的模拟量,然后将代表各位的模拟量相加，则所得的总模拟量就与数字量成正比，这样便实现了从数字量到模拟量的转换。
D/A 转换器一般由数码缓冲寄存器、模拟电子开关、参考电压、解码网络和求和电路等组成. 数字量以串行或并行方式输入，并存储在数码缓冲寄存器中；寄存器输出的每位数码驱动对应数位上的电子开关，将在解码网络中获得的相应数位权值送入求和电路；求和电路将各位权值相加，便得到与数字量对应的模拟量。
开关Si 的位置受数据锁存器输出的数码di 控制：当di=1时,Si 将对应的权电阻接到参考电压UREF 上；当di=0时，Si 将对应的权电阻接地.权电阻网络D/A 转换器的特点①优点：结构简单，电阻元件数较少;②缺点：阻值相差较大,制造工艺复杂。
2. 倒T 型电阻网络D/A 转换器3. 电阻解码网络中，电阻只有R 和2R 两种，并构成倒T 型电阻网络。
当di=1时,相应的开关Si 接到求和点;当di=0时，相应的开关Si 接地.但由于虚短，求和点和地相连，所以不论开关如何转向，电阻2R 总是与地相连。
这样，倒T 型网络的各节点向上看和向右看的等效电阻都是2R ，整个网络的等效输入电阻为R 。
倒T 型电阻网络D/A 转换器的特点:①优点:电阻种类少，只有R 和2R ，提高了制造精度；而且支路电流流入求和点不存在时间差，提高了转换速度。
②应用：它是目前集成D/A 转换器中转换速度较高且使用较多的一种,如8位D/A 转换器DAC0832，就是采用倒T 型电阻网络。
三、D/A 转换器的主要技术指标1。
分辨率分辨率用于表征D/A 转换器对输入微小量变化的敏感程度。
DSP与AD转换
第三章则针对 A/D 模数转换实例，详细地介绍了其外部硬件接线图和程序 控制图。让读者清晰地了解整个 DSP；A/D convertion；Register
II
DSP 与 A/D 转换 上海电机学院
目录
摘要............................................................................................................... 错误！未定义书签。 Abstract....................................................................................................... 错误！未定义书签。 1 DSP 的发展与趋势..................................................................................................................1
1.2.1 DSP 产业化进程................................................................................................2 1．2.2 DSP 的产业价值体系可分为以下几个层面:................................................2 2 A/D 转换器..............................................................................................................................3 2.1 A/D 转换技术的发展历程及其趋势...........................................................................3 2．1.1 A/D 转换器的发展历史..................................................................................3 2.1.2 模拟/数字转换技术的发展现状.....................................................................3 2.1.3 模拟/数字转换技术的发展趋势......................................................................4 2.1.4 模拟/数字转换技术的发展方向......................................................................4 2.2 A/D 转换器的分类.......................................................................................................5 2.3 A/D 转换器的主要技术指标.......................................................................................6 3 DSP 与 AD 芯片的硬件接口设计............................................................................................6 3.1 DSP 外部硬件接线图...................................................................................................7 3.2 程序流程图...................................................................................................................8 4 DSP 相关寄存器......................................................................................................................9 5 A/D 模块特性及相关寄存器的介绍....................................................................................17 5.2 ADC 模块概述.............................................................................................................17 5.2 A/D 模块特性.............................................................................................................19 6 课程设计小结.......................................................................................................................20 7 参考文献................................................................................................... 错误！未定义书签。
Dsp 的adc转换模块
在现实世界中，许多量都是模拟量，例如电压、电流、温度、湿度、压力等信号;而在DAP等微控制器世界中，所有的量却都是数字量，那如何实现将现实世界的模拟量提供给DSP等微控制器呢?模/数转换器ADC模块就是连接现实世界和微控制器的桥梁，它可以将现实世界的模拟量转换成数字量，提供给控制器使用。
本章将详细介绍X281x内部自带ADC模块的性能、特点及其工作方式，并从硬件和软件两方面的角度来探讨如何提高内部ADE二的采样精度。
13. 1 X281x内部的ADC模块X281x内部的ADC模块是一个12位分辨率、具有流水线结构的模/数转换器，其结构框图如图13一I所示。
从图13一1可以很清楚地看到，X281x的ADC模块一共具有16个采样通道，分成两组:一组为ADCINA0~ADCINA7;另一组为ADCINB0~ADCINB70. A组的采样通道使用采样保持器A，也就是图中的S/ H-A;B组的采样通道使用采样保持器B，也就是图中的S/ H-B。
虽然ADC模块具有多个输人通道，但是它内部只有1个转换器，也就是说同一时刻只能对1路输人信号进行转换。
当有多路信号需要转换时，ADC模块通过前端模拟多路复用器Analog MUX 的控制，在同一时刻，只允许1路信号输入到ADC的转换器中。
如图13-2所示，假设现在对ADCINA0 , ADCINA2 , ADCINA3、ADCINA5这4路输人信号进行A/D转换，转换的顺序为ADCINA0 , ADCTNA3 , ADCINA2 , ADCINA5，则第1次Analog MUX 中ADCINAO通道的开关闭合，ADCINAO信号输人至转换器中，转换的结果存放于结果寄存器ADCRESULTO中;第2次Analog MUX中ADCINA3通道的开关闭合，ADCINA3信号输人至转换器中，转换的结果存放于结果寄存器ADCRESUI."I'I中;第3次Analog MUX中ADCINA2通道的开关闭合，ADCINA2信号输人至转换器件，转换的结果存放于结果寄存器ADCRESULT2中;第4次Analog MUX中ATOCINA5通道的开关闭合，ADCINA5信号输人至转换器中，转换的结果存放于结果寄存器ADCRESUlT3中。
DSP原理与应用2011-第五章 TMS320F28335片内外设_ad转换SCI
掌握TMS320F28335内核结构，例如A/D转换、串行通信接口、 串行 外设接口。
重点：
TMS320F28335内部A/DC的正确使用，串行通信接口应用。
难点：
TMS320F28335的ADC寄存器操作和串行通信寄存器操作。
教学内容分两部分
§5.1：TMS320F28335内模拟/数字转换 §5.2 ：TMS320F28335系列串行通信接口SCI和Modbus协议介绍
7
§5.1 .2 ADC有关的寄存器
控制寄存器
通道顺序选 择寄存器
结 果 寄 存 器
DSP原理与应用
2012年9月3日
8
ADC有关的寄存器（序）
控制寄存器 状态寄存器
参考电压选择寄存器 偏移电压调整寄存器
DSP原理与应用
2012年9月3日
9
§5.1.3 ADC 操作模式
根据采样模式划分，包括顺序采样和同步采样 1) 顺序采样模式（Sequential Sampling Mode）
DSP原理与应用
2012年9月3日
10
2) 同步采样模式（Simultaneous Sampling Mode）
DSP原理与应用
2012年9月3日
11
根据转换模式划分，包括： 级联模式转换和和双序列模式转换 1） 级联模式转换
DSP原理与应用
2012年9月3日
12
2） 双序列模式转换
DSP原理与应用
DSP原理与应用
4
Sequencer can be operated as two independent 8-state sequencers or as one large 16-state sequencer (i.e., two cascaded 8-state sequencers).
DSP原理及应用-(修订版)--课后习题答案
第一章：1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。
(1) 在通用的计算机上用软件实现；(2) 在通用计算机系统中加上专用的加速处理机实现；(3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；(4)用通用的可编程 DSP 芯片实现。
与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；(5) 用专用的 DSP 芯片实现。
在一些特殊的场合，要求的信号处理速度极高，用通用 DSP 芯片很难实现（ 6）用基于通用 dsp 核的asic 芯片实现。
2、简单的叙述一下 dsp 芯片的发展概况？答：第一阶段， DSP 的雏形阶段（ 1980 年前后）。
代表产品： S2811。
主要用途：军事或航空航天部门。
第二阶段， DSP 的成熟阶段（ 1990 年前后）。
代表产品： TI 公司的 TMS320C20主要用途：通信、计算机领域。
第三阶段， DSP 的完善阶段（ 2000 年以后）。
代表产品：TI 公司的 TMS320C54 主要用途：各个行业领域。
3、可编程 dsp 芯片有哪些特点？答： 1、采用哈佛结构（ 1）冯。
诺依曼结构，（ 2）哈佛结构（ 3）改进型哈佛结构2、采用多总线结构 3.采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的 dsp 指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9、省电管理和低功耗4、什么是哈佛结构和冯。
诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
冯。
诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
DSP芯片的单路,多路模数转换(AD)(精)
DSP芯片的单路，多路模数转换（AD）单路，多路模数转换（AD）一．实验目的1．通过实验熟悉F2812A的定时器。
2．掌握F2812A片内AD的控制方法。
二．实验原理1．TMS320F2812A芯片自带模数转换模块特性-12位模数转换模块ADC，快速转换时间运行在25mhz，ADC 时钟或12.5MSPS。
-16个模拟输入通道（AIN0—AIN15）。
-内置双采样-保持器-采样幅度：0-3v2．模数模块介绍ADC模块有16个通道，可配置为两个独立的8通道模块以方便为事件管理器A和B服务。
两个独立的8通道模块可以单路，多路模数转换（AD）一．实验目的1．通过实验熟悉F2812A的定时器。
2．掌握F2812A片内AD 的控制方法。
二．实验原理1．TMS320F2812A芯片自带模数转换模块特性- 12 位模数转换模块ADC，快速转换时间运行在25mhz，ADC时钟或12.5MSPS。
-16个模拟输入通道（AIN0—AIN15）。
-内置双采样-保持器-采样幅度：0-3v2．模数模块介绍ADC模块有16个通道，可配置为两个独立的8通道模块以方便为事件管理器A 和B服务。
两个独立的8 通道模块可以级连组成16 通道模块。
虽然有多个输入通道和两个序列器，但在ADC内部只有一个转换器，同一时刻只有1 路ad进行转换数据。
3．模数转换的程序控制模数转换相对于计算机来说是一个较为缓慢的过程。
一般采用中断方式启动转换或保存结果，这样在CPU忙于其他工作时可以少占用处理时间。
设计转换程序应首先考虑处理过程如何与模数转换的时间相匹配，根据实际需要选择适当的触发转换的手段，也要能及时地保存结果。
4．实验程序流程图三．实验设备计算机，ICETEK-F2812-EDU实验箱（或ICETEK 仿真器+ICETEK-F2812-A系统板+相关连线及电源）。
四．实验内容与步骤1．实验准备(1)连接实验设备：请参看本书第一部分、二。
ADDA转换器原理及控制电路设计PPT课件
8
8
电子设计创新开放实验讲义
2.5 DAC的转换精度与转换速度
1. 转换精度
①分辨率：表示DAC对模拟量的分辨能力，它是最低有效位（LSB）所对应模拟 量的值。由于满度值所代表的模拟值在不同的应用中是可变的，因 此分辨率通常用DAC二进制的位数来表示，如8位、10位、12位，有 时也表示成：分辨 1率 LSB1 FSR2n1
电子设计创新开放实验讲义
D/A、A/D转换器原理及控制电路设计
1、 概述 2、 D/A转换器 3、 A/D转换器
22.11.2020
1
1
电子设计创新开放实验讲义
1、 概述
能将模拟量转换为数字量的电路称为模数转换器，简称 A/D转换器或ADC；能将数字量转换为模拟量的电路称为 数模转换器，简称D/A转换器或DAC。ADC和DAC是沟通 模拟电路和数字电路的桥梁，也可称之为两者之间的接口。
②转换误差：指实际输出模拟电压与理想值之间的最大偏差。
通常有两种表示方法，即绝对误差、相对误差。
绝对误差：用最低有效位的分数形式表示，如±(1/2)LSB，则它表示最大误差：
VE
1 VFS 2 2n 1
相对误差：用最大误差与满量程电压VFS的百分数表示。例如相对误差为±0.1%，
则表示最大误差：VE=±0.1%·VFS，如果VFS=10V，VE=±10mV。
22.11.2020
17
17
③取样—保持电路
电子设计创新开放实验讲义
原理：
①S(t)=1,T٧,VI对CH充电,VO=VI 采样
保持
,VO=VC不变S(t)=0,T②
22.11.2020
18
18
电子设计创新开放实验讲义
DSP-的Adc
DSP 的A/D 转换器本章主要内容:➢ F281x 的A/D 转换器的特点(Features of F281x ADC)➢ 自动排序器原理(Autoconversion Sequencer Principle)➢ 不间断的自动排序模式(Uninterrupt Autosequenced Mode)➢ ADC 时钟定标(ADC Clock Prescaler )➢ ADC 寄存器(ADC Registers)➢ ADC 的C 语言编程实例(ADC C Programing Examples)F281x 的A/D 转换器的特点TMS320F281x DSP 内部有一个12 位模/数转换器（Analog to Digital Converter, ADC)，可有16 通道模拟输入信号, 转换时间可以在80ns 以内。
16 个结果寄存器ADCRESULT0~ ADCRESULT15 存储转换结果。
ADC 模块可以设置为两个独立的8 通道转换器，将一系列转换自动排序，每个模块可以从8 个输入通道中任意选择输入。
ADC 模块也可以工作在级联模式(Cascaded Sequencer Mode)，自动排序器(Sequencer)就变成一个单16 通道的排序器。
该A/D 转换器的功能包括：• 12 位ADC 模块，内含采样/保持(Sample/Hold, S/H)电路。
• 同时采样或顺序采样模式。
• 模拟电压输入范围0~3V。
• 25 MHz 的ADC 时钟频率，转换时间短。
• 16 通道，多路选通输入。
• 可在一次采样中同时实现16 路自动转换的自动排序。
每个转换可以从1~16 输入通道中任意选择。
• 排序器可以作为两个独立的8 通道排序器或一个16 通道排序器即级联模式。
• 16 个结果寄存器存储转换结果，每个寄存器可独立寻址。
输入模拟电压和采样结果的关系为：数字结果=4095×(输入模拟电压-ADCLO)/3。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
24
ADC控制寄存器3：ADCTRL3
•位7~6 ADCBGRFDN1、ADCBGRFDN0：模数转换内 部带隙(Bandgap)和参考电压源电路的电源上电。这两位 控制ADC内部参考电压源电路的上电与断电。 •位5 ADCPWDN：模数转换模块掉电控制位。 •位0 SMODE_SEL：采样模式选择位。0:顺序采样。1： 同时采样。
21
ADC控制寄存器1：ADCTRL1
• 位14 RESET: 模数转换模块软件复位位。为1，复位模块。 • 位13~12 SUSMOD1~SUSMOD0：仿真悬挂模式。 • 位11~8 ACQ_PS3~ACQ_PS0：采样时间窗宽度位。 • 位7 CPS：内核时钟预分频器 。设定对外设高速时钟(HSPCLK) 的分频。 • 位6 CONT RUN：连续运行位。 0：启动/停止模式。 1：连续转 换模式。 • 位5 SEQ OVRD：排序器超越模式位。 1：使能超越模式。 • 位4 SEQ CASC：级联排序器工作模式位。 0：双排序器工作模 式 。l：级联模式 。
4
On-Chip 12-bit Analog-to-Digital Converter
ADC
Control Peripherals
Prescaler SYSCLK
Fast & Flexible 12-bit 16-Channel ADC
8 ADC Inputs Analog MUX S/H0
12-bit ADC Module
23
• 位7 EXT SOC SEQ1：外部信号启动SEQ1转换位。1：使能 。 •位6 RST SEQ2：复位排序器2。l：立即复位SEQ2 。 •位5 SOC SEQ2：启动SEQ2转换位 。 •位3 INT ENA SEQ2：SEQ2的中断使能控制位。1：使能 。 •位2 INT MOD SEQ2：SEQ2的中断模式控制位。 0：每个 SEQ2排序结束时置1。 1：每隔一个SEQ2排序结束时置1。 •位0 EVB SOC SEQ2：EVB对SEQ2产生SOC信号的屏蔽位。
排序转换中的中断操作模式
19
5.4
ADC时钟定标
ADC内核时钟和采样保持时钟
通往ADC的时钟链
20
5.5
• • • • • • • •
ADC寄存器
ADC控制寄存器1：ADCTRL1。 ADC控制寄存器2：ADCTRL2。 ADC控制寄存器3：ADCTRL3。 ADC最大通道转换寄存器：ADCMAXCONV。 自动排序状态寄存器：ADCASEQSR。 ADC状态和标志寄存器：ADCST。 ADC输入通道排序寄存器:ADCCHSELSEQ1~4。 ADC转换结果缓冲寄存器: ADCRESULT0~15。
DSP 控制器片内接口部件（也称片内外设）有 数字I/O接口、模/数转换模块、事件管理器模块、各 种通信模块（包括SCI串行通信接口、 SPI串行外设 接口、CAN控制器模块、多通道缓冲串口 McBSP） 等。
2
281x DSP内部有一个12位模/数转换器ADC （Analog to Digital Converter)，可有16路模拟输入信号, 转换时间可以在 80 ns以内。16个结果寄存器ADCRESULT0~15存储转换结果。
1. 不间断的自动排序模式
不间断的自动排序模式（Uninterrupt Autosequenced Mode）即连续转换模式，在该模式下SEQ1/SEQ2能在一次排 序过程中,对多达8个转换通道进行自动排序。 例，采用SEQ1的双排序模式下的转换。 设在SEQ1中有7路转换，即 ADCINA2和ADCINA3各两次， ADCINA6、ADCINA7和ADCINB4各1次。则 ADCCHSELSEQ1: 0x3232 ADCCHSELSEQ2: 0x0C76 MAXCONV1: 6
A/D转换器的特点
• • • • • • • 12位ADC模块，内含采样/保持电路。 同时采样或顺序采样模式。 模拟输入范围0~3V。 25 MHz的ADC时钟频率，转换时间短。 16通道，多路选通输入。 可在一次采样中同时实现16路自动转换的自动排序。 排序器可以作为两个独立的8通道排序器或一个16通道排 序器(即级联模式)。 • 16个结果寄存器存储转换结果，皆可独立寻址。
15
ADC结果寄存器
ADC结果寄存器 ADC转换结果 ADC结果寄存器 ADC转换结果
ADCRESULT0
ADCRESULT1 ADCRESULT2
I1
I2 I3
ADCRESULT8
ADCRESULT9 ADCRESULT10
x
x x
ADCRESULT3
ADCRESULT4 ADCRESULT5 ADCRESULT6 ADCRESULT7
外部SOC引脚
18
5. 排序器转换中的中断操作
有三种情况，两 种中断模式。
第一种情况：两次采样的采 样数不一样。模式l中断操作 (即每次EOS都产生中断)。
第二种情况：两次采样的采 样数一样。模式2中断操作 (即每2次EOS产生1个中断)。 第三种情况：两次采样的采 样数一样（虚读）。模式2中 断操作(即每2次EOS产生1个 中断)。
7
5.2
自动排序器原理
自动排序器可以对模拟通道的转换顺序进行排序。 ADC排序器由两个8状态排序器SEQ1和SEQ2组成， 也可以级联成一个16状态排序器。这里的状态指排序器 中自动转换的数量。 排序器有两种工作模式：单排序器即级联模式， 双排序器模式。 单排序器可以有16个转换通道。双排序器模式为两 个独立的8状态（或8通道）转换。
25
位4~1 ADCCLKPS[3~0]：内核时钟分频器。 ADC时钟分频情况
ADCCLKPS[3~0]
0000 000l
内核时钟分频
0 1
ADCLK
HSPCLK/(ADCTRLl[7]+1) HSPCLK/[2*(ADCTRLl[7]+1)]
开始转换触发信号(SOC) EVA,软件,外部引 EVB,软件 脚 最大转换数(即排序器长 8 度) 自动停在排序器的结尾 (EOS) 优先级 ADC转换结果寄存器 ADCCHSELSEQn位的 分配 是 高 0~7
CONV00~CONV07
8 是 低 8~15
CONV08~CONV 15
11
5.3 自动排序模式
第5章 DSP的A/D转换器
本章内容： 5.1 F281x的A/D转换器的特点 5.2 自动排序器原理 5.3 自动排序模式 5.4 ADC时钟定标 5.5 ADC寄存器 5.6 ADC的C语言编程实例
1
5.1 F281x的A/D转换器的特点
TMS320C281x DSP 控制器是一种 32 位单片机 (Microcontroller) ， 即 单 片 解 决 方 案 (Single Chip Solution), 也是由CPU、存储器、接口等组成。
事件管理器触发排序转换的例子
பைடு நூலகம்14
ADC输入通道选择控制寄存器ADCCHSELSEQn设置
Bits5~12
V1 x x x
Bits11~8
I3 x x x
Bits7~4
I2 V3 x x
Bits3~0
I1 V2 x x ADCCHSELSEQ1 ADCCHSELSEQ2 ADCCHSELSEQ3 ADCCHSELSEQ4
Start of Conversion
Auto Sequencer
Sixteen result registers (individually addressable) to store conversion values
5
ADC模块原理框图
6
ADC寄存器
• • • • • • • • ADC控制寄存器1：ADCTRL1。 ADC控制寄存器2：ADCTRL2。 ADC控制寄存器3：ADCTRL3。 最大通道转换寄存器: ADCMAXCONV。 自动排序状态寄存器: ADCASEQSR。 ADC状态和标志寄存器: ADCST。 ADC输入通道排序寄存器: ADCCHSELSEQ1~4。 ADC转换结果缓冲寄存器: ADCRESULT0~15。
Auto Sequencer supports up to 16 conversions without CPU intervention
Sequencer can be operated as two independent 8-state sequencers or as one large 16-state sequencer
3
• 多个触发源可以启动A/D转换。包括软件(S/W, Software )启动、事件管理器A/B(多个触发源)启动、 外部引脚触发启动。 • 灵活的中断控制，允许每个排序的结束(EOS, End of Sequence)或每两次EOS申请中断一次。 • 排序器可以工作在启动/停止模式，允许多个时间排 序的触发源同步转换。 • EVA、EVB触发源可以独立工作在双排序器模式。 • 采样保持(S/H)获取时间窗有单独的预分频时钟。
22
ADC控制寄存器2：ADCTRL2
• 位15 EVB SOC SEQ：级联排序器模式下EVB SOC使能位。1：EVB 的信号启动级联的排序器SEQ。 • 位14 RST SEQ1：复位排序器1位。 1：立即将排序器复位到CONV00。 • 位13 SOC SEQ1：开始转换SOC触发排序器1。 • 位11 INT ENA SEQ1：排序器SEQ1的中断使能位。1：使能 。 • 位10 INT MOD SEQ1：排序器SEQ1的中断模式控制位。0：每个 SEQ1排序结束时置1。 1：每隔一个SEQ1排序结束时置1。 • 位8 EVA SOC SEQ1：EVA对SEQ1产生SOC信号的屏蔽位。1：使能 EVA的触发信号源启动SEQ1/SEQ。