16位加法器设计报告
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Brent Kung树结构的16位加法器的设计仿真及优化1.利用Hspice软件设计具体电路结构
1.1 Brent Kung树结构加法器设计简介
Brent Kung树结构加法器是一种超前进位加法器,即进位提前被计算出来,送给加和电路,减小了进位顺序传递的延时,实现此加法器减小了设计的复杂度。提高了设计的效率。具体电路实现需要4个模块电路设计。数据A和B通过缓冲器输入进来,然后经过进位生成和进位产生电路模块生成P和G信号。P与G信号经过点操作模块生成相应的进位值,最后加和生成SUM。电路结构采用动态逻辑结构,逻辑结构由NMOS下拉网络实现,构成PDN的过程和静态CMOS完全一样,晶体管的数目明显少于静态情况。动态逻辑同时具有较快的开关速度。动态逻辑同时在功耗方面有明显的优势。
1.2 Brent Kung树结构加法器电路设计
进位生成和进位传播模块均采用动态逻辑进行设计,具体实现公式为Pi=ai+bi,Gi=ai&bi;具体电路实现如下:
图1 进位传播和进位产生信号的动态实现
图中的反相器为对称的,p生成电路的逻辑努力为2/3,g生成电路的逻辑努力为1。
点计算模块具体生成对应的进位传播和进位产生Gi j和Pi j;其对应的具体公式为:Gi j=Gi k+Pi k*Gk-1 j。采用动态逻辑减小复杂度具体电路结构如下:
图2点模块电路产生信号的动态实现
求和电路利用多米诺实现求和即利用选择电路实现电路结构,在此电路中求和的两种条件计算为:Si0为ai与bi的同或,Si1为ai与bi的异或,具体电路结构如下:
图5动态逻辑实现和选择电路
电路中利用两个时钟,由clk产生clkd是由下面的电路实现的,传输门总是导通,时钟路径的延时可以通过这些器件的尺寸来调整。因为延时必须有一个严格的界限,即第二个门的所有输入必须在clkd的上升沿之前完成翻转,因此可能需要使clk进过多个以下的延时电路才能满足时序要求。时钟延时利用反向器的缓冲器和传输门来实现。
正向二进制树结构不足以产生全部的进位位,因此Brent Kung树结构采用了一个反二进制树来实现其它的进位位,这一结构组合中间的结果以产生其余的进位位,Brent Kung树结构可以产生所有进位位的表达式。,采用Brent Kung树的结构可以实现正确的16位加法器。具体树结构如下所示:
图4 16位Brent-Kung树结构