DSP课程设计

DSP课程设计

计算机与信息工程学院通信工程产业班

李盛2014221119300022

一、基本DSP硬件系统设计

硬件任务设计概述

要求：

1、基本DSP硬件系统以TMS320C54x系列为核心处理器，包括最小系统、存

储器扩展、显示器、键盘、AD、DA等电路模块；

2、硬件设计画出主要芯片及电路模块之间的连接即可，重点考查电路模块方

案设计与系统地址分配；

3、设计方案以电路示意图为主，辅以必要的文字说明。

总体方案设计

本次硬件电路大体如下

TMS320C54x

模块电路原理图设计

1，电源模块

C54X数字信号处理器电源包括内核电源和外部接口电源，其外部接口电源为3.3V，内部则根据型号不同而采用了不同的电压。由于C54X处理器大多应用于低功耗场合，因此电源电路的设计需要注意电源的转换效率和电路的复杂程度，而高效率的DC-DC转换电路就十分适合这种应用。

TPS54110能够提供1.5A的连续电流输出，其输出电压可调，低电压输出范围覆盖0.9~3.3V,能够较好地满足C54X处理器的供电要求，具体内容如下图：

2，时钟电路模块

任何工作都按时间顺序。用于产生时间的电路就是时钟电路。实时时钟电路DS1302是一种具有涓细电流充电能力的电路，主要特点是采用串行数据传输，可为掉电保护电源提供可编程的充电功能，并且可以关闭充电功能。采用普通32.768KHz晶振。

3，JTAG仿真模块

JTAG仿真器

4，复位电路模块

在系统上电过程中，如果电源电压还没有不稳定，这时DSP进入工作状态可能造成不可预知的后果，甚至造成硬件的损坏，因此有必要在系统中加入上电复位电路，上电复位电路的作用可以保证上电可靠，并在需要时实现手工复位。

5，数码管电路模块

一共12个引脚，8个段选。从上面左边第一排开始，按顺时针顺序依次往下遍历所有引脚。

6，SRAM:IS61LV6416模块

如图，电路SRAM中的借口与DSP芯片借口相连接构成电路系统。

硬件设计结果与分析

利用protel分别完成了电源电路，时钟电路，复位电路等外设电路的绘制，完成了最小系统的schematic原理图，并生成了PCB图，PCB板及3D效果图。

电路原理图

电路封装图

3D效果图

硬件设计小结

在多日的硬件设计中，首先对于芯片资料的获取，这个老师直接给了我们，然后是所使用的软件----protel，该软件我们曾学习使用过，难度不大。所以硬件设计的难度在于查找芯片的功能，管脚及其定义，封装等等。了解各个模块的功

能，与软件结合起来，然后形成一个系统，实现我们需要的功能。

二、基本软件设计

软件设计任务概述

要求：

1、看懂所给例程，画出例程输出波形示意图；

2、修改例程程序，使之输出其它波形，如方波、三角波、锯齿波等均可；

3、设计方案以程序实现为主，辅以必要的文字说明。

例程：信号发生器

.mmregs

.def start

ect "k",1

outdata1 .set 0800h

outdata2 .set 098fh

outdata3 .set 0b0fh

outdata4 .set 0c71h

outdata5 .set 0da8h

outdata6 .set 0ea6h

outdata7 .set 0f64h

outdata8 .set 0fd8h

outdata9 .set 0fffh

outdata10 .set 0fd8h

outdata11 .set 0f64h

outdata12 .set 0ea6h

outdata13 .set 0da8h

outdata14 .set 0c71h

outdata15 .set 0b0fh

outdata16 .set 098fh

outdata17 .set 0800h

outdata18 .set 0671h

outdata19 .set 04f1h

outdata20 .set 038fh

outdata21 .set 0258h outdata22 .set 015ah outdata23 .set 009ch outdata24 .set 0028h outdata25 .set 0000h outdata26 .set 0028h outdata27 .set 009ch outdata28 .set 015ah outdata29 .set 0258h outdata30 .set 038fh outdata31 .set 04f1h outdata32 .set 0671h

.text

start:

stm 2000h,sp

stm#k1,ar2

st #outdata1,*ar2

nop

nop

begin:

st #outdata1,*ar2

portw*ar2,0bfffh

rpt #7fffh

nop

st #outdata2,*ar2

portw*ar2,0bfffh

rpt #7fffh

nop

st #outdata3,*ar2

portw*ar2,0bfffh

rpt #7fffh

nop

st #outdata4,*ar2

portw*ar2,0bfffh

rpt #7fffh

nop

st #outdata5,*ar2

portw*ar2,0bfffh

rpt #7fffh

nop