FM电路实现调制解调

F M电路实现调制解调 The document was finally revised on 2021

FM电路实现调制解调

调制解调，即我们常说的Modem，其实是Modulator（调制器）与Demodulator （解调器）的简称，中文称为调制解调器。也有人跟据Modem的谐音，亲昵地称之为“猫”。

调制: 将各种转换成适于传输的数字调制信号(已调信号或频带信号)；

解调: 在接收端将收到的数字频带信号还原成数字基带信号

一、概述

FM调制电路将代表不同信息的信号频率，搬移到频率较高的频段，以电磁波的方式将信息通过信道发送出去。FM解调电路将接收到的包含信息的高频信号的频率搬移到原信号所处的频段。锁相环是一种相位负反馈的自动相位控制电路，它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域它是通过比较输入信号的相位和压控振荡器输出信号的相位，取出与这两个信号的相位差成正比的电压，并将该电压该电压作为压控振荡器的控制电压来控制振荡频率，以达到输出信号的频率与输入信号的频率相等的目的。锁相环主要由相位比较器、压控振荡器和低通滤波器三部分组成。调制电路还需要另设计一个高频信号放大器和加法器。解调电路需要设计一个低通滤波器，来取出解调信号。

技术指标：

1．载波频率fc=,载波信号的电压Vp-p≥3V；

2．FM调频信号的电压Vp-p≥6V，最大频率偏移∆fm≥5KHz；

3．解调电路输出的FM 调制信号的电压Vp-p 200mV 。

二、方案设计与分析

调频是用调制信号直接线性地改变载波振荡的瞬时频率，即使载波振荡频率随调制信号的失真变化而变化。其逆过程为频率解调（也称频率检波或鉴频）。

本实验是用CD4046数字集成锁相环（PLL ）来实现调频/解调（鉴频）的。 调频电路原理图（如图1所示）

将调制信号加到压控振荡器（VCO ）的控制端，使压控振荡器得输出频率（在自振频率（中心频率）o f 上下）随调制信号的变化而变化，于是生成了调频波。

当载波频率与自由振荡频率相近时，载波频率与压控振荡器的振荡频率锁定。低通滤波器只保证压控振荡中心振荡频率与载波频率锁定时所产生的相位误差电压通过，该电压与调制信号同经加法器，用以控制压控振荡器的频率，从而获得与载波频率具有同样频率稳定度的调频波。

图1 FM 调频电路原理框图

解调电路的原理图（如图2所示）

调频波（经过放大器放大后）与压控振荡器的输出被送入鉴相器，经鉴相获得变化的相位误差电压，该误差电压通过低通滤波器被滤掉其高频成份，继而获得随调制信号频率变化而变化的信号，经跟随器得到解调信号，从而实现了解调（鉴频）过程。

调频

⒁ ⑵ ⑼

图2 FM 解调电路原理框图

3.锁相环CD4046工作原理

本次课设要求我们掌握锁相环调制/解调的原理，用2片数字锁相环CD4046设计FM 调制／解调电路。完成课题的核心器件是CD4046集成锁相环，其内部结构如图3所示。

图3锁相环（4046）内部电原理框图

CD4046工作原理：输入信号 Ui 从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K 拨至2脚，则比较器Ⅰ将从3脚输高频信号放大低通

入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。

图4 CD4046引脚功能图

图4是CD4046的引脚排列，采用16脚双列直插式，各管脚功能：

1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。

13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

15脚内部独立的齐纳稳压管负极

4．测量CD4046锁相环的捕捉带和同步带方法

测量CD4046锁相环的捕捉带和同步带，其示意图如图5所示。

图5 捕捉带和同步带示意图

测量方法：

(1) 改变14脚输入信号的频率，使频率逐渐降低，直至4脚输出方波刚好出现不稳定时，环路进入失锁状态，该点定义为同步带的下限频率“1f ”。

(2) 改变14脚输入信号的频率，由1f 开始频率逐渐增加，直至4脚输出方波刚好再次稳定时，环路进入锁定状态，该点定义为捕捉带的下限频率“3f ”。

(3) 改变14脚输入信号的频率，由1f 开始频率逐渐增加，直至4脚输出方波刚好出现不稳定时，环路进入失锁状态，该点定义为同步带的上限频率“2f ”。

(4) 改变14脚输入信号的频率，由4f 开始频率逐渐降低，直至4脚输出方波刚好再次稳定时，环路进入锁定状态，该点定义为捕捉带的上限频率“4f 。

同步带宽为：2f -1f 捕捉带宽为4f -3f

三、电路设计

1.锁相环中的鉴相器工作原理

锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图6所示。

图6 模拟相乘器

鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：

)](sin[)(t t w U t U i i m i θ+=

)](sin[)(0t t w U t U o om o θ+=