第3章习题--存储系统
第三章存储系统习题参考答案1.有一个具有20位地址和32位字长的
第三章存储系统习题参考答案1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。
2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？（2）个模块板内共有多少DRAM芯片?（3）主存共需多少DRAM芯片? CPU如何选择各模块板？解：(1). 共需模块板数为m：m=÷224=4(块)(2). 每个模块板内有DRAM芯片数为n:n=(224/222) ×(64/8)=32 (片)(3) 主存共需DRAM芯片为：4×32=128 (片)每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。
一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。
第3章 存储器系统 题库和答案
第3章存储器系统题库和答案第3章存储器系统一．选择题1．计算机工作中只读不写的存储器是( )。
(A) DRAM (B) ROM (C) SRAM (D) EEPROM2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。
(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理(B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache（高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。
(A) 指令 (B) 总线 (C) 时钟 (D) 读写 4．存取周期是指( )。
(A)存储器的写入时间 (B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，( )是正确的。
(A) EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器 (D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。
(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量(C) 既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。
(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度 8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。
(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。
(A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10．下面的说法中，( )是正确的。
计算机思维导论课程 第3章-计算平台练习题-带答案
1. 请你将下列控制器的功能按照指令执行过程顺序进行排列。 （ ）完成指令操作码译码 （ ）解释执行该指令 （ ）从主存取出指令 （ ）产生相关的操作控制信号
答案：2、4、1、3 2. 已知一个具有 14 位地址和 8 位数据的存储器，回答下列问题：
（1）该存储器能存储多少字节的信息？ （2）如果存储器由 8K×4 位 RAM 芯片组成，需要多少片？ 答案： （1）该存储器能存储的字节个数是 214= 24×210 = 16KB。 （2）该存储器能存储的总容量是 16KB，若由 8K×4 位 RAM 芯片组成，需要的片数为（16K ×8）/（8K×4）= 4 片 3. 将以下授权类型与各自的软件详情进行匹配。
D：存贮器按内容选择地址
答案：B
17. 在下列关于虚拟内存的说法中，正确的是【 】。
A：如果一个程序的大小超过了计算机所拥有的内存容量，则该程序不能执行。
B：在 Windows 中，虚拟内存的大小是固定不变的。
C：虚拟内存是指模拟硬盘空间的那部分内存。
D：虚拟内存的最大容量与 CPU 的寻址能力有关。
《计算思维导论 第 3 章 课后练习》
第 3 章 计算平台
一、单选题
1. 通常计算机硬件由输入设备、【 】和输出设备五部分组成。
A：控制器、运算器、寄存器 B：控制器、寄存器、存储器
C：运算器、控制器、存储器 D：寄存器、存储器、运算器
答案：C
2. CPU 即中央处理器，包括【 】。
A：运算器和控制器 B：控制器和存储器 C：内存和外存 D：运算器和存储器
答案：A
3. 一般情况下，外存储器中存储的信息，在断电后【 】。
A：局部丢失 B：大部分丢失 C：全部丢失 D：不会丢失
第3章 存储系统(三)
动态MOS存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路可以集中在一个半导体芯片上，形成DRAM控制器。它是CPU和DRAM片子之间的接口电路，即将CPU的信号变换成适合DRAN片子的信号，借助DRAM控制器，可把DRAM看作像SRAM一样使用，为系统设计带来很大方便。
3.DRAM的刷新
动态MOS存储器采用“读出”方式进行刷新。因为在读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。通常，在再生过程中只改变行选择线地址，每次再生一行。依次对存储器的每一行进行读出，就可完成对整个DRAM的刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。一般2ms，4ms或8ms。
采用这种方式的整个存储器的平均读/写周期，与单个存储器片的读/写工作所需的周期相差不多，所以这种刷新方式较适用于高速存储器。
分散式刷新方式的时间分配把一个存储系统周期tC分为两半，周期前半段时间tM用来读/写操作或维持信息，周期后半段时间tR作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。假如存储器片的读/写周期为0.5μs，则存储器系统周期为1μs。由此可见，整个系统的速度降低了。在这种情况下，只需128μs就可将全部存储单元刷新一遍，这比允许的间隔2ms要短得多。当然，在分散式下，不存在有停止读/写操作的死时间。
2.单管动态存储元
为了进一步缩小存储器的体积，提高它们的集成度，人们又设计了单管动态存储元电路。
单管动态存储元电路如图3-7(b)所示，它由一个管子T1和一个电容C构成。写入时，字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中；读出时，字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。
第三章 存储系统02(blue )
小
重点:结来自 理解SRAM、DRAM的存储原理 SRAM芯片内部结构及其扩展 DRAM控制器的作用 DRAM的刷新方法 高性能存储器的构成特点及其访问原理
举例
地址译码方式
B:双地址译码(续) 举例: 1K X 1位 RAM采用双译码结构,则 可以将1K X 1 RAM 的10条地址线中的5 条（A0~A4）用在横向，5条（A5~A9） 用在纵向，则字选信号线线的条数共为： 32+32=64条(相比1024条减少了很多) 双译码结构见下图
地址译码方式
3.3 DRAM存储器
工作原理 和学生一起分析P71图3.6。
3.3 DRAM存储器
DRAM存储芯片逻辑结构 DRAM存储器芯片的结构与SRAM存 储器芯片相似，由存储体与外围电路构成。 但由于要进行刷新，所以外围电路更复杂。 主要增加行地址与列地址锁存器、增加了 刷新计数器及相应的控制电路。
刷新方式（续） 异步刷新：将刷新周期按存储器行数 等分，每一等分内刷新一行。 优点：集成了以上两种方式的优点， 减少了死时间率，同时刷新时间占总时 间的比率较小。
3.3 DRAM存储器
地址多路开关:提供刷新或读写地址， 由多路开关进行选择。 刷新定时器:定时电路用来提供刷新请 求。 刷新地址计数器: 只用RAS信号的刷新 操作，需要提供刷新地址计数器。
具体芯片举例见书本Ｐ72图3.7
3.3 DRAM存储器
读写与DRAM的刷新 两个概念: 刷新：由于漏电使电容上的电荷衰减， DRAM需要定期地重新进行存储，这个过 程称为刷新。 刷新周期：从上一次对整个存储器刷新结束 到下一次对整个存储器全部刷新一遍为止， 这一段时间间隔叫刷新周期。
3.3 DRAM存储器
计算机组成原理—习题解答(第三章)
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.7
3.7某32位机主存地址码为32位，使用64M×4位的DRAM 芯片组成，设芯片内部由4个8K×8K存储体结构组成，4 个体可同时刷新，存储周期为0.1μs。若采用异步刷新方 式，设存储元刷新最大时间间隔不超过8ms，则刷新定时 信号的周期时间是多少？对整个存储器刷新一遍需要多少 个刷新周期？
⑴ 画出地址空间分配图，并在图中标出译码方案； ⑵ 画出该存储器的原理性组成逻辑图；并与CPU总线相连。
题解：
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.11
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.11
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.12
3.12 对于SRAM芯片，如果片选信号始终是有效的，问：
⑴ 若读命令有效后，地址仍在变化，或数据总线仍被其它信号占 用，则对读出的正确性有什么影响？还有什么其它问题存在？
⑵ 若写命令有效后，地址仍在变化，或写入数据仍不稳定，会对 写入有什么影响？
题解：
(1) 若地址仍在变化，则读出的数据不稳定（可能读出的不是指定 单元的数据）；若数据总线上还有其他电路的信号，则可能发生 冲突，并可能损坏输出端电路（输出端被并联）。
题解：
计算机系统结构作业答案
计算机系统结构计算机系统结构作业1第1章计算机系统结构的基本概念一、解释下列术语：计算机系统结构；计算机组成；计算机实现；透明性；系列机；软件兼容；兼容机；模拟；仿真；虚拟机；宿主机；Amdahl定律；CPI；MIPS；MFLOPS。
【答案】计算机系统结构、计算机组成和计算机实现是三个不同的概念。
系统结构定义为由程序设计者所看到的一个计算机系统的属性，即概念性结构和功能特性，这里的程序设计者所看到的计算机属性是指为机器语言或编译程序设计者所看到的计算机属性，是硬件子系统的概念性结构及其功能特性，它是计算机系统的软、硬件的界面。
计算机组成是计算机系统结构的逻辑实现，包括机器内部的数据流和控制流的组成以及逻辑设计等。
计算机实现是指计算机组成的物理实现。
透明性：在计算机技术中，一种本来是存在的事物或属性，但从某种角度看似乎不存在，成为透明性现象。
所谓系列机是指在一个厂家内生产的具有相同的系统结构，但具有不同组成和实现的一系列不同型号的机器。
不同公司厂家生产的具有相同系统结构的计算机称为兼容机。
软件兼容：在新的计算机系统出台后，原先已开发的软件仍能继续在升档换代的新型号机器上使用，这就是软件兼容。
系列机方法能够在具有相同系统结构的各种机器之间实现软件移植，为了实现软件在不同系统结构的机器之间的相互移植，可以采用模拟和仿真。
模拟方法是指用软件方法在一台现有的计算机上实现另一台计算机的指令系统。
仿真是指用微程序直接解释另一种机器指令系统的方法。
虚拟机是被模拟的机器；宿主机是进行模拟的机器。
Amdahl 定律：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。
Fe=（改进前可改进部分占用的时间）/（改进前整个任务的执行时间） Se=（改进前可改进部分的执行时间）/（改进后改进部分的执行时间） 则，改进后整个系统加速比为ee e n S F F s /)1(1+-=。
第三章 存储系统(4)-并行存储器和多模块交叉(1)
3.5 并行存储器
相联存储器
原理：按内容存取的存储器，可以选择记录 （关键字）的一个字段作为地址 组成：见下一页图 主要用途：在虚拟存储器中存放段表、页表和 快表，也可以作Cache的行地址
3.5 并行存储器
3.5 并行存储器
由于CPU和主存储器之间在速度上是不匹 配的，这种情况便成为限制高速计算机设计 的主要问题。为了提高CPU和主存之间的数 据传输率，除了主存采用更高速的技术来缩 短读出时间外，还可以采用并行技术的存储 器。
空间并行技术 时间并行技术
双端口存储器 多模块交叉存储器
3.5 并行存储器
3.5 并行存储器
两个独立端 口各拥有？
该SRAM容 量大小为？
3.5 并行存储器
2、无冲突读写控制
当两个端口的地址不相同时，在两个端口上进行读写操 作，一定不会发生冲突。当任一端口被选中驱动时，就可 对整个存储器进行存取，每一个端口都有自己的片选控制 (CE)和输出驱动控制(OE)。读操作时，端口的OE(低电平 有效)打开输出驱动器，由存储矩阵读出的数据就出现在 I/O线上。
3.5 并行存储器
假设有n个存储体，每个存储体的容量为m个存 储单元 顺序方式：
log
n 2
log
m 2
片选，存储体 选择
每个存储体内 的地址
3.5 并行存储器
1、顺序方式 [例]M0－M3共四个模块，则每模块8字。 顺序方式： M0：0—7 M1：8－15 M2：16－23 M3：24－31 5位地址组织如下： X X X X X 高位选模块，低位选块内地址 特点：某个模块进行存取时，其他模块不工作，优点是某 一模块出现故障时，其他模块可以照常工作，通过增添模 块来扩充存储器容量比较方便。缺点是各模块串行工作， 存储器的带宽受到了限制。
计算机组成原理课后习题参考答案
计算机组成原理答案第一章计算机系统概论1．比较数字计算机和模拟计算机的特点。
解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。
两者主要区别见P1 表1.1。
2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。
通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。
4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。
存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。
主要组成部分有：（控制器、运算器）（CPU的两部分组成）、存储器、输入设备、输出设备（I/O设备）。
5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。
单元地址：简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。
数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。
指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。
6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。
程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。
7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
第3章 存储系统(一)
目前使用的半导体存储器大多为并行存取方式，但也有以串行存取方式工作的存储器，如电耦合器件(CCD)、串行移位寄存器和镍延迟线构成的存储器等。
6.按在计算机系统中的作用分类
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、缓冲存储器、控制存储器等。
3.1.2存储器的分级结构
3.1.3主存储器的技术指标
主存储器的性能指标主要是存储容量、存取时间和存储周期。
存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。而存放一个字节的单元，称为字节存储单元，相应的地址称为字节地址。如果计算机中可编址的最小单位是字存储单元，则该计算机称为按字编址的计算机。如果计算机中可编址的最小单位是字节，则该计算机称为按字节编址的计算机。一个机器字可以包含数个字节，所以一个存储单元也可以包含数个能够单独编址的字节地址。例如，PDP-11系列计算机，一个16位二进制的字存储单元可存放两个字节，可以按字地址寻址，也可以按字节地址寻址。当用字节地址寻址时，16位的存储单元占两个字节地址。
作业
根据存储元件的性能及使用方法不同，分为哪几类？
主存储器有哪些性能指标？
P96 3.8题
教学反馈
对存储器的要求是容量大，速度快，成本低，但是在一个存储器中要求同时兼顾这三方面是困难的。为了解决这方面的矛盾，目前在计算机系统中，通常采用三级存储器结构，即使用快速缓冲存储器、主存储器和外存储器。中央处理器能直接访问的存储器称为内存储器，它包括快速缓冲存储器和主存储器。中央处理器不能直接访问外存储器，外存储器的信息必须调入内存储器后才能为中央处理器进行处理。
上述三种类型的存储器形成计算机的三级存储管理，各级存储器承担的职能各不相同。其中快速缓冲存储器主要强调快速存取，以便使存取速度和中央处理器的运算速度相匹配；外存储器主要强调大的存储容量，以满足计算机的大容量存储要求；主存储器介于快存与外存之间，要求选取适当的存储容量和存取周期，使它能容纳系统的核心软件和较多的用户程序。
第3章-存储管理-练习题
第3章-存储管理-练习题第3章存储管理3.1 计算机系统中的存储器3.2 重定位1.主存的地址空间常称为P39 （ C ）A.逻辑地址空间B.程序地址空间C.物理地址空间D.相对地址空间2.⽀持程序浮动的地址转换机制是P40 （ D ）A. 页式地址转换B. 段式地址转换C. 静态重定位D. 动态重定位3.要保证⼀个程序在主存中被改变了存放位置后仍能正确执⾏，则对主存空间应采⽤下列哪个技术。
（ B ）A．静态重定位B．动态重定位C．动态分配D．静态分配4.动态重定位是在下列哪种情况下完成的（ C ）A. 作业执⾏前集中⼀次B．作业执⾏过程中集中⼀次C．作业执⾏过程中D．作业执⾏过程中由⽤户完成5.采⽤静态重定位⽅式装⼊的作业，在作业执⾏过程中进⾏地址转换的是（ B ）A. 由软件和硬件相互配合B. 由软件独⽴C. 只需要硬件D. 不需要3.3 单⽤户连续存储管理6.在以下存贮管理⽅案中，不适⽤于多道程序设计系统的是（ A ）A. 单⽤户连续分配B. 固定式分区分配C. 可变式分区分配D. 页式存贮管理7.MS-DOS的内存空间采⽤的存储管理⽅式是（ D ）A．固定分区B．可变分区C．页式D．单连续3.4 固定分区存储管理8.采⽤固定分区⽅式管理主存储器的最⼤缺点是（ B ）A．不利于存储保护B．主存空间利⽤率不⾼C．要有硬件的地址转换机构D．分配算法复杂9.下⾯的存储管理⽅案中，可以采⽤静态重定位的是（ A ）A．固定分区B．可变分区C．页式D．段式3.5 可变分区存储管理10.每次分配时总是顺序查找空闲区表，找到第⼀个能满⾜作业长度要求的空闲区，此种分配算法称为（ A ）A. 最先适应分配算法B. 最优适应分配算法C. 最坏适应分配算法D. 随机适应分配算法11.在可变分区存储管理中，为了实现主存的空间分配，应设置（ D ）A．页表B．段表C．位⽰图D．空闲区表12.在可变分区分配⽅案中，为了实现主存的空间分配，管理采⽤（ D ）A．页表B．段表C．段表＋页表D．分区分配表＋空闲区表13.在可变式分区存储管理中，某作业完成后要收回其主存空间，该空间可能与相邻空闲区合并，在修改空闲区表时使空闲区数不变且空闲区起始地址不变的情况是（ C ）A．⽆上邻空闲区也⽆下邻空闲区B．有上邻空闲区但⽆下邻空闲区C．⽆上邻空闲区但有下邻空闲区D．有上邻空闲区也有下邻空闲区14.在⼀个可变分区存储管理中，最坏适应分配算法宜将空闲区表中的空闲区按下列次序排列的是（ D ）A．地址递增B．地址递减C．长度递增D．长度递减15.可变分区⽅式常⽤的主存分配算法有：最先适应、最优适应和最坏适应分配算法，其中，按分区⼤⼩排序组织空闲区表的是（ B ）A. 最先适应和最坏适应B. 最优适应和最坏适应C. 最先适应和最优适应D. 最先适应、最优适应和最坏适应3.6 页式虚拟存储管理16.实现虚拟存储器的⽬的是（ A ）A．扩充主存容量B．扩充辅存容量C．实现存储保护D．加快存取速度17.分页式存储管理时，每读写⼀个数据，要访问主存（ B ）A. 1次B. 2次C. 3次D. 4次18.在存储管理的各⽅案中，可扩充主存容量的管理⽅案是（ D ）A. 固定式分区分配B. 可变式分区分配C. 页式存储管理D. 分页虚拟存储管理19.页式存储管理中的页表是由（ C ）A. ⽤户建⽴B. 编译程序建⽴C. 操作系统建⽴D. 编辑程序建⽴20.在页式虚拟存储管理中，为实现地址变换，应建⽴（ C ）A. 空闲区表B. 分区分配表C. 页表D. 段表21.在采⽤页式存储管理的系统中，（ B ）A. 不可以把作业分散到⼏个不连续的主存区域B. 不需要采⽤移动技术移动作业区C. 不需要硬件⽀持 D .不采⽤动态重定位的⽅式装⼊作业22.在页式存储管理⽅案中，为地址转换提供依据需建⽴（ A ）A．页表B．段表C．段表和页表D．空闲区表23.LRU页⾯调度算法是选择先调出的页⾯是（ B ）A．最近才使⽤的B．最久未被使⽤的C．驻留时间最长的D．驻留时间最短的24.如果处理器有32位地址，则它的虚拟地址空间为（ B ）A. 2GBB. 4GBC. 640KBD. 16MB25.在请求页式存储管理中，产⽣缺页中断是因为查找的页不在（ B ）A. 外存中B. 虚存中C. 内存中D. 地址空间中26.采⽤段式存储管理的系统中，若地址⽤24位表⽰，其中8位表⽰段号，则允许每段的最⼤长度是（ B ）A. 224B. 216C. 28D. 2321.把逻辑地址转换成绝对地址的⼯作称为。
第3章 存储系统(五)
本节先介绍双端口存储器，然后介绍多体交叉存储器，最后介绍相联存储器。下一节介绍高速缓冲存储器。
1.双端口存储器的逻辑结构
双端口存储器由于同一个存储器具有两组相互独立的读写控制线路而得名。由于进行的独立操作，因而是一种高速工作的存储器，在科研和工程中非常有用。
2.无冲突读写控制
当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取。每一个端口都有自己的片选取控制(CE)和输出驱动控制(OE)。读操作时，端口的OE打开输出驱动器，由存储矩阵读出的数据就出现在I/O线上。
常常用程序地址交叉的方法来加快指令从存储器读出的速度。通常的做法时把程序中的指令分配在前后相继的地址中，并以书写时的先后次序来执行，只有遇到转移指令假定：在当前执行的指令时才会引起程序执行次序的改变。但由于转移指令所占比例很小，所以CPU可合理地以读出指令，并把它们存放在指令缓冲器中。当采用m路交叉时，可以在一个存储周期中读出m条前后相继的指令。
图3-10多体交叉存储器结构框图Flash演示
2.地址交叉方法
设X0，X1，……，XK-1为一台中央处理器依次所需要的K个字，当把它们分配给主存储器中K个前后相继的物理地址A0，A1，……，AK-1时，可用以下交叉规则在存储模块之间分配这些地址：
如果j = I mod……(m)，那么把地址Ai分配给存储模块Mj
总之，当两个端口均为开放状态且存取地址相同时，发生读写冲突。此时判断逻辑可以使地址匹配或片使能匹配下降至5ns，并决定对哪个端口进行存取。判断方式有以下两种：
第3章 存储管理(3)答案
第3章 内存管理(3)一、单项选择题1．虚拟存储技术是 。
A ．补充内存物理空问的技术B ．补充相对地址空间的技术C ．扩充外存空问的技术D ．扩充输入输出缓冲区的技术解：虚拟存储技术并没有实际扩充内、外存，而是采用相关技术相对的扩充主存。
本题答案为B 。
2．以下不属于虚拟内存特征的是 。
A ．一次性B ．多次性C ．对换性D ．离散性解：多次性、对换性和离散性都是虚拟内存的特征。
本题答案为A 。
3．虚拟内存的基础是 。
A ．局部性理论B ．代码的顺序执行C ．变量的连续访问D ．指令局部性解：虚拟内存的基础是局部性理论，包括程序执行的局部性和存储空间访问的局部性。
本题答案为A 。
4．实施虚拟存储器管理的依据是程序的 。
A ．局部性原 B ．动态性原理 C ．并发性原 D ．一致性原理 解：同上题说明。
本题答案为A 。
5．实现虚拟内存最主要的技术是 。
A ．整体覆盖 B ．整体对换 C ．部分对换 D ．多道程序设计解：虚拟存储器具有多次性、对换性和虚拟性，而内、外存数据交换(对换)是基础。
本题答案为C 。
6．虚拟存储器是 。
A ．可以容纳总和超过主存容量的多个作业同时运行的一个地址空间B ．可提高计算机运算速度的设备C ．容量扩大了的主存D ．实际上不存在的存储器解：虚拟存储器的最大容量是由计算机的地址结构确定的，可以运行大于实际内存大 小的作业。
本题答案为A 。
7．若处理器有32位地址，则它的虚拟地址空间为 字节。
A ．2GB B ．4GB C ．100KB D ．640KB解：虚拟存储器的最大容量是由计算机的地址结构确定的，其虚拟地址空间=322B=4GB 。
本题答案为B 。
8．设主存容量为1MB ，外存容量为400MB ，计算机系统的地址寄存器有24位，那么虚存的最大容量是 。
A ．1MB B ．401MBC ．1MB+242 B D ．242 B解：虚拟存储器的最大容量是由计算机的地址结构确定的，其虚拟地址空间=242B 。
第3章 存储系统(七)
四川警安职业学院标准教案纸
图3-14 页式虚拟存储器结构Flash演示
假设页表已保存或已调入主存储器中，那么，在访问存储器时，首先要查页表，即使页面命中，也得先访问一次主存去查页表，再访问主存才能取出数据，这就相当于主存速度降低了一倍。
如果页失效，还要进行页面替换、页面修改，访问主存的次数就更多了。
因此，把页表的最活跃部分存放在高速存储器中组成
3-15 进快表和慢表实现内部地址访问Flash演示
3.6.3 段式虚拟存储器
段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各个段的长度因程序而异。
虚拟地址由段号
为了把虚拟地址变换成主存地址，需要一个段表。
装入为“1”表示该中需要有长度指示。
如果段内地址值超过段的长度，则发生地址越界中断。
段表也是一个段，可以存在外存中，需要时再调入主
图3-16 段页式虚拟存储系统 Flash演示
3.6.5 替换算法。
第3章存储系统的层次结构习题
下列存储器中，不采用随机存取方式的是（）：
A．EPROM B.CDROM C.DRAM D.SRAM
答案：B
A、C、D 均采用随机存取方式，CDROM 即光盘，采用串行存取方式。
2. 磁盘属于（ ）类型的存储器.
A．随机存取存储器（RAM）
B. 只读存储器（ROM）
10.设机器字长为 64 位，存储容量为 128MB，若按字编址，他可寻址的单元个数是（ ）
A．16MB.
B.16M.
C. 32M.
D. 32MB.
答案：B
128MB/(64/8)B=16M.
6.（ ）存储结构对程序员是透明的。
A．通用寄存器 B. 主存 C. 控制寄存器 D. 堆栈
答案: C
控制寄存器(CRO～CR3)用于控制和确定处理器的操作模式，以及当前执行任务的特性，对
做辅存。
16．某计算机字长为 16 位，存储器容量为 256KB，CPU 按字寻址，其寻址范围是( )。
A. 0～219-1 C. 0～218-1
B. 0～220-1 D. 0～217-1
答案：D 256KB=218B．按字寻址，可寻址的单元数=218B/2B=217，其寻址范围是 0～217-1。
17．主存储器的地址寄存器和数据寄存器各自的作用是什么？设一个 1MB 容量的存储器，
字长为 32 位，问：
1)按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？
2)按字编址，地址寄存器和数据寄存器各几位？编址范围为多大？ 答案： 在主存储器中，地址寄存器 MAR 用来存放当前 CPU 访问的内存单元地址，或存放 CPU 写入 内存的内存单元地址，数据寄存器 MDR 用来存放由内存中读出的信息或者写入内存的信 息。
第3章 存储系统(六)
四川警安职业学院标准教案纸
图3-11 CPU与存储器系统的关系Flash演示
在计算机中增加一个快存的目的，就是在性能上要使主存储器的平均读出时间尽可能接近于快存的读出时间，为了达到这个目的，在所有的存储器访问中由快存满足CPU需要的部分应占很高的比例，即快存的命中率应接近于1，由于程序访问的局部性，实现这个目标是可能的。
图3-13直接映象方式Flash演示
假设主存空间被分为2m个页(页号分别为0，1，…，i，…，2m-1), 每页的大小为
页号为0，1，…，j，…，2c-1)，每页大小同样为2个字。
在直接映象方式中，主存和Cache中页面号的对应关系如图3.32所示，直接影响函数可定义为：。
计算机组成原理第五版 白中英(详细)第3章习题参考答案
(2)地址寄存器多少位?
(3)共需多少个E2PROM芯片?
(4)画出此存储器组成框图。
解：(1)系统16位数据，所以数据寄存器16位
(2)系统地址128K＝217，所以地址寄存器17位
(3)共需 ，分为4组，每组2片
(4)组成框图如下
7．某机器中，已知配有一个地址空间为0000H3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×l6位的RAM区域，起始地为6000H。假设RAM芯片有 和 信号控制端。CPU的地址总线为A15A0，数据总线为D15D0，控制信号为 (读/写)， (访存)，要求：
8
8
8
8
8
8
8
8
8
8
8
8
8
8
7
7
7
7
c
7
7
7
7
7
7
7
3
3
3
3
3
3
3
3
3
3
d
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
各计数器的值
a
0
1
0
1
2
3
4
5
0
1
2
3
4
0
1
0
1
0
1
2
b
0
1
2
0
1
2
3
4
0
1
0
(1)循环程序由6条指令组成，重复执行80次。
(2)循环程序由8条指令组成，重复执行60次。
微机原理第三章习题及答案
第 三 章 存 储 器习题答案一、填空题1、某存储器模块的容量为64K 字节，若采用2164（64K ×1位）组成，则需要2164 8 片，若改用2764（8K ×8位），则需 8 片。
解答：容量单个存储器芯片的存储存储器系统的存储容量=片个数构成存储器系统所需芯所以：64*82164=864*1K bitK bit=所需芯片个数片64*82764=88*8K bitK bit=所需芯片个数片2、1K ⅹ8位的RAM 芯片有 10 条地址线， 8 条数据线，若用其组成16K ⅹ8位存储器需要 16 片。
解答：存储单元的个数（字长）通常与地址线的位数相关，每个存储单元存储的二进制位数（位数）与数据线的位数相关。
存储容量为1K*8bit （8K*8位），表示每片RAM 有1K 个存储单元（K 1210=），每个存储单元存储8位二进制数，也可以写为1KB （B 表示8位二进制数，即1个字节Byte ），因此该RAM 芯片有10根地址线（A 0-A 9），8根数据线（D 0-D 7）。
3、现要用6116SRAM 芯片构成8K ×32位的存储器，共需此种芯片 16 片。
解答：8*326116=162*8K bitK bit=所需芯片个数片二、选择题1、SRAM 芯片6116的３个信号CE 、OE 、WE 电平分别为 时，6116的工作方式为读出。
（ D ）Ａ．1，0，0 Ｂ．0，0，0 Ｃ．0，1，1 Ｄ．0，0，1解答：３个信号CE 、OE 、WE 为6116的控制信号，CE （书中用CS 表示）：片选信号，低电平有效，CE 为低电平时，芯片被选中，此时可以进行读写操作，WE ：写允许信号，低电平有效时允许将数据写入芯片，OE ：输出允许信号，低电平有效时为读操作。
因此当6116处于读工作方式时CE 为0，OE 为0，WE 为1；处于写工作方式时CE 为0，OE 为1，WE 为0。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章存储系统一．判断题1．计算机的主存是由RAM和ROM两种半导体存储器组成的。
2．CPU可以直接访问主存，而不能直接访问辅存。
3．外（辅）存比主存的存储容量大、存取速度快。
4．动态RAM和静态RAM都是易失性半导体存储器。
5．Cache的功能全部由硬件实现。
6．引入虚拟存储器的目的是为了加快辅存的存取速度。
7．多体交叉存储器主要是为了解决扩充容量的问题。
8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。
9．多级存储体系由Cache、主存和辅存构成。
10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。
二．选择题1．主（内）存用来存放。
A．程序 B．数据 C．微程序 D．程序和数据2．下列存储器中，速度最慢的是。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器3．某一SRAM芯片，容量为16K×1位，则其地址线有。
A．14根 B．16K根 C．16根 D．32根4．下列部件（设备）中，存取速度最快的是。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器5．在主存和CPU之间增加Cache的目的是。
A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作6．计算机的存储器采用分级存储体系的目的是。
A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾7．相联存储器是按进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定与堆栈存取方式结合8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为。
A．23 B．25 C．50 D．209．常用的虚拟存储器由两级存储器组成，其中辅存是大容量的磁表面存储器。
A．主存—辅存 B．快存—主存C．快存—辅存 D．通用寄存器—主存10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射三．填空题1．对存储器的要求是、、，为解决这三者的矛盾，计算机、采用体系结构。
答：速度快、容量大、成本低，分级存储体系。
2．CPU能直接访问和，但不能访问和。
答：主存、CACHE、外存、I/O设备。
3．Cache的映射方式有、和三种。
其中方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。
4．广泛使用的和都是半导体存储器。
前者的速度比后者快，不如后者高。
它们的共同缺点是断电后保存信息。
答：依次为SRAM、DRAM、随机读写、集成度、不能。
5．闪速存储器能提供高性能、低功耗、高可靠性以及能力，为现有的体系结构带来巨大变化，因此作为用于便携式电脑中。
答：瞬时启动、存储器、固态盘。
6．相联存储器不按地址而是按访问的存储器，在Cache中用来存放，在虚拟存储器中用来存放。
答：内容，行地址表，段表、页表和快表。
7．虚拟存储器指的是层次，它给用户提供了一个比实际空间大得多的。
8．磁盘的地址格式由、、、四部分组成。
答：台号、柱面号（磁道号）、盘面号（磁头号）、扇区号。
9．温彻斯特硬盘的特点是、和。
答：固定盘片、活动磁头和密封结构。
10．一个完整的磁盘存储器由三部分组成，其中又称磁盘机或磁盘子系统，是独立于主机的一个完整的设备，是磁盘机与主机的接口部件，用于保存信息。
答：驱动器、控制器、盘片。
四．简答题1.存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与CACHE之间的信息调度功能全部由硬件自动完成。
而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。
因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
2.说明存取周期和存取时间的区别。
解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。
即：存取周期 = 存取时间 + 恢复时间3.试比较静态RAM和动态RAM。
4.什么叫刷新？为什么要刷新？说明刷新有几种方法。
5.半导体存储器芯片的译码驱动方式有几种？解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。
线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。
这种方法通过行、列译码信号的重合来选址，也称矩阵译码。
可大大节省器材用量，是最常用的译码驱动方式。
6.什么是“程序访问的局部性原理”？存储系统中哪一级采用了程序访问的局部性原理？解：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。
存储系统中Cache—主存层次采用了程序访问的局部性原理。
7.计算机中设置Cache的作用是什么？能不能把Cache的容量扩大，最后取代主存，为什么？答：计算机中设置Cache主要是为了加速CPU访存速度；不能把Cache的容量扩大到最后取代主存，主要因为Cache和主存的结构原理以及访问机制不同（主存是按地址访问，Cache是按内容及地址访问）。
8.Cache制作在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？答：Cache做在CPU芯片内主要有下面几个好处：1）可提高外部总线的利用率。
因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线；2）Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输，增强了系统的整体效率；3）可提高存取速度。
因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高；将指令Cache和数据Cache分开有如下好处：1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；2）指令Cache可用ROM实现，以提高指令存取的可靠性；3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
9.采用定长数据块记录格式的磁盘存储器，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？五．计算题1.什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？2. 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位3.一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1µs。
试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？4.设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
5.某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？6.设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读/写命令信号（高电平为读，低电平为写）。
现有这些存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。
要求如下：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
7.某机字长为16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施？画图说明。
解：若想不改用高速存储芯片，而使访存速度提高到8倍，可采取多体交叉存取技术，图示如下：8.设CPU共有16根地址线，8根数据线，并用M/-IO作为访问存储器或I/O的控制信号（高电平为访存，低电平为访I/O)，-WR（低电平有效）为写命令，-RD（低电平有效）为读命令。
设计一个容量为64KB的采用低位交叉编址的8体并行结构存储器。
现有右图所示的存储芯片及138译码器。
画出CPU 和存储芯片（芯片容量自定）的连接图，并写出图中每个存储芯片的地址范围（用十六进制数表示）。
解：芯片容量=64KB/8=8KB每个芯片（体）的地址范围以8为模低位交叉分布如下CPU 和各体的连接图：由于存储器单体的工作速率和总线速率不一致，因此各体之间存在总线分配问题，存储器不能简单地和CPU 直接相连，要在存储管理部件的控制下连接。
9.一个4体低位交叉的存储器，假设存取周期为T ，CPU 每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？R A M … O E D nD 0 W EC E…-O E 允许读-W E 允许写-C E 片选10.设主存容量为256K字，Cache容量为2K字，块长为4。
（1）设计Cache地址格式，Cache中可装入多少块数据？（2）在直接映射方式下，设计主存地址格式。
（3）在四路组相联映射方式下，设计主存地址格式。