功率器件简要介绍

一功率半导体简介
功率半导体器件种类很多，器件不同特性决定了它们不同的应用范围，常用半导体器件的特性如下三图所示。

目前来说，最常用的功率半导体器件为功率MOSFET和IGBT。

总的来说，MOSFET的输出功率小，工作频率高，但由于它导通电阻大的缘故，功耗也大。

但它的功耗随工作频率增加幅度变化很小，故MOSFET更适合于高频场合，主要应用于计算机、消费电子、网络通信、汽车电子、工业控制和电力设备领域。

IGBT的输出功率一般
10KW~1000KW之间，低频时功耗小，但随着工作频率的增加，开关损耗急剧上升，使得它的工作频率不可能高于功率MOSFET，IGBT主要应用于通信、工业、医疗、家电、照明、交通、新能源、半导体生产设备、航空航天以及国防等领域。

图1.1 功率半导体器件的工作频率范围及其功率控制容量
图1.2 功率半导体器件工作频率及电压范围
图1.3 功率半导体器件工作频率及电流范围
二不同结构的功率MOSFET特性介绍
功率MOSFET的优点主要有驱动功率小、驱动电路简单、开关速度快、工作频率高，随着工艺的日渐成熟、制造成本越来越低，功率MOSFET应用范围越来越广泛。

我们下面主要介绍一些不同结构的MOSFET的特性。

VVMOSFET
图2.1 VVMOS结构示意图
VVMOS采用各向异性腐蚀在硅表面制作V 形槽，V形槽穿透P与N+连续扩散的表面，槽的角度由硅的晶体结构决定，而器件沟道长度取决于连续扩散的深度。

在这种结构中，表面沟道由V 形槽中的栅电压控制，电子从表面沟道出来后乡下流到漏区。

由于存在这样一个轻掺杂的漂移区且电流向下流动，可以提高耐压而并不消耗表面的面积。

这种结构提高了硅片的利用率，器件的频率特性得到很大的改善。

同时存在下列问题:1，V形槽面之下沟道中的电子迁移率降低；2，在V槽的顶端存在很强的电场，严重影响器件击穿电压的提高；3，器件导通电阻很大；4，V槽的腐蚀不易控制，栅氧暴露，易受离子玷污，造成阈值电压不稳定，可靠性下降。

VUMOSFET
图2.2 VUMOS结构示意图
VUMOS的结构是基于VVMOS改进得到的。

这里的的U槽是通过控制腐蚀V槽的两个斜面刚进入N-漂移区但还未相交时停止腐蚀得到的，当这种结构的栅极施加正偏压时，不仅在P型沟道区中会形成反型层，而且在栅极覆盖的N-漂移区中还会产生积累层，于是源极电流均匀分配到漏极。

适当选取栅极覆盖的漂移区宽度，可大大减小导通电阻，同时避免V槽顶端强电场的产生。

但是，VUMOS的U 槽同样存在难于控制腐蚀、栅氧暴露的问题。

VDMOSFET
电压控制型单极性器件，没有电导调制效应，因而具有很高的开关速度，使其在高频领域具有广泛的应用。

图2.3 普通VDMOS 结构及耐压区的电场分布示意图
一般功率半导体器件承受电压靠的是耐压区内的反偏二极管。

如图
VDMOS ，当漏-源两端加有电压V DS ，而栅-源电压V GS 小于MOSFET 的阈值电压时，VDMOS 处于关断状态，V DS 主要是由n 型漂移区和p 型源衬底区构成的反偏二极管承受。

由于n 型漂移区至少有一部分区域在外加电压作用下耗尽，则耗尽之后带正电荷的电离施主发出的电力线全部往上到达p 型衬底区，并被p 区内耗尽的电离受主的负电荷吸收。

因此，最大电场在n 与p 交界处。

当V DS 足够大时，n 型漂移区被全耗尽。

推导过程略，我们可以得到理想情形下R on 与V B 的关系可以表示为：
()8 2.520.8310on B R V cm -=⨯⨯Ω⋅
从该式可以看出，当器件的耐压增加，则导通比电阻随耐压指数次的增加。

这就是所谓的“硅极限”。

VDMOS 的这种特性严重限制了它在高耐压领域的应用。

由于VDMOS 是纵向器件，有人提出一种改进结构，使其适应于平面工艺，如下。

该结构漏极通过高掺杂埋层收集漏源电流，再通过高掺杂漏区由上表面引出。

图2.4 平面工艺VDMOS结构示意图
LDMOS
图2.5 LDMOS结构示意图
LDMOS是一种双扩散结构的功率器件。

N-LDMOS的沟道是通过源极N 型重掺杂和其下方的阱区P型轻掺杂的两次扩散来形成的。

离子注入完成之后还有一个高温推进的过程。

两次扩散的横向距离差决定了LDMOS的沟道长度，这种工艺所制造的MOS的沟道长度是固定的。

在漏极和栅极之间还有一个轻掺杂的漂移区，漂移区的作用是为了提高LDMOS的击穿电压，漂移区的存在还在源极和漏极之间起到了缓冲的作用，对LDMOS的短沟道效应也有所改善。

低耐压和高耐压LDMOS的主要区别在于栅电极和漂移区的长度，一般来说，低耐压LDMOS的栅电极覆盖着整个漏源两区之间的面积；而高耐压LDMOS的栅电极距漏区N+边缘必须要有一定的距离。

如果该距离太小或者覆盖了漏区，则漏源之间的击穿电压BV DS将会大幅度下降。

图2.6 非对称LDMOS的结构示意图
如上图是源极与漏极不对称的LDMOS结构，在源极没有加入面积较大的漂移区结构，可以缩小器件面积，节约成本。

图2.7 对称LDMOS结构示意图
如上图是源极与漏极对称的LDMOS结构，这样源极和漏极都可以承受高压。

SiC MOSFET
SiC具有较宽的禁带宽度、较高的饱和电子漂移速度、较高的击穿电场强度以及较低的介电常数。

热击穿结温可以到300℃。

由其制造的SiC功率器件，具有耐高压、耐高温、抗辐射的优点。

与Si功率器件相比，SiC MOSFET具有更加稳定的性能，其阈值电压受温度的影响不像Si器件那么明显，“温漂效应”比较小。

因此在温度变化的场合
应用时不需要特别关注温度对栅极开启电压的影响。

SiC MOSFET的各项寄生电容参数均小于Si MOSFET。

因而其开通时间比Si MOSFET 更短，开关速度更快，减小了MOSFET的开关损耗。

但是SiC MOSFET是Si MOSFET价格的10~15倍。

图2.8 SiC MOSFET与Si MOSFET的开通损耗
图2.9 SiC MOSFET与 Si MOSFET的关断损耗
图2.10 不同输入电压下SiC MOSFET和Si IGBT开通和关断损耗
与Si IGBT相比，SiC MOSFET具有更快的开通和关断速度，并且其损耗也比Si IGBT小。

因此SiC MOSFET既可以实现IGBT所不能实现的高频率工作，也可以弥补Si MOSFET 不能耐高压的缺点。

但是，SiC MOSFET也存在着几点技术挑战。

其一，SiC单晶材料，如缺陷密度的降低和消除，以及单晶片尺寸的增加，导致SiC功率半导体性能和可靠性下降。

其二，低反型层沟道迁移率和高温、高电场下栅氧可靠性。

其三，SiC功率器件的封装问题。

如果能够解决薄栅氧的工艺及理论，SiC功率器件会有长足发展。

将会显著改善海军舰艇、飞机及智能武器电磁炮等军用系统的戏能，也将使民用混合动力车辆、列车牵引设备以及高压直流输电设备等受益匪浅。

图2.11 SiC 器件应用市场预测
GaN MOSFET
GaN最初必须用蓝宝石或SiC晶片作衬底材料制备，限制了它的发展。

后来，GaN异质结外延技术的发展，大大降低了GaN的成本。

但是由于GaN器件只能在异质结材料上制备，所以其只能制作横向结构的电力电子器件，耐压很难超过1KV，因此在低压应用要求较苛刻的场合可能与硅基电力电子器件形成竞争势态。

图2.12 GaN-on-Si MOSFET结构示意图
由上图可知，GaN MOSFET与横向Si MOSFET 结构完全相同，但是由于GaN更加优异的电气特性，渴望在中高端应用中对Si COOLMOS造成挑战。

图2.13 未来GaN器件发展预测
上图为GaN器件研发人士对未来GaN电力电子器件发展的预测。

SJMOSFET
在保持MOS类器件高速和易驱动优点的基础上，利用电荷平衡原理，将比导通电阻降低了一个数量级。

图2.14 超结MOSFET的结构及耐压区的电场分布示意图
超结MOSFET的耐压层是由npnp交替排列的半导体区构成。

在超结结构中，耐压状态时n柱和p柱都会被耗尽，n区内除顶部和底部附近的部分区域外，耗尽之后由正的电离施主发出的电力线都被临近的耗尽的p区的负的电离受主吸收。

与普通的VDMOS相比，在相同的n漂移区掺杂浓度下，超结器件能够得到更高的击穿电压；在相同的耐压下，超结器件允许大幅提高n型漂移区的掺杂计量。

由此，普通VDMOS中存在的比导通电阻与耐压之间的尖锐的“硅极限”的限制被突破。

但是，超结器件的制作工艺较为复杂，制造成本也相对较高。

为了改善这些问题，有人提出了一种半超结的耐压层结构。

图2.15 半超结MOSFET的结构及耐压区的电场分布图所谓半超结，就是耐压层中部分采用超结结构，如图中耐压层的上半部分。

耐压层的下半部分是n型外延区。

简单讲，半超结的电场分布比相同槽深的普通超结多出了图中梯形阴影区面积。

因此在刻槽的深度受到工艺限制的情况下，器件耐压还能继续提高。

不管是超结还是半超结，都是利用的电荷补偿原理，要求n柱和p柱的电荷计量相等，然而n柱和p柱的掺杂浓度都比较高，较小的工艺偏差就可能破坏电荷平衡而导致器件耐压下降。

为了精确控制n区和p区的掺杂计量，工艺的难度和复杂性也随之增加，难免会造成制造成本的提高。

另外，导通电流很
大时，载流子本身的电荷也会影响耐压区的电荷平衡，使得耐压随着电流的增加而下降。

导通时n 柱和p 柱之间的内建电场会使得两区之间存在耗尽区，导致有效的导电横截面积减小。

以上两点的存在，限制了超结和半超结MOSFET 的实际应用。

否则，超结和半超结MOSFET 在高频高压领域会有更广泛的应用。

HkMOSFET
图2.16 高K 介质与半导体材料构成的耐压层的二极管与耐压时的电力线示意
图
（a ） 二极管结构图；（b ）耐压时的电力线方向示意图
Hk-MOSFET 的结构如图所示，二极管的阳极A 与顶部的p +区接触，阴极K 与底部的n +区接触，在p +区与n +区之间是由n 型半导体与Hk 介质交替排列的耐压层结构，其中Hk 介质的介电系数1ε比硅的介电系数2ε大得多。

理论推导发现，当n 区与Hk 区都比较窄且1
2εε时，耐压区的平均介电
系数为 12εεε=+，约为硅的12
(1)εε+倍。

如果ε变大，那么相应的器件耐压也大；从
另一个角度讲，相同耐压下允许n 区的掺杂计量增大。

如果利用如图所示的结
构作为MOSFET的耐压层，显然由此可以获得比普通MOSFET低得多的比导通电阻。

但是，高介电系数的材料不一定和半导体和有相同的膨胀系数，而功率器件在使用时温度会有变化，不同的热膨胀系数容易导致芯片龟裂。

迄今为止仍然没有找到一种合适的Hk材料。

有人提出在绝缘体中掺入导电颗粒来获得“高K”的特性。

这种方法部分解决了Hk的一些问题，但高K 功率器件仍然没有达到理想中的效果。

我们仍然需要找到一种合适的材料使得高K 功率器件实现真正的产品化。

SOI LDMOSFET
图2.17 典型的SOI LDMOS 结构
SOI LDMOS是一种横向双扩散MOS 型场效应管，其结构如上图所示。

SOI衬底中的隐埋氧化层，称为埋氧层；埋氧层上面为顶层硅膜，称为SOI 层；埋氧层下面为硅衬底。

SOI LDMOS一般都是N沟道器件，器件的工作电流为电子多子电流。

在SOI层的一侧为N型缓冲层，另一侧为P型的阱区。

在缓冲层进行N重掺杂，形成漏极欧姆接触，并在其上方形成源极电极。

当栅源电压小于阈值电压时，沟道中没有电流通道，器件处于截止状态。

此时若在漏极接正电压，源极和衬底均接地，电压主要降落在SOI LDMOS 器件中P阱区与N漂移区的界面处反向偏置PN结上，且耗尽层主要向低浓度的漂移区扩展。

SOI层、埋氧层和衬底之间形成一个类似的“倒MOS电容”结构，SOI LDMOS的衬底为栅电极，埋氧层为栅氧化层，N型SOI层作为该结构的
衬底。

此时，上表面的SOI层底部会因为衬底接地将形成一个感应耗尽层。

当漏极电压达到一定大小时，两耗尽层的边缘将相连，发生耦合。

耗尽层耦合之后，耗尽层在漂移区中向漏极扩展的速度加快、器件的横向耐压主要由耗尽的漂移区承担，而纵向耐压主要是由埋氧层承担。

当栅源电压大于阈值电压时，沟道中将形成一层反型的N沟道。

SOI LDMOS 中形成了一条从源极经过沟道流向N漂移区，在经过N缓冲层，流向漏极的电子流动路径。

因为电子带负电，所以电流流动方向与电子的流动方向相反。

器件的通态电阻主要由沟道电阻和漂移区电阻组成。

沟道电阻很大程度上取决于栅源电压和沟道宽度。

SOI LDMOS的漂移区浓度往往较低，因此漂移区本底电阻较大。

器件中漏源极间距离较大，所以漏源电容较小，使得SOI LDMOS在高频领域得到很好的应用。

相较于其他MOS类器件，SOI LDMOS 的开关速度高、功耗低、集成度高、具有良好的隔离能力、抗闩锁能力、抗辐射能力强、工艺制备简单。

限制SOI LDMOS应用的是它的耐压问题。

SOI横向功率器件的耐压取决于它的横向耐压和纵向耐压较小者。

由于SOI技术中衬底不参与耐压，纵向耐压成为耐压性能提高的瓶颈，使得传统SOI技术很难实现800v以上的耐压。

为了解决SOI LDMOS的纵向耐压问题，有人提出了具有P埋层的SOI横向高压器件结构，可以获得超过1400v的击穿电压。